JPH0784666A - Ｃｐｕの間欠動作制御装置 - Google Patents
Ｃｐｕの間欠動作制御装置Info
- Publication number
- JPH0784666A JPH0784666A JP5226193A JP22619393A JPH0784666A JP H0784666 A JPH0784666 A JP H0784666A JP 5226193 A JP5226193 A JP 5226193A JP 22619393 A JP22619393 A JP 22619393A JP H0784666 A JPH0784666 A JP H0784666A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock signal
- intermittent operation
- control device
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 間欠的な動作を行うＣＰＵのスリープ時間を
精度高く制御すること。 【構成】 ＣＰＵ１のスリープ状態で外部クロック信号
３をカウンタ４でｘまでカウントしたときＣＰＵ１を動
作させるものにおいて、タイミング信号６に応じて外部
クロック信号３の周期を基準発振器７の基準クロック信
号を用いて精度高く計測する。この計測値と所望のスリ
ープ時間とからｘの値を補正部８で補正する。 【効果】 外部クロック信号の周波数のばらつきに拘ら
ずＣＰＵのスリープ時間を正確に保持することができ
る。
精度高く制御すること。 【構成】 ＣＰＵ１のスリープ状態で外部クロック信号
３をカウンタ４でｘまでカウントしたときＣＰＵ１を動
作させるものにおいて、タイミング信号６に応じて外部
クロック信号３の周期を基準発振器７の基準クロック信
号を用いて精度高く計測する。この計測値と所望のスリ
ープ時間とからｘの値を補正部８で補正する。 【効果】 外部クロック信号の周波数のばらつきに拘ら
ずＣＰＵのスリープ時間を正確に保持することができ
る。
Description
【０００１】
【産業上の利用分野】この発明はＣＰＵを間欠的に動作
させるように制御するＣＰＵの間欠動作制御装置に関す
るものである。
させるように制御するＣＰＵの間欠動作制御装置に関す
るものである。
【０００２】
【従来の技術】従来より、ＣＰＵを間欠的に動作させて
消費電力の低減をはかることが行われている。図３は従
来のＣＰＵの間欠動作制御装置を示すブロック図であ
り、図において、１は間欠動作を行うＣＰＵ、２は例え
ば数１００ｋＨｚの周波数を有する外部クロック信号３
を発振する外部クロック信号発振器、４はＣＰＵ１内に
設けられ上記外部クロック信号３をカウントするタイマ
イベント用のカウンタである。
消費電力の低減をはかることが行われている。図３は従
来のＣＰＵの間欠動作制御装置を示すブロック図であ
り、図において、１は間欠動作を行うＣＰＵ、２は例え
ば数１００ｋＨｚの周波数を有する外部クロック信号３
を発振する外部クロック信号発振器、４はＣＰＵ１内に
設けられ上記外部クロック信号３をカウントするタイマ
イベント用のカウンタである。
【０００３】次に動作について図４のフローチャートを
用いて説明する。ステップＳＴ１でバッテリ等の電源を
投入した後、ステップＳＴ２でカウンタ４に所望のスリ
ープ時間（ＣＰＵ１の停止時間）Ｔと対応するｘの値を
設定する。次にステップＳＴ３でＣＰＵ１が動作を停止
した停止状態（ＳＬＥＥＰ状態）であるか否かを調べ
る。停止状態でない場合はステップＳＴ４でＣＰＵ１は
プログラムに基づいた通常の動作を行う。
用いて説明する。ステップＳＴ１でバッテリ等の電源を
投入した後、ステップＳＴ２でカウンタ４に所望のスリ
ープ時間（ＣＰＵ１の停止時間）Ｔと対応するｘの値を
設定する。次にステップＳＴ３でＣＰＵ１が動作を停止
した停止状態（ＳＬＥＥＰ状態）であるか否かを調べ
る。停止状態でない場合はステップＳＴ４でＣＰＵ１は
プログラムに基づいた通常の動作を行う。
【０００４】ＣＰＵ１が停止状態であればステップＳＴ
５でカウンタ４により外部クロック信号発振器２から得
られる外部クロック信号３のカウントを開始する。そし
てステップＳＴ６でカウント値がｘとなるまでカウント
を続け、カウント値がｘとなればステップＳＴ７でＣＰ
Ｕ１が起動され動作状態（ＷＡＫＥ ＵＰ状態）とな
る。
５でカウンタ４により外部クロック信号発振器２から得
られる外部クロック信号３のカウントを開始する。そし
てステップＳＴ６でカウント値がｘとなるまでカウント
を続け、カウント値がｘとなればステップＳＴ７でＣＰ
Ｕ１が起動され動作状態（ＷＡＫＥ ＵＰ状態）とな
る。
【０００５】
【発明が解決しようとする課題】従来のＣＰＵの間欠動
作制御装置は上記のように構成されているので、外部ク
ロック信号発振器２がコスト低減のためにコンデンサや
抵抗等で構成されている場合は、それらの素子のばらつ
きや温度変化等により発振周波数が大幅に変化し、この
ためＣＰＵ１の上記スリープ時間Ｔが変化してしまうこ
とがあった。スリープ時間Ｔが変化すると、ＣＰＵ１で
制御される制御対象の動作に悪影響を及ぼすことがある
等の問題があった。
作制御装置は上記のように構成されているので、外部ク
ロック信号発振器２がコスト低減のためにコンデンサや
抵抗等で構成されている場合は、それらの素子のばらつ
きや温度変化等により発振周波数が大幅に変化し、この
ためＣＰＵ１の上記スリープ時間Ｔが変化してしまうこ
とがあった。スリープ時間Ｔが変化すると、ＣＰＵ１で
制御される制御対象の動作に悪影響を及ぼすことがある
等の問題があった。
【０００６】この発明は上記のような問題を解決するた
めになされたもので、ＣＰＵの停止時間を所定の長さに
精度高く保持することのできるＣＰＵの間欠動作制御装
置を提供することを目的としている。
めになされたもので、ＣＰＵの停止時間を所定の長さに
精度高く保持することのできるＣＰＵの間欠動作制御装
置を提供することを目的としている。
【０００７】
【課題を解決するための手段】この発明においては、Ｃ
ＰＵにタイミング信号を与えるタイミング信号発生回路
と、タイミング信号に応じて外部クロック信号の周期を
ＣＰＵの基準クロック信号を用いて計測し、この計測値
とスリープ時間とからカウンタの設定値を補正する補正
手段とを設けている。
ＰＵにタイミング信号を与えるタイミング信号発生回路
と、タイミング信号に応じて外部クロック信号の周期を
ＣＰＵの基準クロック信号を用いて計測し、この計測値
とスリープ時間とからカウンタの設定値を補正する補正
手段とを設けている。
【０００８】
【作用】外部クロック信号の周期は基準クロック信号に
より高精度に計測することができるので、この計測値か
ら所望のスリープ時間を得るためのカウンタの設定値ｘ
を正確な値に補正することができる。
より高精度に計測することができるので、この計測値か
ら所望のスリープ時間を得るためのカウンタの設定値ｘ
を正確な値に補正することができる。
【０００９】
【実施例】図１にこの発明の実施例によるＣＰＵの間欠
動作制御装置を示すブロック図であり、図３と対応する
部分には同一符号を付して重複する説明を省略する。図
１において、５はＣＰＵ１を動作させると共に、外部ク
ロック信号３の周期を計測するためのタイミング信号６
を発生するタイミング信号発生回路、７はＣＰＵ１の演
算処理に必要な基準クロック信号を発振する基準発振器
である。この基準発振器７は水晶発振子を用いた発振周
波数の精度の高いものが用いられ、例えば数ＭＨｚの基
準クロック信号を発振する。８はＣＰＵ１に設けられ上
記ｘの値を補正する補正手段としての補正部である。
動作制御装置を示すブロック図であり、図３と対応する
部分には同一符号を付して重複する説明を省略する。図
１において、５はＣＰＵ１を動作させると共に、外部ク
ロック信号３の周期を計測するためのタイミング信号６
を発生するタイミング信号発生回路、７はＣＰＵ１の演
算処理に必要な基準クロック信号を発振する基準発振器
である。この基準発振器７は水晶発振子を用いた発振周
波数の精度の高いものが用いられ、例えば数ＭＨｚの基
準クロック信号を発振する。８はＣＰＵ１に設けられ上
記ｘの値を補正する補正手段としての補正部である。
【００１０】次に動作について図２のフローチャートを
用いて説明する。図２のフローチャートにおけるステッ
プＳＴ１〜ＳＴ７は図１と同じである。図２において、
ステップＳＴ２でカウンタ４にｘをセットした後、ステ
ップＳＴ８でタイミング信号６がＬからＨになったかを
調べ、Ｌの期間中はステップＳＴ３〜ＳＴ７の動作が行
われる。タイミング信号６がＨになればステップＳＴ９
に進み、ここでＣＰＵ１が動作状態になると共に、外部
クロック信号３の周期を基準発振器７の基準クロックを
用いて高精度に計測する。ステップＳＴ１０では補正部
８において上記計測値を用いて、カウンタ４でスリープ
時間Ｔをカウントするためのカウント数を算出し、算出
されたカウント値でｘの値を補正する。
用いて説明する。図２のフローチャートにおけるステッ
プＳＴ１〜ＳＴ７は図１と同じである。図２において、
ステップＳＴ２でカウンタ４にｘをセットした後、ステ
ップＳＴ８でタイミング信号６がＬからＨになったかを
調べ、Ｌの期間中はステップＳＴ３〜ＳＴ７の動作が行
われる。タイミング信号６がＨになればステップＳＴ９
に進み、ここでＣＰＵ１が動作状態になると共に、外部
クロック信号３の周期を基準発振器７の基準クロックを
用いて高精度に計測する。ステップＳＴ１０では補正部
８において上記計測値を用いて、カウンタ４でスリープ
時間Ｔをカウントするためのカウント数を算出し、算出
されたカウント値でｘの値を補正する。
【００１１】以下、ステップＳＴ３〜ＳＴ７の動作が行
われるが、このときステップＳＴ６では上記補正された
ｘの値を用いる。この補正されたｘの値は次にタイミン
グ信号６がＬからＨになるまで保持される。以上によれ
ば、常に所望のスリープ時間Ｔを得るためのｘの値を得
ることができ、ＣＰＵ１のスリープ時間Ｔを高い精度で
得ることができる。
われるが、このときステップＳＴ６では上記補正された
ｘの値を用いる。この補正されたｘの値は次にタイミン
グ信号６がＬからＨになるまで保持される。以上によれ
ば、常に所望のスリープ時間Ｔを得るためのｘの値を得
ることができ、ＣＰＵ１のスリープ時間Ｔを高い精度で
得ることができる。
【００１２】
【発明の効果】この発明によれば、タイミング信号に応
じて外部クロック信号の周期を基準クロック信号を用い
て高精度に計測し、この計測値と所望のスリープ時間と
からカウンタの設定値を補正するように構成したので、
外部クロック信号のばらつきに拘らず常にＣＰＵのスリ
ープ時間を所定の長さに精度高く保持することができる
効果がある。
じて外部クロック信号の周期を基準クロック信号を用い
て高精度に計測し、この計測値と所望のスリープ時間と
からカウンタの設定値を補正するように構成したので、
外部クロック信号のばらつきに拘らず常にＣＰＵのスリ
ープ時間を所定の長さに精度高く保持することができる
効果がある。
【図１】この発明の一実施例によるＣＰＵの間欠動作制
御装置を示すブロック図である。
御装置を示すブロック図である。
【図２】同装置の動作を示すフローチャートである。
【図３】従来のＣＰＵの間欠動作制御装置を示すブロッ
ク図である。
ク図である。
【図４】同装置の動作を示すフローチャートである。
１ ＣＰＵ ３ 外部クロック信号 ４ カウンタ ５ タイミング信号発生回路 ６ タイミング信号 ８ 補正部（補正手段）
Claims (1)
- 【請求項１】 ＣＰＵの外部から加えられる外部クロッ
ク信号を上記ＣＰＵに設けたカウンタにより設定値まで
カウントすることにより、上記ＣＰＵのスリープ時間を
得るようにしたＣＰＵの間欠動作制御装置において、所
定周期を有するタイミング信号を上記ＣＰＵに加えるタ
イミング信号発生回路と、上記タイミング信号発生回路
から得られるタイミング信号に応じて上記外部クロック
信号の周期を上記ＣＰＵの動作に用いられる基準クロッ
ク信号を用いて計測し、この計測値と上記スリープ時間
とを用いて上記設定値を補正する補正手段とを設けたこ
とを特徴とするＣＰＵの間欠動作制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226193A JPH0784666A (ja) | 1993-09-10 | 1993-09-10 | Ｃｐｕの間欠動作制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226193A JPH0784666A (ja) | 1993-09-10 | 1993-09-10 | Ｃｐｕの間欠動作制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0784666A true JPH0784666A (ja) | 1995-03-31 |
Family
ID=16841352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5226193A Pending JPH0784666A (ja) | 1993-09-10 | 1993-09-10 | Ｃｐｕの間欠動作制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784666A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729722A (en) * | 1995-01-27 | 1998-03-17 | Nippondenso Co., Ltd. | Semiconductor integrated circuit and communication control apparatus |
| US6986070B2 (en) | 2000-12-28 | 2006-01-10 | Denso Corporation | Microcomputer that cooperates with an external apparatus to be driven by a drive signal |
| JP2010121839A (ja) * | 2008-11-19 | 2010-06-03 | Sharp Corp | 電気機器 |
| JP2011060159A (ja) * | 2009-09-14 | 2011-03-24 | New Japan Radio Co Ltd | マイクロコンピュータ |
-
1993
- 1993-09-10 JP JP5226193A patent/JPH0784666A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729722A (en) * | 1995-01-27 | 1998-03-17 | Nippondenso Co., Ltd. | Semiconductor integrated circuit and communication control apparatus |
| US6986070B2 (en) | 2000-12-28 | 2006-01-10 | Denso Corporation | Microcomputer that cooperates with an external apparatus to be driven by a drive signal |
| JP2010121839A (ja) * | 2008-11-19 | 2010-06-03 | Sharp Corp | 電気機器 |
| JP2011060159A (ja) * | 2009-09-14 | 2011-03-24 | New Japan Radio Co Ltd | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2369438B1 (en) | Calibration method of a real time clock signal | |
| CN107256065B (zh) | 一种实时时钟的处理系统及方法 | |
| CN104640179B (zh) | 通信装置及频偏校正方法 | |
| RU2579716C2 (ru) | Коррекция тактового генератора низкой точности | |
| US10153773B2 (en) | Low-power oscillator | |
| US6084441A (en) | Apparatus for and method of processing data | |
| JP2005535014A (ja) | 集積回路用の省電力システムおよび方法 | |
| CN113346881A (zh) | 数字时钟校准方法、无线遥控器及存储介质 | |
| JP5968561B2 (ja) | マイクロコンピュータおよびそのクロックの補正方法 | |
| US6442704B1 (en) | Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer | |
| CN108230660B (zh) | 控制方法及控制装置、存储介质及遥控器 | |
| US6326825B1 (en) | Accurate time delay system and method utilizing an inaccurate oscillator | |
| JPH0784666A (ja) | Ｃｐｕの間欠動作制御装置 | |
| CN103023433B (zh) | 改进型高精度振荡器 | |
| JP3829916B2 (ja) | マイクロコンピュータ | |
| JP7503683B2 (ja) | 集積回路 | |
| JP2002311173A (ja) | 電子時計、電子時計の時刻誤差補正方法および時刻誤差補正プログラム | |
| JP2003232876A (ja) | 時計補正装置 | |
| JP5266168B2 (ja) | マイクロコンピュータ | |
| JP2000013269A (ja) | 無線受信装置及び周波数偏差推定方法 | |
| JP2001111389A (ja) | Ｃｒ発振クロック内蔵マイクロコンピュータ | |
| JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
| JPH11194184A (ja) | 発振基準素子の出力周波数補正方法、発振基準素子の出力周波数補正回路および電子制御機器 | |
| CN116540517A (zh) | 一种计时校准方法、芯片计时系统及芯片 | |
| JPH10257004A (ja) | 通信装置 |