JPH10257004A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH10257004A JPH10257004A JP9051953A JP5195397A JPH10257004A JP H10257004 A JPH10257004 A JP H10257004A JP 9051953 A JP9051953 A JP 9051953A JP 5195397 A JP5195397 A JP 5195397A JP H10257004 A JPH10257004 A JP H10257004A
- Authority
- JP
- Japan
- Prior art keywords
- error
- reception
- timing
- control unit
- intermittent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005259 measurement Methods 0.000 claims abstract description 50
- 238000004891 communication Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 間欠受信のインターバルを正確に計時する。
【解決手段】 従来の受信装置で用いていた間欠受信の
インターバルのためのタイミング制御部２に加え、誤差
測定を制御する誤差測定コントロール部１７、誤差測定
時のみに動作するビット・カウンタ２１と、誤差補正時
に使用する補正用ビット・カウンタ値レジスタ２２を有
している。これらを用いて、本発明の受信装置は、安価
な水晶発振器５からのＢＳＣｌｏｃｋを計数して、イン
ターバルの計時を行っているＢＳタイマ９の誤差を計測
し、その計測値に基づいて誤差を補正して、誤差が累積
しないように制御している。
インターバルのためのタイミング制御部２に加え、誤差
測定を制御する誤差測定コントロール部１７、誤差測定
時のみに動作するビット・カウンタ２１と、誤差補正時
に使用する補正用ビット・カウンタ値レジスタ２２を有
している。これらを用いて、本発明の受信装置は、安価
な水晶発振器５からのＢＳＣｌｏｃｋを計数して、イン
ターバルの計時を行っているＢＳタイマ９の誤差を計測
し、その計測値に基づいて誤差を補正して、誤差が累積
しないように制御している。
Description
【０００１】
【発明の属する技術分野】本発明は、受信対象が送信さ
れている時間のみ受信するように構成された間欠通信装
置に関するものである。
れている時間のみ受信するように構成された間欠通信装
置に関するものである。
【０００２】
【従来の技術】従来の間欠受信装置の構成の例を、図１
に示すＴＤＭＡ通信規格にそった間欠受信装置の構成で
説明する。
に示すＴＤＭＡ通信規格にそった間欠受信装置の構成で
説明する。
【０００３】図１において、１は受信部で、２は受信す
るタイミングを制御するブロックのタイミング制御部で
ある。タイミング制御部２の中には、間欠受信をコント
ロールする間欠受信コントロール部３とバースト受信を
コントロールするバーストと受信コントロール部４が含
まれている。間欠受信コントロール部３およびバースト
受信コントロール部４はそれぞれ、水晶発振回路５が発
生する遅い基準クロックＢＳＣｌｏｃｋと、ＴＣＸＯ
（温度補償型水晶発振回路）６が発生する早い基準クロ
ックＭａｉｎＣｌｏｃｋに同期して動作している。ま
た、間欠受信コントロール部３はＢＳタイマ９から、バ
ースト受信コントロール部４はスロット・カウンタ１０
とビット・カウンタ１１を含んでいる。１２は、間欠受
信時に所定のタイミングで主受信部電源１３をオンオフ
する電源制御部である。
るタイミングを制御するブロックのタイミング制御部で
ある。タイミング制御部２の中には、間欠受信をコント
ロールする間欠受信コントロール部３とバースト受信を
コントロールするバーストと受信コントロール部４が含
まれている。間欠受信コントロール部３およびバースト
受信コントロール部４はそれぞれ、水晶発振回路５が発
生する遅い基準クロックＢＳＣｌｏｃｋと、ＴＣＸＯ
（温度補償型水晶発振回路）６が発生する早い基準クロ
ックＭａｉｎＣｌｏｃｋに同期して動作している。ま
た、間欠受信コントロール部３はＢＳタイマ９から、バ
ースト受信コントロール部４はスロット・カウンタ１０
とビット・カウンタ１１を含んでいる。１２は、間欠受
信時に所定のタイミングで主受信部電源１３をオンオフ
する電源制御部である。
【０００４】このような構成の間欠受信装置の動作を、
図２に示すＴＤＭＡ通信方式の１つであるＰＨＳのタイ
ミングに従って説明する。
図２に示すＴＤＭＡ通信方式の１つであるＰＨＳのタイ
ミングに従って説明する。
【０００５】図２において、横軸は時間を示し、図１中
の（ａ）ＭａｉｎＣｌｏｃｋ、（ｂ）スロット・カウン
タ１０、（ｃ）ビット・カウンタ１１の動作タイミング
を示している。
の（ａ）ＭａｉｎＣｌｏｃｋ、（ｂ）スロット・カウン
タ１０、（ｃ）ビット・カウンタ１１の動作タイミング
を示している。
【０００６】ＰＨＳ規格においては、１フレーム（５ｍ
ｓ）は８個のスロットに分割されている。この１フレー
ム中の１スロットに対応して、各受信機の受信のスロッ
トが割り当てられている。それぞれのスロットの中に
は、２４０ビットのデータが含まれている。
ｓ）は８個のスロットに分割されている。この１フレー
ム中の１スロットに対応して、各受信機の受信のスロッ
トが割り当てられている。それぞれのスロットの中に
は、２４０ビットのデータが含まれている。
【０００７】バースト受信コントロール部４中のビット
・カウンタ１１は、３８４ｋＨｚのクロックで２４０ビ
ット分カウントする。スロット・カウンタ１０は、１．
６ｋＨｚ周期で、８スロット分カウントして、バースト
受信のタイミングをコントロールしている。これらのカ
ウンタ１０および１１は、早いＭａｉｎＣｌｏｃｋに同
期して動作している。ＴＣＸＯ６が発生しているＭａｉ
ｎＣｌｏｃｋは、誤差が数ｐｐｍと小さく、バースト受
信のタイミングを精度よくコントロールすることが可能
である。
・カウンタ１１は、３８４ｋＨｚのクロックで２４０ビ
ット分カウントする。スロット・カウンタ１０は、１．
６ｋＨｚ周期で、８スロット分カウントして、バースト
受信のタイミングをコントロールしている。これらのカ
ウンタ１０および１１は、早いＭａｉｎＣｌｏｃｋに同
期して動作している。ＴＣＸＯ６が発生しているＭａｉ
ｎＣｌｏｃｋは、誤差が数ｐｐｍと小さく、バースト受
信のタイミングを精度よくコントロールすることが可能
である。
【０００８】次に、間欠受信時における動作タイミング
を図３に示すタイミング図を用いて説明する。
を図３に示すタイミング図を用いて説明する。
【０００９】図３において、横軸は時間を示している。
図３において、（ａ）ないし（ｈ）は、図１中のＢＳＣ
ｌｏｃｋ、ＢＳタイマ９、主受信部電源信号、Ｍａｉｎ
Ｃｌｏｃｋ、スロット・カウンタ１０、ビット・カウン
タ１１および、受信機が実際に受信するスロットと、受
信したい電波の動作タイミングを示している。
図３において、（ａ）ないし（ｈ）は、図１中のＢＳＣ
ｌｏｃｋ、ＢＳタイマ９、主受信部電源信号、Ｍａｉｎ
Ｃｌｏｃｋ、スロット・カウンタ１０、ビット・カウン
タ１１および、受信機が実際に受信するスロットと、受
信したい電波の動作タイミングを示している。
【００１０】図３を用いて間欠受信時の受信動作を説明
する。間欠受信時には、所定のタイミングＳＴＥＰ０
で、電源制御部１２はその出力である主受信部電源信号
を立ち下げ、これにより、ＴＣＸＯ６からＭａｉｎＣｌ
ｏｃｋが供給されなくなる（図３（ｃ）および（ｄ）参
照）。そのため、スロット・カウンタ１０およびビット
・カウンタ１１はその動作を停止する（図３（ｅ）およ
び（ｆ）参照）。以下で、主受信部電源信号が立ち下が
っている状態をスリープ状態、そのスリープ状態の長さ
をスリープ・インターバルと呼ぶ。
する。間欠受信時には、所定のタイミングＳＴＥＰ０
で、電源制御部１２はその出力である主受信部電源信号
を立ち下げ、これにより、ＴＣＸＯ６からＭａｉｎＣｌ
ｏｃｋが供給されなくなる（図３（ｃ）および（ｄ）参
照）。そのため、スロット・カウンタ１０およびビット
・カウンタ１１はその動作を停止する（図３（ｅ）およ
び（ｆ）参照）。以下で、主受信部電源信号が立ち下が
っている状態をスリープ状態、そのスリープ状態の長さ
をスリープ・インターバルと呼ぶ。
【００１１】一方、水晶発振回路５の電源は常時投入さ
れており、ＢＳＣｌｏｃｋはスリープ中も供給されてい
る（図３（ａ）参照）。このため、スリープ中はＢＳＣ
ｌｏｃｋに同期したＢＳタイマ９がスリープ・インター
バルをカウントしている。ＢＳタイマ９が、スリープ・
インターバルのカウントを終了すると（ＳＴＥＰ１）、
電源制御部１２は、主受信電源信号を立ち上げる。この
ため、ＭａｉｎＣｌｏｃｋがＯＮになり、停止していた
ビット・カウンタ１１とスロット・カウンタ１０が動作
を開始する。その後、スロット・カウンタ値が受信スロ
ットの値になる（ＳＴＥＰ２）と受信部１は受信を行
う。
れており、ＢＳＣｌｏｃｋはスリープ中も供給されてい
る（図３（ａ）参照）。このため、スリープ中はＢＳＣ
ｌｏｃｋに同期したＢＳタイマ９がスリープ・インター
バルをカウントしている。ＢＳタイマ９が、スリープ・
インターバルのカウントを終了すると（ＳＴＥＰ１）、
電源制御部１２は、主受信電源信号を立ち上げる。この
ため、ＭａｉｎＣｌｏｃｋがＯＮになり、停止していた
ビット・カウンタ１１とスロット・カウンタ１０が動作
を開始する。その後、スロット・カウンタ値が受信スロ
ットの値になる（ＳＴＥＰ２）と受信部１は受信を行
う。
【００１２】
【発明が解決しようとする課題】図１ないし図３に示し
た従来の間欠受信装置において、間欠受信時場合、スリ
ープ中にＭａｉｎＣｌｏｃｋが供給されないため、消費
電流を抑えることができる。しかし、スリープ・インタ
ーバルを計測するＢＳＣｌｏｃｋには安価な水晶発振回
路５が用いられているため、発振子自身の誤差が±５０
ｐｐｍと大きく、スリープ・インターバルに誤差が生じ
るという問題がある。
た従来の間欠受信装置において、間欠受信時場合、スリ
ープ中にＭａｉｎＣｌｏｃｋが供給されないため、消費
電流を抑えることができる。しかし、スリープ・インタ
ーバルを計測するＢＳＣｌｏｃｋには安価な水晶発振回
路５が用いられているため、発振子自身の誤差が±５０
ｐｐｍと大きく、スリープ・インターバルに誤差が生じ
るという問題がある。
【００１３】図３中のＳＴＥＰ１の時の誤差は、発振回
路５自体に誤差を持つＢＳＣｌｏｃｋによりスリープ・
インターバルをカウントした際に生じた、理想的なスリ
ープ・インターバルからの誤差を表す。この誤差はスリ
ープ終了後にも残り、ＳＴＥＰ２の時の誤差として、間
欠受信インターバル自体に誤差を持つことになってしま
う。
路５自体に誤差を持つＢＳＣｌｏｃｋによりスリープ・
インターバルをカウントした際に生じた、理想的なスリ
ープ・インターバルからの誤差を表す。この誤差はスリ
ープ終了後にも残り、ＳＴＥＰ２の時の誤差として、間
欠受信インターバル自体に誤差を持つことになってしま
う。
【００１４】実際にどの程度誤差が生じるかを、ＰＨＳ
規格の公衆受信を上記の方法で行った場合を例に取って
考察する。公衆間欠受信インターバルは１．２ｓｅｃで
あるが、ＢＳＣｌｏｃｋの誤差が±５０ｐｐｍの場合、
インターバルは１．２ｓｅｃ±６０μｓｅｃまで変化し
うる。これをビット・カウンタ値に換算すると、±２３
ビットに相当する。このＢＳＣｌｏｃｋの誤差のため
に、間欠受信インターバル毎に受信したい電波に自走の
タイミング（ビット・カウンタ１１、スロット・カウン
タ１０）を合わせる動作が必要になってしまう。
規格の公衆受信を上記の方法で行った場合を例に取って
考察する。公衆間欠受信インターバルは１．２ｓｅｃで
あるが、ＢＳＣｌｏｃｋの誤差が±５０ｐｐｍの場合、
インターバルは１．２ｓｅｃ±６０μｓｅｃまで変化し
うる。これをビット・カウンタ値に換算すると、±２３
ビットに相当する。このＢＳＣｌｏｃｋの誤差のため
に、間欠受信インターバル毎に受信したい電波に自走の
タイミング（ビット・カウンタ１１、スロット・カウン
タ１０）を合わせる動作が必要になってしまう。
【００１５】本発明は、このようなタイミングを合わせ
る動作の必要がない通信装置を提供することである。
る動作の必要がない通信装置を提供することである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、所定のスロット間隔のタイミン
グで時分割通信をする通信装置において、バースト受信
時に前記所定のスロット間隔でスロットを計数して受信
タイミングを制御する受信タイミング制御部と、間隔受
信時に前記受信タイミング制御部の動作を停止させると
共に間欠間隔を計数する間欠受信タイミング制御部と、
間欠受信終了時に前記受信タイミング制御部のスロット
開始タイミングを補正するタイミング補正部とを備えた
ことを特徴とする。
に、請求項１の発明は、所定のスロット間隔のタイミン
グで時分割通信をする通信装置において、バースト受信
時に前記所定のスロット間隔でスロットを計数して受信
タイミングを制御する受信タイミング制御部と、間隔受
信時に前記受信タイミング制御部の動作を停止させると
共に間欠間隔を計数する間欠受信タイミング制御部と、
間欠受信終了時に前記受信タイミング制御部のスロット
開始タイミングを補正するタイミング補正部とを備えた
ことを特徴とする。
【００１７】請求項２の発明は、前記タイミング補正部
は、間欠受信タイミング制御部の制御クロックの誤差分
を測定し、間欠受信時に前記誤差分を補正することを特
徴とする。
は、間欠受信タイミング制御部の制御クロックの誤差分
を測定し、間欠受信時に前記誤差分を補正することを特
徴とする。
【００１８】請求項３の発明は、前記受信タイミング制
御部は、スロットを計数するスロット・カウンタ部と、
前記スロット・カウンタ部を制御する基準クロックを発
生させる主クロック発生部とを備え、前記間欠受信タイ
ミング制御部は、間欠間隔を計数するタイマ部を備え、
前記タイミング補正部は、前記タイマ部で発生するクロ
ックが有する誤差分を測定し、間欠受信終了時に前記誤
差分を補正することを特徴とする。
御部は、スロットを計数するスロット・カウンタ部と、
前記スロット・カウンタ部を制御する基準クロックを発
生させる主クロック発生部とを備え、前記間欠受信タイ
ミング制御部は、間欠間隔を計数するタイマ部を備え、
前記タイミング補正部は、前記タイマ部で発生するクロ
ックが有する誤差分を測定し、間欠受信終了時に前記誤
差分を補正することを特徴とする。
【００１９】請求項４の発明は、前記タイミング補正部
の誤差測定は、誤差測定時に間欠受信状態とし、かつ間
欠受信タイミング制御部と受信タイミング制御部とを動
作させ、間欠受信終了時の前記主クロックのカウント値
を求めることで行い、誤差の補正は、通常受信期間にお
ける間欠受信時に前記カウント値に基づいて前記スロッ
ト・カウンタ部のカウントアップ・タイミングを補正す
ることで行うことを特徴とする。
の誤差測定は、誤差測定時に間欠受信状態とし、かつ間
欠受信タイミング制御部と受信タイミング制御部とを動
作させ、間欠受信終了時の前記主クロックのカウント値
を求めることで行い、誤差の補正は、通常受信期間にお
ける間欠受信時に前記カウント値に基づいて前記スロッ
ト・カウンタ部のカウントアップ・タイミングを補正す
ることで行うことを特徴とする。
【００２０】上記のように、タイミング補正部を設け、
受信タイミングを補正しているので、安価な発振回路に
より受信タイミングを測定しても正確な間欠受信を行う
ことができる。
受信タイミングを補正しているので、安価な発振回路に
より受信タイミングを測定しても正確な間欠受信を行う
ことができる。
【００２１】
【発明の実施の形態】本発明の実施形態を図面を用いて
説明する。
説明する。
【００２２】本発明の間欠受信装置の構成の例を図４の
ブロック図に示す。図４において、従来の構成と同様の
構成は、同じ参照番号を用いている。
ブロック図に示す。図４において、従来の構成と同様の
構成は、同じ参照番号を用いている。
【００２３】図４において、本発明の実施形態の受信装
置は、従来の受信装置で用いていたタイミング制御部２
に加え、誤差測定を制御する誤差測定コントロール部１
７、誤差測定時のみに動作するビット・カウンタ２１
と、誤差補正時に使用する補正用ビット・カウンタ値レ
ジスタ２２を有している。これらを用いて、本発明の受
信装置は、上記ＢＳＣｌｏｃｋを計数するＢＳタイマの
誤差を計測し、その計測値に基づいて誤差を補正して、
誤差が累積しないように制御している。
置は、従来の受信装置で用いていたタイミング制御部２
に加え、誤差測定を制御する誤差測定コントロール部１
７、誤差測定時のみに動作するビット・カウンタ２１
と、誤差補正時に使用する補正用ビット・カウンタ値レ
ジスタ２２を有している。これらを用いて、本発明の受
信装置は、上記ＢＳＣｌｏｃｋを計数するＢＳタイマの
誤差を計測し、その計測値に基づいて誤差を補正して、
誤差が累積しないように制御している。
【００２４】まず、ＢＳタイマの誤差の測定における各
ブロックの機能を、図５のフローチャートおよび図６の
タイミング図を用いて説明する。
ブロックの機能を、図５のフローチャートおよび図６の
タイミング図を用いて説明する。
【００２５】図６中で横軸は時間を示す。図６の（ａ）
〜（ｋ）は、図４中のＢＳＣｌｏｃｋ、ＢＳタイマ９、
主受信部電源信号、誤差測定フラグ、ＭａｉｎＣｌｏｃ
ｋ、誤差測定用ビット・カウンタ２１、補正用ビット・
カウンタ値レジスタ２２、スロット・カウンタ１０、ビ
ット・カウンタ１１および受信するスロット、受信した
い電波の動作タイミングを示している。
〜（ｋ）は、図４中のＢＳＣｌｏｃｋ、ＢＳタイマ９、
主受信部電源信号、誤差測定フラグ、ＭａｉｎＣｌｏｃ
ｋ、誤差測定用ビット・カウンタ２１、補正用ビット・
カウンタ値レジスタ２２、スロット・カウンタ１０、ビ
ット・カウンタ１１および受信するスロット、受信した
い電波の動作タイミングを示している。
【００２６】図５のフローチャートにおいて、誤差測定
を開始すると、誤差測定コントロール部１７は、電源制
御部１２に対して誤差測定信号を送り（Ｓ１０２，Ｓ１
０３：図６のＳＴＥＰ３）、誤差測定ビット・カウンタ
を初期化する。
を開始すると、誤差測定コントロール部１７は、電源制
御部１２に対して誤差測定信号を送り（Ｓ１０２，Ｓ１
０３：図６のＳＴＥＰ３）、誤差測定ビット・カウンタ
を初期化する。
【００２７】通常、間欠受信時において、電源制御部１
２は主受信部電源信号をオフにしてＭａｉｎＣｌｏｃｋ
を止める。しかし、誤差測定時には、誤差測定コントロ
ール部１７から誤差測定信号を送り、主受信部電源信号
をオンのままにする。
２は主受信部電源信号をオフにしてＭａｉｎＣｌｏｃｋ
を止める。しかし、誤差測定時には、誤差測定コントロ
ール部１７から誤差測定信号を送り、主受信部電源信号
をオンのままにする。
【００２８】ＢＳタイマがスリープ・インターバルのカ
ウントを開始するのと同時に、誤差測定用ビット・カウ
ンタもカウントを開始する（Ｓ１０４：図６のＳＴＥＰ
４）。誤差測定コントロール部１７は、誤差測定ビット
・カウンタ１８を制御し、ＭａｉｎＣｌｏｃｋに同期し
て、バースト受信コントロール部のビット・カウンタと
同じ３８４ｋＨｚ周期で２４０ビット分カウントする動
作をさせる。この時、通常のスリープ時と同様に、バー
スト受信時に使用するビット・カウンタおよびスロット
・カウンタは停止状態である。
ウントを開始するのと同時に、誤差測定用ビット・カウ
ンタもカウントを開始する（Ｓ１０４：図６のＳＴＥＰ
４）。誤差測定コントロール部１７は、誤差測定ビット
・カウンタ１８を制御し、ＭａｉｎＣｌｏｃｋに同期し
て、バースト受信コントロール部のビット・カウンタと
同じ３８４ｋＨｚ周期で２４０ビット分カウントする動
作をさせる。この時、通常のスリープ時と同様に、バー
スト受信時に使用するビット・カウンタおよびスロット
・カウンタは停止状態である。
【００２９】ＢＳタイマがスリープ・インターバルのカ
ウントを終了するのと同時に、誤差測定用ビット・カウ
ンタも停止し（Ｓ１０５：図６のＳＴＥＰ５）、その値
を保持する（Ｓ１０６）。以後、保持された誤差測定用
ビット・カウンタ値を測定値と呼び、測定値は次の誤差
測定信号が立ち上がるまで、変化しない。
ウントを終了するのと同時に、誤差測定用ビット・カウ
ンタも停止し（Ｓ１０５：図６のＳＴＥＰ５）、その値
を保持する（Ｓ１０６）。以後、保持された誤差測定用
ビット・カウンタ値を測定値と呼び、測定値は次の誤差
測定信号が立ち上がるまで、変化しない。
【００３０】その後、誤差測定コントロール部１７は誤
差測定信号を立ち下げ、誤差測定サイクルが終了したこ
とを示す（Ｓ１０７：図６のＳＴＥＰ６）。
差測定信号を立ち下げ、誤差測定サイクルが終了したこ
とを示す（Ｓ１０７：図６のＳＴＥＰ６）。
【００３１】誤差測定サイクルが終了した時点におい
て、図６のタイミング図で示される例では、ＢＳタイマ
が数えたスリープ・インターバルは理想的なスリープ・
インターバルより短く、誤差が生じている（ＳＴＥＰ５
参照）。
て、図６のタイミング図で示される例では、ＢＳタイマ
が数えたスリープ・インターバルは理想的なスリープ・
インターバルより短く、誤差が生じている（ＳＴＥＰ５
参照）。
【００３２】スリープ・インターバル終了（ＳＴＥＰ
５）以降は、通常の間欠受信となり、ビット・カウンタ
とスロット・カウンタが動作を開始する。
５）以降は、通常の間欠受信となり、ビット・カウンタ
とスロット・カウンタが動作を開始する。
【００３３】本発明においては、間欠受信時において、
上記の誤差測定サイクルにおいて求めた測定値をビット
・カウンタ１１に反映させ、スロットカウンタ１０の数
え上げを補正し、理想的なスリープ・インターバルを求
めている。このときの動作を図６を用いて説明する。
上記の誤差測定サイクルにおいて求めた測定値をビット
・カウンタ１１に反映させ、スロットカウンタ１０の数
え上げを補正し、理想的なスリープ・インターバルを求
めている。このときの動作を図６を用いて説明する。
【００３４】さて、スリープ・インターバル終了後の動
作開始の最初のスロットにおいて誤差補正を行うことを
例にして、補正の動作を説明する。誤差を修正するスロ
ットを誤差補正スロットと呼ぶ。また、ＢＳＣｌｏｃｋ
の誤差を０とするときに、期待される測定値を期待値
（図６の場合２３９）と呼ぶ。この期待値と、実際の測
定値を比較することにより、ＢＳＣｌｏｃｋの誤差が分
かる。
作開始の最初のスロットにおいて誤差補正を行うことを
例にして、補正の動作を説明する。誤差を修正するスロ
ットを誤差補正スロットと呼ぶ。また、ＢＳＣｌｏｃｋ
の誤差を０とするときに、期待される測定値を期待値
（図６の場合２３９）と呼ぶ。この期待値と、実際の測
定値を比較することにより、ＢＳＣｌｏｃｋの誤差が分
かる。
【００３５】誤差補正スロットでは、誤差分をビット・
カウンタのカウント値に反映させて、補正を行ってい
る。ビット・カウンタは通常０〜２３９でカウントアッ
プを繰り返しているが、誤差補正スロットでは、補正用
ビット・カウンタ値レジスタ２２に誤差測定コントロー
ル部１７により設定された値まで数え挙げる。
カウンタのカウント値に反映させて、補正を行ってい
る。ビット・カウンタは通常０〜２３９でカウントアッ
プを繰り返しているが、誤差補正スロットでは、補正用
ビット・カウンタ値レジスタ２２に誤差測定コントロー
ル部１７により設定された値まで数え挙げる。
【００３６】ここで、補正用ビット・カウンタ値の設定
方法について、図５および図６を用いて詳しく説明す
る。
方法について、図５および図６を用いて詳しく説明す
る。
【００３７】誤差コントロール部１７は、誤差測定信号
を立ち下げた後（ＳＴＥＰ６）に、測定値を誤差測定用
ビット・カウンタ２１からリードし（Ｓ１０８）、期待
値との比較を行う（Ｓ１０９）。これで、スリープ・イ
ンターバルを早くカウント終了しているのか、遅くカウ
ント終了しているのかを判断する。早くカウント終了し
ている際は、補正用ビット・カウンタ値レジスタ２２に
２３９＋（期待値と測定値の差）を設定し（Ｓ１１
０）、遅くカウント終了している際は、補正用ビット・
カウンタ値レジスタ２２に２３９−（期待値と測定値の
差）の設定を行う（Ｓ１１０）。誤差補正スロットにお
いては、補正用ビット・カウンタ値レジスタ２２に設定
された値まで、ビット・カウンタ１１はカウントするの
で、スリープ・インターバルの誤差は、誤差補正スロッ
トの最後で吸収されることになる。
を立ち下げた後（ＳＴＥＰ６）に、測定値を誤差測定用
ビット・カウンタ２１からリードし（Ｓ１０８）、期待
値との比較を行う（Ｓ１０９）。これで、スリープ・イ
ンターバルを早くカウント終了しているのか、遅くカウ
ント終了しているのかを判断する。早くカウント終了し
ている際は、補正用ビット・カウンタ値レジスタ２２に
２３９＋（期待値と測定値の差）を設定し（Ｓ１１
０）、遅くカウント終了している際は、補正用ビット・
カウンタ値レジスタ２２に２３９−（期待値と測定値の
差）の設定を行う（Ｓ１１０）。誤差補正スロットにお
いては、補正用ビット・カウンタ値レジスタ２２に設定
された値まで、ビット・カウンタ１１はカウントするの
で、スリープ・インターバルの誤差は、誤差補正スロッ
トの最後で吸収されることになる。
【００３８】図６に示すように、期待値２３９に対して
測定値２２０という場合を考える。誤差がなければ誤差
測定ビット・カウンタ値は２３９で終了しているはず
が、２３９までカウントする前の２２０でＢＳタイマが
数えたスリープ・インターバルが終了しており、２３９
−２２０＝１９ｂｉｔ分早くスリープ・インターバルが
終了してしまったことを示している。
測定値２２０という場合を考える。誤差がなければ誤差
測定ビット・カウンタ値は２３９で終了しているはず
が、２３９までカウントする前の２２０でＢＳタイマが
数えたスリープ・インターバルが終了しており、２３９
−２２０＝１９ｂｉｔ分早くスリープ・インターバルが
終了してしまったことを示している。
【００３９】この場合は、補正用ビット・カウンタ値レ
ジスタ１２を２３９＋１９＝２５８に設定する。誤差補
正スロット中において、ビット・カウンタ１１は、補正
用ビット・カウンタ値レジスタに設定された値まで、カ
ウントアップするので、通常の２３９では次のスロット
にならず、１９ｂｉｔ分多い２５８まで数えて始めて次
のスロットに移る（ＳＥＴＰ７）。これにより、１９ｂ
ｉｔ分早くスリープ・インターバルを終了してしまった
誤差は、この誤差補正スロットの最後で吸収されたこと
になる。
ジスタ１２を２３９＋１９＝２５８に設定する。誤差補
正スロット中において、ビット・カウンタ１１は、補正
用ビット・カウンタ値レジスタに設定された値まで、カ
ウントアップするので、通常の２３９では次のスロット
にならず、１９ｂｉｔ分多い２５８まで数えて始めて次
のスロットに移る（ＳＥＴＰ７）。これにより、１９ｂ
ｉｔ分早くスリープ・インターバルを終了してしまった
誤差は、この誤差補正スロットの最後で吸収されたこと
になる。
【００４０】逆に期待値２３９に対して測定値１０とい
う場合は、誤差がなければ誤差測定ビット・カウンタ値
は２３９で終了しているはずが、さらに２３９，０，
１，２，３，…，９，１０とカウントアップを続けて、
１１ｂｉｔ遅くスリープ・インターバルが終了している
ことを示す。この場合は補正用ビット・カウンタ値レジ
スタを２３９−１１＝２２８に設定しておく。誤差補正
スロット中のビット・カウンタは２２８まで数えると通
常より１１ｂｉｔ早く次のスロットに移り、これで、１
１ｂｉｔ分遅くスリープ・インターバルを終了してしま
った誤差は吸収される。
う場合は、誤差がなければ誤差測定ビット・カウンタ値
は２３９で終了しているはずが、さらに２３９，０，
１，２，３，…，９，１０とカウントアップを続けて、
１１ｂｉｔ遅くスリープ・インターバルが終了している
ことを示す。この場合は補正用ビット・カウンタ値レジ
スタを２３９−１１＝２２８に設定しておく。誤差補正
スロット中のビット・カウンタは２２８まで数えると通
常より１１ｂｉｔ早く次のスロットに移り、これで、１
１ｂｉｔ分遅くスリープ・インターバルを終了してしま
った誤差は吸収される。
【００４１】その後、スロット・カウンタ値が受信スロ
ットの値になると（ＳＴＥＰ２）、受信部は受信を行
う。上述の誤差補正を行うことにより、誤差補正スロッ
ト以降のスロットは、ＢＳＣｌｏｃｋの誤差を受けてお
らず、自走のスロット・カウンタの値により受信しよう
とするタイミングは、理想の間欠インターバルに合って
いる。
ットの値になると（ＳＴＥＰ２）、受信部は受信を行
う。上述の誤差補正を行うことにより、誤差補正スロッ
ト以降のスロットは、ＢＳＣｌｏｃｋの誤差を受けてお
らず、自走のスロット・カウンタの値により受信しよう
とするタイミングは、理想の間欠インターバルに合って
いる。
【００４２】このような誤差測定は、受信装置が電源投
入されて定常状態になったときに行うことが望ましい。
入されて定常状態になったときに行うことが望ましい。
【００４３】つぎに、一度誤差測定を行って測定値を求
め、補正用ビット・カウンタ値レジスタを設定した後の
定常的な動作について、図７に示す間欠受信のタイミン
グ図を用いて説明する。
め、補正用ビット・カウンタ値レジスタを設定した後の
定常的な動作について、図７に示す間欠受信のタイミン
グ図を用いて説明する。
【００４４】図７中で横軸は時間を示し、図７（ａ）〜
（ｉ）は、それぞれ図４中のＢＳＣｌｏｃｋ、ＢＳタイ
マ９、主受信部電源信号、ＭａｉｎＣｌｏｃｋ、補正用
ビット・カウンタ値レジスタ２２、スロット・カウンタ
１０、ビット・カウンタ１１および受信するスロット、
受信したい電波の動作タイミングを示している。
（ｉ）は、それぞれ図４中のＢＳＣｌｏｃｋ、ＢＳタイ
マ９、主受信部電源信号、ＭａｉｎＣｌｏｃｋ、補正用
ビット・カウンタ値レジスタ２２、スロット・カウンタ
１０、ビット・カウンタ１１および受信するスロット、
受信したい電波の動作タイミングを示している。
【００４５】従来の間欠受信と同様に、ＳＴＥＰ０で電
源制御部が主受信電源を立ち下げ、スリープに入り、Ｂ
Ｓタイマによりスリープ・インターバルをカウントす
る。ＳＴＥＰ１でＢＳタイマがスリープ・インターバル
のカウントを終了すると、電源制御部が主受信電源を立
ち上げ、ＭａｉｎＣｌｏｃｋが供給されて、ビット・カ
ウンタとスロット・カウンタが動作を開始する。動作開
始のスロットでビット・カウンタは誤差補正値用ビット
・カウンタ値まで、カウントアップすることにより誤差
補正を行う（ＳＴＥＰ７：図６のＳＴＥＰ７と同じ）。
ＳＴＥＰ２で、スロット・カウンタ値が受信スロットの
値になると受信部は受信を行う。自走のスロット・カウ
ンタの値により受信しようとするタイミングは、理想の
間欠インターバルに合っている。
源制御部が主受信電源を立ち下げ、スリープに入り、Ｂ
Ｓタイマによりスリープ・インターバルをカウントす
る。ＳＴＥＰ１でＢＳタイマがスリープ・インターバル
のカウントを終了すると、電源制御部が主受信電源を立
ち上げ、ＭａｉｎＣｌｏｃｋが供給されて、ビット・カ
ウンタとスロット・カウンタが動作を開始する。動作開
始のスロットでビット・カウンタは誤差補正値用ビット
・カウンタ値まで、カウントアップすることにより誤差
補正を行う（ＳＴＥＰ７：図６のＳＴＥＰ７と同じ）。
ＳＴＥＰ２で、スロット・カウンタ値が受信スロットの
値になると受信部は受信を行う。自走のスロット・カウ
ンタの値により受信しようとするタイミングは、理想の
間欠インターバルに合っている。
【００４６】以上の誤差補正を行うことにより、間欠受
信インターバル毎に受信したい電波に自走のタイミング
を合わせる必要がなくなる。
信インターバル毎に受信したい電波に自走のタイミング
を合わせる必要がなくなる。
【００４７】上記の図４に示したブロック図では、バー
スト受信をコントロールするビットカウンタ１１とは別
に、誤差測定時にのみ動作する誤差測定ビット・カウン
タ１８を持ち、誤差測定を行っている。しかし、ビット
・カウンタ１１を用いて、誤差測定ビット・カウンタを
兼ねる構成で誤差測定を行ってもよい。
スト受信をコントロールするビットカウンタ１１とは別
に、誤差測定時にのみ動作する誤差測定ビット・カウン
タ１８を持ち、誤差測定を行っている。しかし、ビット
・カウンタ１１を用いて、誤差測定ビット・カウンタを
兼ねる構成で誤差測定を行ってもよい。
【００４８】また、上記の図５および図６による誤差測
定においては、誤差測定終了後、測定値と期待値を比較
し、誤差測定コントロール部１７において、補正用ビッ
ト・カウンタ値レジスタを設定している。これをタイミ
ング制御部が行うように構成してもよい。
定においては、誤差測定終了後、測定値と期待値を比較
し、誤差測定コントロール部１７において、補正用ビッ
ト・カウンタ値レジスタを設定している。これをタイミ
ング制御部が行うように構成してもよい。
【００４９】その上、図７で説明した誤差の補正は、ス
リープ終了後始めのスロットにおけるビット・カウンタ
のカウント値で行っている。これを、スリープ終了後に
任意のタイミングで補正分を考慮したビット・カウンタ
値をロードすることにより、補正を行ってもよい。
リープ終了後始めのスロットにおけるビット・カウンタ
のカウント値で行っている。これを、スリープ終了後に
任意のタイミングで補正分を考慮したビット・カウンタ
値をロードすることにより、補正を行ってもよい。
【００５０】上記の各構成は、ＣＰＵを用いプログラム
により構成することもできる。
により構成することもできる。
【００５１】
【発明の効果】上記で説明した本発明の間欠受信装置
は、間欠受信時を計時するタイマに誤差の大きい安価な
発振回路を用いても、正確な間欠受信を行うことがで
き、電力を削減できる効果がある。
は、間欠受信時を計時するタイマに誤差の大きい安価な
発振回路を用いても、正確な間欠受信を行うことがで
き、電力を削減できる効果がある。
【図１】従来の間欠受信装置の構成ブロック図である。
【図２】ＰＨＳ規格を例に取ったバースト受信時の動作
タイミング図である。
タイミング図である。
【図３】従来の間欠受信時の動作タイミング図である。
【図４】本発明の一実施例である間欠受信装置の構成ブ
ロック図である。
ロック図である。
【図５】本発明の誤差測定動作を説明するフローチャー
トである。
トである。
【図６】本発明の実施例の誤差測定動作の動作タイミン
グを示す図である。
グを示す図である。
【図７】本発明の実施例の間欠受信時の動作タイミング
を示す図である。
を示す図である。
１ 受信部 ２ タイミング制御部 ３ 間欠受信コントロール部 ４ バースト受信コントロール部 ５ 水晶発振回路 ６ 温度補償型水晶発振回路 ９ ＢＳタイマ １０ スロット・カウンタ １１ ビット・カウンタ １２ 電源制御部 １７ 誤差測定コントロール部 ２１ 誤差測定用ビット・カウンタ ２２ 補正用ビット・カウンタ値レジスタ
Claims (4)
- 【請求項１】 所定のスロット間隔のタイミングで時分
割通信をする通信装置において、 バースト受信時に前記所定のスロット間隔でスロットを
計数して受信タイミングを制御する受信タイミング制御
部と、 間隔受信時に前記受信タイミング制御部の動作を停止さ
せると共に間欠間隔を計数する間欠受信タイミング制御
部と、 間欠受信終了時に前記受信タイミング制御部のスロット
開始タイミングを補正するタイミング補正部とを備えた
ことを特徴とする通信装置。 - 【請求項２】 前記タイミング補正部は、間欠受信タイ
ミング制御部の制御クロックの誤差分を測定し、間欠受
信時に前記誤差分を補正することを特徴とする請求項１
に記載の通信装置。 - 【請求項３】 前記受信タイミング制御部は、スロット
を計数するスロット・カウンタ部と、前記スロット・カ
ウンタ部を制御する基準クロックを発生させる主クロッ
ク発生部とを備え、 前記間欠受信タイミング制御部は、間欠間隔を計数する
タイマ部を備え、 前記タイミング補正部は、前記タイマ部で発生するクロ
ックが有する誤差分を測定し、間欠受信終了時に前記誤
差分を補正することを特徴とする請求項１に記載の通信
装置。 - 【請求項４】 前記タイミング補正部の誤差測定は、誤
差測定時に間欠受信状態とし、かつ間欠受信タイミング
制御部と受信タイミング制御部とを動作させ、間欠受信
終了時の前記主クロックのカウント値を求めることで行
い、 誤差の補正は、通常受信期間における間欠受信時に前記
カウント値に基づいて前記スロット・カウンタ部のカウ
ントアップ・タイミングを補正することで行うことを特
徴とする請求項３に記載の通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051953A JPH10257004A (ja) | 1997-03-06 | 1997-03-06 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051953A JPH10257004A (ja) | 1997-03-06 | 1997-03-06 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10257004A true JPH10257004A (ja) | 1998-09-25 |
Family
ID=12901248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9051953A Withdrawn JPH10257004A (ja) | 1997-03-06 | 1997-03-06 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10257004A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527788A (ja) * | 1999-11-04 | 2003-09-16 | クゥアルコム・インコーポレイテッド | スロットのあるページングモードで動作する移動局内部で睡眠モードに続き高周波クロックを活性化する方法と装置 |
| JP2008205805A (ja) * | 2007-02-20 | 2008-09-04 | Nippon Telegr & Teleph Corp <Ntt> | 間欠受信装置 |
| JP2009219091A (ja) * | 2008-03-13 | 2009-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 間欠受信装置 |
-
1997
- 1997-03-06 JP JP9051953A patent/JPH10257004A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527788A (ja) * | 1999-11-04 | 2003-09-16 | クゥアルコム・インコーポレイテッド | スロットのあるページングモードで動作する移動局内部で睡眠モードに続き高周波クロックを活性化する方法と装置 |
| JP2008205805A (ja) * | 2007-02-20 | 2008-09-04 | Nippon Telegr & Teleph Corp <Ntt> | 間欠受信装置 |
| JP2009219091A (ja) * | 2008-03-13 | 2009-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 間欠受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304517B1 (en) | Method and apparatus for real time clock frequency error correction | |
| TWI399548B (zh) | 電子設備中之有效率的時脈校正 | |
| CN101382589B (zh) | 用于获得全球导航卫星系统时间的方法及其装置 | |
| US8713346B2 (en) | Resuming piecewise calibration of a real-time-clock unit after a measured offset that begins at the next calibration period | |
| US20060223454A1 (en) | Precise frequency generation for low duty cycle transceivers using a single crystal oscillator | |
| US20040152438A1 (en) | Timing control device and timing control method | |
| EP1395072B1 (en) | Radio communication apparatus and its reception timing estimating method | |
| CN104640179A (zh) | 通信装置及频偏校正方法 | |
| US20050221870A1 (en) | Method and circuit for determining a slow clock calibration factor | |
| US20060045215A1 (en) | Method and apparatus for frequency correcting a periodic signal | |
| JPS6347002B2 (ja) | ||
| JP2000078073A (ja) | Ｃｄｍａ受信機及びｃｄｍａ受信機における間欠受信方法 | |
| EP0924947A1 (en) | Power saving in a digital cellular system terminal | |
| JPH10257004A (ja) | 通信装置 | |
| US20050002279A1 (en) | Time-of-day apparatus receiving standard time code broadcast | |
| US6176611B1 (en) | System and method for reducing power consumption in waiting mode | |
| JP4255307B2 (ja) | 時刻データ供給装置及び時刻データ供給方法 | |
| JP2897684B2 (ja) | 無線送受信装置 | |
| JP2023101481A (ja) | 集積回路 | |
| JP2003270369A (ja) | リアルタイムクロックの時刻補正方法及び時刻補正装置 | |
| JP2004144688A (ja) | 時刻情報取得方法、時刻情報取得装置及び電波修正時計 | |
| JPH0784666A (ja) | Ｃｐｕの間欠動作制御装置 | |
| JP2003023369A (ja) | 間欠送受信を行う通信装置および方法 | |
| JP2001217708A (ja) | 周波数発振器 | |
| WO2006093297A1 (ja) | 間欠受信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |