JPH0785096B2 - セトリング特性測定方法 - Google Patents

セトリング特性測定方法

Info

Publication number
JPH0785096B2
JPH0785096B2 JP61239737A JP23973786A JPH0785096B2 JP H0785096 B2 JPH0785096 B2 JP H0785096B2 JP 61239737 A JP61239737 A JP 61239737A JP 23973786 A JP23973786 A JP 23973786A JP H0785096 B2 JPH0785096 B2 JP H0785096B2
Authority
JP
Japan
Prior art keywords
data
measurement
settling
point
measurement data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61239737A
Other languages
English (en)
Other versions
JPS6394170A (ja
Inventor
俊雄 玉村
昭 星加
清康 檜皮
Original Assignee
横河・ヒユ−レツト・パツカ−ド株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河・ヒユ−レツト・パツカ−ド株式会社 filed Critical 横河・ヒユ−レツト・パツカ−ド株式会社
Priority to JP61239737A priority Critical patent/JPH0785096B2/ja
Priority to US07/104,883 priority patent/US4833403A/en
Publication of JPS6394170A publication Critical patent/JPS6394170A/ja
Publication of JPH0785096B2 publication Critical patent/JPH0785096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0276—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being rise time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はセトリング特性を高精度で測定するための方法
に関する。
〔発明の技術的背景及びその問題点〕
増幅器等の動特性を評価する際、そのステツプ応答のセ
トリング時間等のセトリング特性が重要な項目である。
従来、セトリング特性を測定するにはオシロスコープや
高速デイジタイザ等を用いて被測定デバイス(以下DUT
と称する)からの出力信号を直接観測していた。また、
測定に用いられるオシロスコープの入力増幅器の飽和に
よる特性劣化を防ぐため、アナログ的に差動動作をさせ
るものもあつた。このような測定方法の例としては、た
とえば、1984年11月15日発行のEDN誌に掲載された論文
である“Settling−time measurements demand prec
ise test circuitry (Jim Williams著)中で説明
されている。
このような方法で高精度のセトリング特性の測定を行な
う場合、被測定デバイスからの伝送線の伝送特性や差動
増幅器の特性が測定精度に誤差をもたらす。伝送線の伝
送特性による波形歪についてはたとえば産報(株)によ
つて出版された電子科学シリーズ44「パルス計測とその
応用」の第206頁を参照されたい。この歪を補正するこ
とは非常に困難でありまた伝送線毎の特性のバラツキを
定量化することも難しい。増幅器についても周知の通り
高精度のセトリング特性の測定系に使用できる良好な特
性を持つものを得るのは困難である。
また、DUTからの出力信号をサンプリングしてデイジタ
ル化して得られる測定データを解析する場合、ケーブ
ル、プローブ増幅器やサンプラの部分で誤差が生じる。
DUTの出力を間に何も入れずに直接サンプラに接続すれ
ば、ケーブルやプローブ増幅器による誤差分はなくなる
が、サンプラによる誤差分は依然として除去できない。
その上、このような接続形態は測定系の構成上不可能な
ことが多いので、この方法では汎用性が失なわれてしま
う。
〔発明の目的〕
本発明の目的は、上述の従来技術の問題点を除去し、高
精度のセトリング特性測定方法を提供することにある。
〔発明の概要〕
本発明の一実施例によれば、ほぼ理想的な波形を発生す
るパルス発生器を用いて測定系自体のセトリング特性に
よる誤差分を補償するセトリング特性測定方法が与えら
れる。
この測定方法においては、DUTからの出力信号はサンプ
リングされ更にデイジタル化されて記録される。このよ
うにして採取された測定データにはDUTのセトリングの
様子の他に、測定系のセトリング特性による誤差成分が
重畳されている。一方、DUTの出力の測定とは別途に、
測定系に直接にほぼ理想的な波形のパルスを与えてその
パルスをこの測定系で観測した基準データを採取する。
この理想的な波形とは具体的には少なくとも一方のレベ
ルが平坦になつている波形である。
この誤差成分を除去するため、本実施例では測定デー
タ、基準データの夫々について所定の基準点を求め、両
基準点間でタイミングを合わせる。更に、測定データと
基準データのレベル合わせを行なう。このレベル合わせ
は両データのレベル間のゲインおよびオフセツトの両者
について行なう。このようにしてタイミングおよびレベ
ル合わせされた基準データを測定データから差し引く。
この結果に対して理想的波形を足し込むことにより、DU
Tの出力信号の真のセトリング特性を示す波形データを
得ることができる。
〔発明の実施例〕
第1図は本発明の一実施例のセトリング特性測定方法を
実現するための一実施例である。同図において測定系10
0の入力には、一方のレベルが平坦なパルスを発生する
平坦パルス発生器(以下、FPGと称する)101とセトリン
グ特性を測定すべきもの(以下DUTと称する)の出力を
切換えて与える。
DUTとしては増幅器、デイジタル・アナログ・コンバー
タ、ケーブル、リレー等のセトリング特性を測定すべき
ものであれば何でも接続することができる。
FPGとしては、高レベル側あるいは低レベル側の一方が
平坦な(つまりセトリング間が0で、セトリング後は任
意の時間一定レベルを維持できる)パルスを発生するパ
ルス発生器を用いる。もちろん両レベルとも平坦であつ
ても良い。このようなパルスの例を第2図の(A)およ
び(B)に示し、またこれらのパルスを発生するための
回路の構成例を夫々第3図の(A)および(B)に示
す。第3図中に示す構成例では、必ずしも理想的ではな
い波形を出力するパルス発生器301、302の出力を、高速
動作をするシヨツトキー・バリア・ダイオードD1a、D2
a、D1b、D2bを用いた整形回路303、304によつて整形し
ている。更に整形回路303、304には、この回路の入出力
に接続されている伝送線とインピーダンス整合をとるた
めの終端抵抗Ria、Roa、Rib、Robが設けられている。特
に出力側に終端抵抗Poa、Robにより、シヨツトキー・バ
リア・ダイオードD2a、D2bがオフになつたときの、整形
回路303、304の出力側での反射が防止される。なお、第
3図に示した形態のFPGについては本願出願人が昭和61
年9月1日付で出願した特許出願「パルス発生器」中で
詳細に述べられているので、ここではこれ以上説明しな
い。
先ず、FPG101が発生するほとんど理想的な波形を持つパ
ルスを測定系100に与える。このパルスは伝送線105、サ
ンプラ107、デイジタイザ109を通り、デイジタル化され
たデータの時系列の形でメモリ111に記憶される。これ
を基準データとする。
DUT103の出力信号をFPGの出力信号と同じようにして測
定系100で測定し、デイジタル化されたデータの時系列
の形でメモリ111に記憶する。これを測定データとす
る。
なお、DUT103が増幅器やケーブル等の場合には、FPG10
1、DUT103の接続を第1A図に示すようにして良い。
このようにして得られた測定データと基準データより、
FPG101の出力信号が理想的な波形であると見なして、CP
U113により、以下のような手順で測定データの補償を行
なう。
測定データおよび基準データは一般にタイミングもまた
レベルも互いに異なつているから、これらを合わせ込ま
なければならない。そのための基準点等をたとえば以下
のように定める。先ず測定データおよび基準データの各
々について第4図に示すようにして50%のレベルの基準
点A、Bを定める。すなわち、基準点A、B間の時間を
Thとするとき、基準点Aの時刻からThの85%ないし90%
の区間Hのレベルの平均(上側平均)を100%のレベル
とする。また、基準点Bの時刻からTl(=T−Th)の85
%ないし90%(データ終了点に達するとデータ開始点に
戻る)の区間Lの平均値(下側平均)を0%とする。こ
のとき基準点A、Bのレベルが50%となるようにA、B
を決定する。なお以下では測定データの基準点A、Bを
夫々Am、Bm、また基準データの基準点A、Bを夫々Ar、
Brで表わす。なお、100%点、0%点を50%点からの時
間によつて定めているので循環的な定義に見えるかも知
れないが、実際には逐次近似的にこれらの点を定めるこ
とができる。たとえば、測定された最小電圧および最大
電圧を夫々仮に0%点および100%点と定める50%レベ
ルの電圧が仮に定めらる。これから上述の定義によりあ
る区間の平均を行つて、0%および100%のレベルが定
められる。これにより、より正確な50%レベルがわか
る。測定された波形が充分すみやかにセトリングする場
合にはこれで実用上正しいと見なせる50%点が求まる。
あるいは上述の手続を更に繰返して良い。
次に、ゲイン係数Gを以下のようにして求める: G=〔(測定データの上側平均) −(測定データの下側平均〕) ÷〔(基準データの上側平均) −(基準データの下側平均)〕 また、オフセツト係数OFを以下のようにして求める: (a)高レベル側のセトリング特性の測定の場合: OF=(測定データの上側平均) −(基準データの上側平均) (b)低レベル側のセトリング特性の測定の場合: OF=(測定データの下側平均) −(基準データの下側平均) 以上のようにして得られた係数を用いて測定データと基
準データの差Cal(n)を以下のようにして求める: Cal(n)=−OF+測定データ(n) −基準データ(n)/G ただし、測定データ(n)、基準データ(n)は夫々の
データにおいて基準点Am、Arのデータ点から数えて夫々
n番目のデータ点であることを示す。また、第4図にお
けるデータ終了点に達すると以降のデータ点はデータ開
始点からとつていく。
これにより、測定データと基準データのタイミングは、
夫々の基準点AmとArを同時刻とすることによつて合わせ
られ、またレベルについてはゲインおよびオフセツトの
両者について合わせられる。
このようにして求められたCalの値は、測定データから
測定系のセトリング特性による誤差成分を差引いた真の
波形そのものを表わしているのではなく、測定データが
理想的な波形からどれだけずれているかを表わしてい
る。測定データを差分だけで評価するのであればこれで
良い。正規のセトリング波形を得ようとするならば、理
想的な波形のパルスをCalに足込む必要がある。
この理想的な波形のパルスを示すデータP(n)は第5
図に示されるようにして定められる。
先ず測定データの立上りにおける基準点Am(50%レベル
の点)を基準とする: P(0)=(UP+LW)/2 ただし、UP、LWは夫々測定データの上側平均、下側平均
の値である。
また、立上りの部分についてはP(n)を P(n)=Sr×(T/N)×n+P(0) ……(1) とする。ここで、Nは全データ点数であり、またSrは測
定データの立上りスルー・レートである。式(1)は、
基準点Amの前後のデータ点であつて、P(n)の値が下
側平均、上側平均の値LW、UPの間になるような範囲に適
用される。
P(n)の値がUPとなつてから立下り開始点までは P(n)=UP とする。なお立下り開始点としては、たとえば立下りに
おける基準点Bmを通り、傾きが測定データの立下りスル
ー・レートSfの直線Fが値UPの水平線と交わる点である
と定める。
なお、上述の立上りスルーレートSr、立下りスルーレー
トSfはたとえば第4図で電圧が20%の点と80%の点の間
の傾きによつて定めてよい。
立下り開始点から下側平均LWに達するまではP(n)は
上述の直線F上に乗るようにする。またそれ以降は立上
り開始点まで P(n)=LW とする。
このようにして得られた理想パルスの値P(n)をCal
(n)に加えることによつて、測定データから測定系10
0自身のセトリング特性による誤差分を除去した波形を
得ることができる。
なお、FPG101が発生するパルスの立上りおよび立下りの
はやさはDUT103の出力信号のものとほぼ同じとした方
が、誤差の少ない補償を行なうことができる。
本発明は上述の実施例に限定されるものでないことは言
うまでもない。
たとえば以上の説明では測定データと基準データのデユ
ーテイ(つまり、平坦であるべき部分の長さ)が等しい
ことを前提としたが、この前提が成立しない場合には、
どちらかのデータが立下り開始点に達した後は誤つた補
償を行なうことなつてしまう。この事態に対しては、た
とえば第6図に示すようにして解決することができる。
先ず、基準データのデユーテイを測定データのデユーテ
イよりも長くしておく。そして、測定データ上の所定の
点までは上と同じような補償を行なう。この所定の点と
はたとえば測定データの立下り開始点として良い。そし
て、この立下り開始点以後については、補償用のデータ
としては基準データの立下りの50%のレベルの点からTa
(測定データの立下り開始点から50%点までの時間)だ
け遡つた点からのデータを用いる。
また、測定データの極性が上述の説明と逆で、低レベル
側のセトリング特性を測定する場合でも上と全く同様な
補償が可能であることは言うまでもない。更に、高低両
レベルのセトリング特性を測定することも可能である。
これを行なうには、高低のレベル夫々について基準デー
タを待てば良い。そして、両者のクロスポイントをたと
えば50%点に設定し測定データの補償にあたつては、50
%点より上側には高レベルが平坦な基準データを、また
下側には低レベルが平坦な基準データを用いる。あるい
は測定系が充分線型である場合には、一方の基準データ
の正負を逆にすることによつて、他方の基準データとし
て用いても良い。
測定系でデータを取込むにあたつては、通常行なわれて
いるように測定を複数回転返しCPU113で平均しても良
い。また、基準データと測定データのサンプリング・レ
ートが異なる場合には両データを比較する際に補間を行
なつて良い。
また、第4図等には基準点等を定めるために用いられる
具体的な比率を多数与えたが、これら比率を別の値に変
更しても良い。また第4図とは異なる手順で測定データ
と基準データのタイミングおよびレベルを合わせても良
い。
また、測定データの全範囲にわたつて補償を行なうかわ
りに、セトリング特性の測定にとつて必要な部分、たと
えば第4図では基準点A付近から必要な時間だけ補償を
行なうことによつて、DUTの出力がセトリングしていく
様子を知ることができる。
また、測定データと基準データを得る順序はどちらを先
にしても良い。更に、系の構成を変更せず、また温度・
湿度等の外部要因が一定に保たれている場合には、基準
データを頻繁に取り直す必要はない。
また上述の実施例では、タイミングおよびレベル合わせ
の後に理想的な波形データを足し込んでいるが、この順
序を変更することも自由である。たとえば、測定データ
と基準データを用いて、測定データ中の測定系自身のセ
トリング特性に基く誤差成分ろ打消すための補償データ
を計算し、この補償データと測定データから被測定信号
の真の波形を再現することもできる。
また、基準信号を発生する手段としては、所望の基準波
形を発生できるものであれば、実施例中に示したものに
は限定されるものではない。
〔発明の効果〕
以上説明したように、本発明によれば、セトリング特性
等の測定にあたつて、測定系の誤差をほぼ完全に除去す
ることができるという従来になう効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例のセトリング特性測定方法を
行なうための構成を示すブロツク図、第1A図は第1図中
のFPGとDUTの接続形態の一例を示す図、第2図は基準デ
ータを与えるパルスの波形の例を示す図、第3図は第2
図に示すパルスを発生するためのFPGの構成例を示す
図、第4図は実施例における測定データおよび基準デー
タのタイミング合わせおよびレベル合わせを説明するた
めの図、第5図は補償を行なう際に用いられる理想パル
スの波形の決定法の一例を示す図、第6図は測定データ
と基準データのデユーテイが異なる場合の補償方法の一
例を示す図である。 101:FPG、103:DUT、 105:伝送線、107:サンプラ、 109:デイジタイザ、111:メモリ、 113:CPU。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力信号をサンプリングしデイジタル化し
    て測定する測定系を用いたセトリング特性測定方法にお
    いて、 少なくとも一方のレベルが平坦な基準パルスを測定して
    基準データを得る段階と、 被測定信号を測定して測定データを得る段階と、 前記測定データと前記基準データのタイミングおよびレ
    ベルを合わせて前記測定データから測定系自身のセトリ
    ング特性に基く成分を除去する段階 とを含むことを特徴とするセトリング特性測定方法。
JP61239737A 1986-10-08 1986-10-08 セトリング特性測定方法 Expired - Fee Related JPH0785096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61239737A JPH0785096B2 (ja) 1986-10-08 1986-10-08 セトリング特性測定方法
US07/104,883 US4833403A (en) 1986-10-08 1987-10-05 Method and apparatus for measuring settling characteristics of a device under test by using a measurement system for measuring an input signal by sampling and digitizing said input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61239737A JPH0785096B2 (ja) 1986-10-08 1986-10-08 セトリング特性測定方法

Publications (2)

Publication Number Publication Date
JPS6394170A JPS6394170A (ja) 1988-04-25
JPH0785096B2 true JPH0785096B2 (ja) 1995-09-13

Family

ID=17049181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61239737A Expired - Fee Related JPH0785096B2 (ja) 1986-10-08 1986-10-08 セトリング特性測定方法

Country Status (2)

Country Link
US (1) US4833403A (ja)
JP (1) JPH0785096B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144225A (en) * 1989-03-31 1992-09-01 Schlumberger Technologies, Inc. Methods and apparatus for acquiring data from intermittently failing circuits
US5222028A (en) * 1990-10-12 1993-06-22 Westinghouse Electric Corp. Pulse analysis system and method
US6944501B1 (en) * 2000-04-05 2005-09-13 Neurospace, Inc. Neurostimulator involving stimulation strategies and process for using it
TW200641373A (en) * 2005-04-28 2006-12-01 Agilent Technologies Inc System for measuring FET characteristics
US7646204B2 (en) * 2005-06-21 2010-01-12 Texas Instruments Incorporated Method and system for testing a settling time for a device-under-test
JP2009168662A (ja) * 2008-01-17 2009-07-30 Nuflare Technology Inc 出力波形の評価方法
US8527231B2 (en) * 2010-09-15 2013-09-03 Teradyne, Inc. High throughput semiconductor device testing
JP6294651B2 (ja) * 2013-12-11 2018-03-14 株式会社日立情報通信エンジニアリング リファレンス波形生成回路、装置、及び方法
JP2026512753A (ja) * 2023-04-20 2026-04-20 テクトロニクス・インコーポレイテッド パワー・デバイスのダイナミック抵抗を正確に測定するシステム及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253057A (en) * 1979-04-26 1981-02-24 Tektronix, Inc. Compensation indicator for attenuation probe
JPS5885182A (ja) * 1981-11-17 1983-05-21 Sony Tektronix Corp プローブ校正表示方法
US4547724A (en) * 1983-02-07 1985-10-15 Tektronix, Inc. Method and apparatus for detection of non-linear electrical devices
JPS6071966A (ja) * 1983-09-28 1985-04-23 Advantest Corp デジタルスペクトルアナライザ
US4641246A (en) * 1983-10-20 1987-02-03 Burr-Brown Corporation Sampling waveform digitizer for dynamic testing of high speed data conversion components
US4613814A (en) * 1985-04-01 1986-09-23 Tektronix, Inc. Method of measuring a frequency domain characteristic

Also Published As

Publication number Publication date
JPS6394170A (ja) 1988-04-25
US4833403A (en) 1989-05-23

Similar Documents

Publication Publication Date Title
EP1085328B1 (en) Method of waveform time stamping for minimizing digitization artifacts in time interval distribution measurements
US4876655A (en) Method and apparatus for evaluating jitter
US5642300A (en) Precision voltage/current/power source
EP0158802A1 (en) Digital acquisition system including a high-speed sampling gate
JPS5885182A (ja) プローブ校正表示方法
JPS6394170A (ja) セトリング特性測定方法
US5352976A (en) Multi-channel trigger dejitter
EP0191478A2 (en) Measurement circuit for evaluating a digital-to-analog converter
JPH0666665B2 (ja) 傾斜信号校正方法及びデジタル・タイム・ベース回路
US6998834B2 (en) Real-time time drift adjustment for a TDR step stimulus
JP3045759B2 (ja) セトリング特性測定方法
US4717883A (en) Method and apparatus for reducing errors in a sampling system utilizing an error-sampled feedback loop
JP2537052B2 (ja) セトリング特性測定方法
US5260647A (en) Measuring an AC signal value with sampling when the sampling interval does not exactly divide the AC signal's period
JP3874164B2 (ja) Icテスタ
JP2671669B2 (ja) 波形解析装置
JPH0691464B2 (ja) A/d変換器の試験装置
Cauffet et al. Digital oscilloscope measurements in high frequency power electronics
RU2071062C1 (ru) Осциллограф
JPH0630445B2 (ja) D/a変換器の試験方法
JPH0661749A (ja) 補正係数決定方法
JP2003057320A (ja) タイミング測定方法及び半導体試験装置
JPS6336154A (ja) オツシロスコ−プ
JPH05341009A (ja) 半導体テスト装置のタイミング調整方法
JP2002357645A (ja) 集積回路の検査装置及び検査方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees