JPH0785341B2 - 回転式磁気記憶装置およびそのデータ誤り率決定方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は磁気記録ディスク形態の回転式磁気メモリを備
えた磁気記録装置分野に関するもので、更に詳細にはそ
のようなディスク装置の誤り率の決定方法及びその装置
に関する。

B.従来の技術 回転式磁気記憶装置、もしくはディスク装置や直接アク
セス記憶装置すなわちDASD装置などとして知られている
技術の開拓者たちは、過去しばらくの間、こうした装置
を製造する際の正確度を表わす方法として、装置のビッ
ト誤り率を認識してきた。

こうした装置のテスト手段として、読み取りエラーを検
出するために、あらかじめ知られているデータをディス
クに書き込み、次に該データを読み出す方法がある。し
かし、この処理は通常大変多くの時間を費やしてしま
う。なぜなら読み取りエラーは、通常、大量のデータ・
パターンをディスクに対して書き込み、再度読み出した
後でなければ発生しないからである。例えば、この旧テ
スト技術は、ディスクからのデータ読み取り量として、
テストされるディスクの誤り率の逆数以上を必要とす
る。

その結果、ディスク装置の誤り率を表わす方法として、
テスト時間を短縮するための別の方法が試みられて来
た。

米国特許第4394695号はその例である。この特許は、磁
気記録媒体から読み出される元のデータに応答するウィ
ンドウ発生手段を用意することにより、磁気記録装置の
ビット誤り率を評価するものである。このウィンドウ発
生手段は複数のデータウィンドウを提供するように作用
し、それぞれが異なった幅を有している（特許で示され
たデータウィンドウは複数の元データ遅延を与えること
によってシミュレートされている）。データ位置はこの
複数ウィンドウのエッジと比較される。ウィンドウ外へ
落ちるデータについてはエラーと見なし、特別なウィン
ドウ用のカウンタに累算される。

磁気記録装置に関する良く知られた評価技術として、ウ
ィンドウマージンテストがある。このテストでは、デー
タが読み出され、クロックにより定義されたデータウィ
ンドウ内の全体的なビット分布が表わされる。米国特許
第4578721号ではこの種のテストについて述べ、また装
置にノイズを注入し、ウィンドウ外に落ちるビットを監
視することについても触れており、また別の実施例では
エラーがその後装置の動作環境において発生しないこと
を保証するために、ウィンドウサイズを狭めていくこと
を述べている。その際、フルサイズのウィンドウが使用
されている。この特許では、ノイズと媒体の欠損検出の
改善について提案しており、その中では、データはエラ
ーか検出されるまで最初にウィンドウの１つのエッジ方
向に遅延される。次にデータは障害ポイントから５％ウ
ィンドウの中央方向に進められる。ノイズや媒体欠損は
その後エラーを引き起こすことになる。

上述された従来技術による記憶装置の信号検出パラメー
タマージンの決定手段は、全てピーク検出を採用した信
号チャネルを取り扱う。ピーク検出信号チャネルでは、
読み取り信号パルスが一対の隣接する読み取りクロック
パルスと比較され、またデータ検出ウィンドウとして参
照される。

一般的にこられの全ての技術に関し、データパルスとデ
ータウィンドウのエッジ間の測定距離が記憶されてお
り、この測定距離に基づいて算法手段のある形態が、読
み取り誤り率を予測するために利用される。こうした従
来技術は、例えば製造品質調査装置として利用されてき
た。

C.発明が解決しようとする課題 上述された従来技術が回転式記憶装置のテスト時間を短
縮する傾向にはあるものの、こうした技術が振幅サンプ
ル検出信号チャネル、すなわちアナログ読み取り信号
が、繰り返し発生するクロク間隔でサンプルされ、該ク
ロック間隔でディスクから読み出された２値データを検
出するチャネルを有する回転式記憶装置で利用されるこ
とは知られていない。

本発明は振幅検出を採用する回転式記憶装置のデータ誤
り率の予測手段を提供するものである。

本発明は振幅サンプル検出チャネルを利用する回転式磁
気ディスク記憶装置の誤り率決定を即座に達成するため
の方法及び装置を提案するものである。また、この種の
ディスク装置の検出パラメータのマージン分布決定手段
についても提案している。

本発明の実施例は、アナログ読み取りデータ信号を利用
する部分応答（PR）信号化技術を参照しながら詳述され
るが、それに限定されるものではない。更に詳しくは、
モードクラスIVの部分応答（PRIV）コード化技術におい
て動作する読み取り信号チャネルについて述べられる。
ここで述べられる特定の形態のPRIVは、部分応答最尤法
（PRML）タイプに属する。

振幅検出技術（PRはその一例である）は、例えばウィン
ドウマージンテストのような上述した従来のテスト技術
は受け入れない。その理由は、データウィンドウのエッ
ジとの関係から、アナログ読み取り信号のピーク位置
が、振幅検出装置においては重要ではなく、該装置は以
前にクロック間隔に同期して書き込まれた２値データの
検出手段として、同じクロック間隔に同期したアナログ
信号の振幅に依存している。

部分応答データエンコードまたはデコードは従来技術で
も良く知られており、審査中であり公知であるE.A.カニ
ンガム他による米国出願特許第07/258937号では、「コ
ード化２値データの部分応答におけるクロック手法と装
置」（Clocking Method and Apparatus for use with P
artial Response Coded Binary Data）と題し、その中
で技術背景の説明として、また具体例の一つとして参照
している。具体例ではデータ・クロックが、PRIV手法に
よりエンコードされたデータをディスクより読み出すこ
とで生成されるアナログ読み取り信号から生成されてい
る。

本発明の目的によれば、データ・パターンすなわち複数
の２値化ビットは最初に、テストされる装置のディスク
書き込まれる。次に、このデータはディスクより読み出
される。入力されるアナログ読み取り信号の振幅は次
に、繰り返し発生するクロック間隔でサンプリングされ
る。実施例では各アナログ振幅はデジタル化される。こ
のサンプル振幅は、次にディスクに記録された各２値化
信号に対応して受け取られる基準振幅値と比較される。
例えば、デジタル化された読み取り信号が、ディスクに
記録された各２値化信号に対応して受け取られるデジタ
ル値と比較されるといった具合である。

この比較により、ディスクに記憶された各２値化信号に
対する誤差値が生成される。誤差値の発生回数が複数の
バッファまたはレジスタの一つに記憶される。この複数
のバッファまたはレジスタの内容は誤差値の発生頻度分
布を表すヒストグラムを提供する。この相対的振幅ヒス
トグラムは、テストされるディスクのビット誤り率を決
定する出力手段を提供する。すなわち、ヒストグラムの
形状がテストされるディスク装置の合格・不合格の誤り
率状況を表わす方法を提供する。

本発明の特徴としては、上述されたディスク装置のテス
トを達成するための回路手段が標準部分として、各ディ
スク装置内に実装されることである。こうすることで、
回路手段が定期的にディスク装置の誤り率自己診断に役
立てられる。この定期的自己診断結果は記憶手段に書き
込まれ、ユーザがディスク装置の性能を、使用状況、使
用期間に応じて監視することを可能とする。

本発明の特徴としては更に、本発明の構成が、ディスク
装置の予想される回路の変化などを評価するのに利用さ
れる点である。回路変更をディスク装置に組み入れた前
後で、表わされたデータ誤り率を比較することにより、
即座に予想された変化がディスク装置のデータチャネル
の性能を改善するかあるいは劣化するかが判定可能とな
る。

本発明の目的は、２値データ・パターンが書き込まれる
磁気記録ディスクを有する回転式磁気記憶装置のデータ
誤り率決定のための方法及び装置を提供することであ
る。また、該ディスクより２値データを読み出す際に、
２値データビット検出のための振幅検出回路手段を有
し、該検出回路手段がデータ・クロック手段を有するも
のである。

以上は、ディスクより２値データ・パターンを読み取
り、その際、記録された２値データ・パターンを表す連
続的なアナログ信号を生成する本発明により達成され
る。このアナログ信号は、データ・クロックの複数間隔
において振幅サンプリングされ複数のアナログ振幅を生
成し、各アナログ振幅はクロック間隔に同期してディス
クより読み出される個々の２値ビットを表す。

この複数のアナログ振幅は次にデジタル振幅に変換され
る。

各デジタル振幅は、クロック間隔でディスクより読み出
される個々の２値データビットを表す基準デジタル振幅
と比較され、その結果複数の誤差振幅が生成される。

この誤差振幅は記憶され、回転磁気記憶装置の誤り率を
表わす値に変換される。

E.実施例 本発明は、振幅サンプルデータ検出を実施するどんなタ
イプのディスク装置にも応用される。本発明によると、
読み取り信号の振幅はデータクロック間隔でサンプルさ
れう。これらのサンプル信号は次に、本体ディスクに記
録されたデータを表す期待信号と比較され、誤差信号を
生成する。この誤差信号は次にその大きさにより分類さ
れ、ディスク装置の読み取り誤り率の測定につながるヒ
ストグラムを生成するために記憶される。

本発明は部分応答最尤（PRML）検出による書き込み・読
み取りチャネル備えたディスク装置を参照しながら詳述
されるが、本発明の精神及び有効範囲はこれに留まるも
のではない。

一般的な部分応答コード化技術に関しては、既に述べた
審査中の出願特許第07/258937号が参照されるであろ
う。要約すると、このコード化技術はデジタル信号を変
換するためのパルス振幅変調の一形態であり、そこでは
既知量の符号間磁気記録干渉による影響は取り除かれ
る。なぜなら、該干渉量はあらかじめ知られているから
である。

第１図は部分応答IV（PRIV）最尤コード法を利用した模
範的なディスク装置の書き込み・読み取りチャネルの概
要を示したものである。この図は、また、本発明による
誤り率を表わし、検出回路も示している。

クラスIV部分応答コード化（PRIV）は３つの信号レベル
による部分応答コード化である。PRIVを一例とする進歩
的な振幅サンプルコード化及び検出技術では、故意に符
号間干渉を与える。その結果、コード化データをディス
クより読み出す際に生成されるアナログ読み取り信号の
２値データの内容を検出するために、ピーク振幅信号検
出は利用されない。

第２図は、第１図に示すディスク装置の読み取りチャネ
ル手段により生成される、模範的なアナログ読み取り信
号20を示している。

PRIV技術により記録すなわち書き込まれた磁気トラック
を読み出すことにより得られるアナログ読み取り信号
は、第２図にゼロ、＋Ａ、−Ａと記された８つの重要な
信号振幅を使用する。関係技術者にはよく知られている
ように、＋Ａと−ＡはPRIV回路手段が２値データの１を
検出するためのしきい値となる。

第２図では更にオフセット10進値32、48、16を含んでお
り、32が上述した値ゼロと対応している。10進数32、4
8、16は、後述されるであろう第１図に示したアナログ
・デジタル変換器（A/D）の出力により与えられるオフ
セット２進ナンバリング・システムの値を表す。

第２図のPRIVアナログ読み取り信号は正と負のピーク信
号振幅を持っており、これらはディスクから記録された
磁気遷移を読み出すことで生する。しかし、部分応答コ
ード化では、前述したピーク検出記録技術とは異なり、
こうしたピーク位置に、記録された２進データを含んで
いるものではない。例えば、PRIVコード化では、クロッ
ク間隔におけるゼロ信号振幅は２値の０を表し、（すな
わちデコードされ）、またクロック間隔における＋Ａあ
るいは−Ａしきい値振幅は２値の１を表す。

本発明の概要説明のために、第２図の第１列にはクロッ
クパルスの順番が１から15まで記されている。クロック
パルス２では、A/D出力からのアナログ読み取り信号20
の振幅は50である。従って、クロックパルス２では信号
20の振幅は＋Ａ以上であるので、読み取り信号サンプル
振幅の50はディスク装置の読み取りチャネルにより２値
の１にデコードされる。本発明の作用により、出力期待
値に示された10進数の48は、信号20の実際の値すなわち
50と比較され、誤差値＋２を引き出す（すなわち信号値
は２値の１を読み出す上で、クロックパルス２において
は出力期待値よりも２ユニット大きい）。

この様にして、誤差と記された列から分かるように、テ
ストされるディスク装置から記録データを読み出す間、
各クロックパルスに対して誤差値が得られる。これらの
誤差値の誤差量分類の収集は、第４図に示すヒストグラ
ムのようなテスト手段を形成し、ディスク装置の誤り率
を決定する。このテストは、実際に２値記録データの読
み取りエラーが生じなくとも達成される。すなわち、A/
Dデータ期待値は全て２値の１と０の適切なデコード結
果値内に収まる可能性があるが、本発明によれば、第２
図の誤差列で表される経過と第４図のヒストグラムによ
り、ディスク装置の誤り率は非常に正確に決定される。

本発明の出力データは、例えば合格・不合格テストとな
り、製造過程から除去されたディスク装置は即座に不合
格と決定される。

第１図は書き込みチャネルに信号振幅コード化手段、ま
た読み取りチャネルに信号振幅デコード手段を有する模
範的ディスク装置の書き込みチャネルと読み取りチャネ
ルを図示しており、読み取りチャネルのアナログ読み取
り信号がデジタル化され、該デジタル値は本発明に従っ
て誤り率検出回路手段に接続される。

第１図に関し、磁気変換器13の書き込み部10は、入力線
のデータ11を介して書き込みチャネルに供給されたとお
りに、最初に一群のディスクトラックにランダム入力２
値データを書き込む。データ11の形態は本発明にとって
は重要でない。しかし、本発明の実施例ではランダム２
値データを書き込むことが有利である。データ11は引き
続くディスクトラック読み取り期間中の振幅サンプルデ
ータ検出に備えてエンコードされる。例えば、部分応答
最尤エンコード回路12は、データがディスクトラックに
書き込まれる以前に２値データ11をエンコードするのに
利用される。

第１図に示す書き込み及び読み取りチャネルの構成は本
発明を限定するものではないが、これら２つのチャネル
は共にヘッドアーム電子回路（AE）15を含んでいる。専
門家の間では知られているように、回路15には多様なエ
レクトロニスク関数、例えば書き込み・読み取り信号の
増幅などが用意されている。

一度ディスクが書き込まれると、読み取りチャネルとヘ
ッド13の読み取り部14が書き込まれたエンコード化デー
タを読み出すのに利用される。第１図の読み取りチャネ
ルはAE回路15、自動利得制御回路16、等化回路17を含ん
でいる。回路手段15ないし17により、アナログ読み取り
信号が線18に現れる。このアナログ信号はA/Dコンバー
タ19の入力に接続される。実施例では第２図のアナログ
信号20は、線19上に現れる。

アナログ読み取り信号20のデコードの際に、信号20のア
ナログ値あるいは振幅が、第１図のA/Dコンバータ19に
線21を介し与えられるクロックのクロック時間あるいは
クロック間隔でサンプリングされる。このクロックの周
波数は、前述された審査中の米国出願特許第07/258937
で述べられているように、読み取り信号20と必要な場合
には同期する。

また本実施例に制限されるわけではないが、第１図に示
すディスク装置の読み取りチャネルは、最尤検出回路21
を含んでいる（ML検出器あるいはベルテルビ（Verterb
i）検出器としても知られている）。検出器21の基本機
能は、第２図に示す３つの重要なA/D出力値、ゼロ、＋
Ａ、−Ａをクロック21の各パルスに同期して、12値の１
と０にデコードすることである。

第１図の模範的なディスク装置では、デコード回路22も
用意されている。回路22の２値出力23は、ディスク装置
のデータ書き込み期間中に書き込みチャネルに与えられ
た元の２値入力で構成される。

本発明によれば、破線の線30はA/Dコンバータ19のデジ
タル化されたサンプル出力信号24（第２図のA/D出力と
記された列）を誤り率検出回路手段に接続する。線30が
破線で示されている理由は、本発明ではディスク装置の
テスト期間中のみ本発明の回路手段が線24に接続されて
もよいことを示しており、あるいはまたディスク装置が
製造される際、本発明の回路手段が各ディスク装置の補
助部分として構成されてもよいことを示している。

今回の説明では、A/Dコンバータ19の出力は６ビット２
進ワードで構成され、後に示す表ＡからＤに示されるよ
うに最小値は000000（すなわち10進数で０）、または最
尤値は111111（すなわち10進数で63）である。これら10
進値は、詳しくは10進値の０、16、32、48、64は第２図
の縦軸を構成している。一方、クロック21の各パルスは
横軸を構成している。

10進数の16、32、48は３つの期待値であり、各クロック
パルスに同期して信号20のデジタルサンプル量がこれら
の値と比較される。

第２図ではアナログ読み取り信号20は、A/Dコンバータ
出力値の中間レンジ32を基本ラインとして示されてお
り、信号20のゼロ値は第２図の32を示す水平線上に位置
する。その結果、A/Dコンバータ19の出力となる様々な
デジタル信号値は、アナログ読み取り信号20を決定する
オフセット２進ナンバーリングシステムを提供する。

数多くの異なった手段が、本発明の精神および有効範囲
内で、アナログ読み取り信号20の各サンプルに対する誤
差値決定に関して使用されうることは当業者にとって自
明であろう。

本発明の実施例では、６ビット出力のA/Dコンバータ19
が誤り関数回路31に入力される回路31はクロック21の各
パルスに同期して、アナログ信号20の誤差値を（１）基
準ラインの期待値32、あるいは（２）負の期待値16、あ
るいは（３）正の期待値32との間で決定する。

上述された第１番目の誤差値はクロックパルス１で発生
する。この時点では、６ビットA/Dコ・ンバータの出力
値011110（10進数の30））は２値の０と正確にデコード
される。しかし、期待値は100000（10進数の32）であ
る。従って、誤り関数回路31はその出力線32に誤差値00
10（10進数の＋２）を生成する。

上述された誤差値はクロックパルスの６で再度発生す
る。このクロックパルスでは、６ビットA/Dコンバータ
の出力値001101（10進数の13）は正確に２値の０にデコ
ードされる。しかし、この場合の期待値は010000（10進
数の16）である。その結果誤り関数回路31は誤差値0101
（10進数の−３）を出力線32に生成する。

誤り関数回路31の機能は後に示した表Ａ−Ｄに詳細に示
される。要約すると、誤り関数回路31はA/Dコンバータ1
9の出力24に現れる64種の異なる６ビット入力値を、第
１図の16×16ビットRAM内の16個のアドレス指定可能な
記憶位置にマップ化する。別の言い方をすると、誤り関
数回路31は、線30上の６ビット入力を４ビット出力に変
換して、線32に出力する。

この様にして、誤り量が分類され、ディスク装置のテス
ト期間中に各アドレスが指定される度に、各誤り量に対
応した計数値がRAM33の各記憶位置において累算され
る。RAM33に関しては、アドレス指定可能な位置の計数
値が、そのアドレスが指定される度に１カウント加算さ
れるように構成されている。第３図は後述されるように
16のレジスタまたはカウンタを含むRAM33の実施例であ
る。

本発明の第１図の実施例では、誤り関数回路31は、第２
図で縦軸に示されたサンプル期待値48、32、16の各々に
ついて16種のサンプル誤りスロットを一括する効果を有
している。各これらのスロットがRAM33の16カ所の記憶
位置に対応している。これにより記憶位置により象徴さ
れるように、各期待値の両側に効果的に誤り領域が確保
される。記憶位置０へのアドレス指定はサンプル量の誤
差値が０であることを表している。上述されたマップ化
関数は受け取ったサンプル値と期待値の差を表わし、表
わされた誤差量を対応する記憶位置に１事象として記録
する。例えば、誤差値＋３は＋３の記憶位置に記録され
る。

第４図は本発明に従ってディスク装置がテストされた後
に、RAM33の16カ所のアドレス位置に記憶された様々な
計数値により得られるヒストグラムの形態を示してい
る。横軸は16カ所のアドレスを示し、左端の−８から始
まり記憶位置０を通過して右端の記憶位置＋７に至る。
縦軸はテストの結果得られる各記憶位置の相対的な計数
値の大きさを示している。

後に行う表Ａ−Ｄの検討から明らかなように、記憶位置
−８は誤り関数回路31の４ビット出力が0000の場合にア
ドレスされ、記憶位置０は誤り関数回路31の４ビット出
力が1000の場合にアドレスされ、記憶位置＋７は誤り関
数回路31の４ビット出力が1111の場合にアドレスされ
る。

本例によって、ディスク装置のテスト後、RAM33の16カ
所の記憶位置の内容を読み出すことにより、第４図に示
すヒストグラムが生成される。制御部36、誤りアドレス
レジスタ34及び誤りデータレジスタ35が本目的のために
備えられている。制御部36は陰極線管（CRT）やプリン
タ37などの表示装置の駆動に利用される。更に、制御部
36は合格・不合格結果をパス・フェイル標識や出力手段
38を通じて知らせる。

第３図は第１図の16×16ビットRAM33の実施例を示して
おり、16個のアドレス可能な記憶位置がアドレスラッチ
49、16×１マルチプレクサ50、16個の独立レジスタより
成るバンク51により形成されている。各レジスタはＮビ
ット長を有している（第１図ではＮ＝16）。

ラッチ49の人力は第１図に示すように、誤り関数回路31
からの４ビット２進出力ワード32で構成されている。こ
の入力32は第２図に示した誤差値列を含む。４ビットワ
ード値は入力部32では、1111から0000の範囲の16個の２
進値を取ることができ、またそれに対応して定義された
＋７から−８までの範囲の16スロット10進数が当てられ
る。以上は後に表A/Dについて説明される。

上記２進ワード範囲と10進スロット範囲の関係は、第３
図に16個のレジスタ51の各々と対応する４ビットアドレ
スにより示されており、16個の個々のレジスタは＋７、
＋６……−７、−８といったように識別されている。こ
の取り決めは続く表Ａ−Ｄにも適用される。

ディスク装置のテストが進むにつれて、上述の範囲内の
４ビット２進数がクロック21の各パルスの発生時にラッ
チ49に入力される。この２進数は次のパルスが発生する
まで、ラッチ49に保持される。

ラッチ49はこの４ビット２進数をマルチプレクサ50に与
える。マルチプレクサ50は次に16個のレジスタ50の一つ
をアドレスし、クロックパルス21は指定されたレジスタ
の内容を１カウント加算する。

仮に＋１レジスタが計数値Ｍを有し、次にラッチ49に入
力される４ビット誤差ワードが1001とする（例えば、第
２図のクロックパルス３における誤差列の値＋１がこれ
に対応する）。この事象は＋１レジスタの内容を加算
し、Ｍ＋１にする。このようにして、表わされた誤差値
が大きさ分類され、その発生回数が計数される。

ディスク装置のテスト終了後、第１図で示される制御部
36のようなマイクロプロセッサは、個々のレジスタ51を
アドレスし、第１図中37や38で示した出力を生成するた
めに利用される。

誤り関数回路31の機能は次に示す表で示される。要約す
れば、誤り関数回路31はA/Dコンバータ19の出力として
得られる64種の６ビット入力値から、第１図に示すRAM3
3内の16個のアドレス指定可能な記憶位置、あるいは第
３図の16個のアドレス指定可能なレジスタをマップ化す
る。このようにして、ディスクのテスト期間中、記憶位
置またはレジスタがアドレスされる回数に従って、計数
値が各記憶位置あるいはレジスタにおいて累算される。

誤り関数回路31は第２図中縦軸で示された10進サンプル
期待値48、32、16のそれぞれに対し、16個のサンプル計
数値あるいはスロット領域を一括する効果を有してい
る。こうしたスロットの各々は16個の誤り記憶位置また
はレジスタの一つに対応している。これは記憶位置また
はレジスタにより表現される誤りバーあるいは領域を期
待値の両側に効果的に設定し、例え設定位置あるいはレ
ジスタ０へのアドレス指定は、サンプルの誤り量が０で
あることを示している。このようにして、上述したマッ
ピング関数は、受け取ったサンプル値と該サンプルの期
待値との誤差を表わし、その誤差位置は対応する記憶位
置またはレジスタに１回分の事象として記録される。す
なわち、表わされた誤差値の＋３は第３図の＋３レジス
タに記録されることになる。

次に示す表に関し、 （１） 表ＡはA/Dコンバータ19の６ビット出力値が２
進数の111111から110000の範囲における、誤り関数回路
31の作用を示すものである。すなわち、第２図のアナロ
グ読み取り信号が縦軸で示される10進値の64から48に含
まれる場合を示す。

（２） 表ＢはA/Dコンバータ19の６ビット出力値が２
進数の101111から100000の範囲における誤り関数回路31
の作用を示すものである。すなわち、第２図のアナログ
読み取り信号が縦軸で示される10進値の47から32に含ま
れる場合を示す。

（３） 表ＣはA/Dコンバータ19の６ビット出力値が２
進数の011111から0100000の範囲における誤り関数回路3
1の作用を示すものである。すなわち、第２図のアナロ
グ読み取り信号が縦軸で示される10進値の31から16に含
まれる場合を示す。

（４） 表ＤはA/Dコンバータ19の６ビット出力値が２
進数の001111から0000000の範囲における誤り関数回路3
1の作用を示すものである。すなわち、第２図のアナロ
グ読み取り信号が縦軸で示される10進値の15から０に含
まれる場合を示す。

これらの４つの表において、カッコでくくられた値はそ
この２進数に対応する10進数を示す。表中インクリメン
ト・レジストと記された列は、第３図のレジスタを言及
する（第３図の−８から＋７と記された16個のンジス
タ）。その内容は、誤り関数回路31が特定レジスタの４
ビットアドレスを生成する度に１カウントアップされ
る。例えば、A/Dコンバータ19の出力がクロック21のパ
ルス発生の際に、13つの期待値の内の一つを生成すると
（すなわち、第２図の10進数48、32、16の内の一つ）、
誤り関数回路31は４ビットアドレス1000を生成し、その
結果レジスタ０がアドレスされ、１カウントアップされ
る。ディスク装置のテスト後は、通常レジスタ０および
−１に含まれる内容は、全てのレジスタの中でも最も大
きく、第４図のヒストグラム例で示されるようにほぼ同
等の値を示す。

インクリメント・レジスタと記された欄は、第１図のRA
M33の記憶位置にも言及する（16個の記憶位置から与え
られる）。その内容は、誤り関数回路81が特定のRAM記
憶位置の４ビットアドレスを生成する度に１カウントア
ップされる。

これらの表では、クロックパルス１−15に対応する第２
図に示される模範的なA/D出力値がカッコで示されてい
る。これにより、これらの模範的なA/D出力値が特定記
憶位置あるいはレジスタを１カウントアップする様子が
良く理解される。例えば、表Ｃにおいて10進のA/D出力
値30は第３図の−２レジスタを１インクリメントする。

第４図は、本発明によるディスク装置のテスト後に、第
１図のRAM33の16個の記憶位置、あるいは第３図の16個
のレジスタ内の様々な係数値によって作成された代表的
なヒストグラムを表す。この図の横軸は第３図の16個の
レジスタを表し、左端の−８レジスタから始まり、０レ
ジスタを通過して右端の＋７レジスタに至る。一方、縦
軸はテスト終了後に各レジスタ内に記憶される相対的係
数値を表している。

本例では、第４図のヒストグラムはディスク装置のテス
ト後に、RAM33の16個の記憶装置の内容、すなわち第３
図の16個のレジスタの内容を読み出すことにより生成さ
れ、この得られたデータを第１図中の陰極線管（CRT）
やプリンタ37を駆動するために利用する。

第４図のヒストグラムは、レジスタ０と−１の記憶内容
である計数値に対して極めて左右対象である。これは典
型的なケースであるが、必ずしもその必要はない。ま
た、この模範的な例では、端にある４つのレジスタすな
わち−８、−７、＋６、＋７の計数値が０であるが、こ
の状況は、テストされるディスク装置が読み取りエラー
発生以前に、極めて高いデータ転送率を保持することを
示唆している。

専門家は容易に、本発明がディスク装置のテストに利用
される数々の方法を察することができよう。一例とし
て、述べられた形態のディスク装置に関する製造仕様書
に、最小ヒストグラム範囲90と91を規定して、ディスク
装置の製造品質テストの合格判定としてもよい。本発明
によるヒストグラム利用の別の試みとして、一般的にベ
ルの形をした曲線を92、93の部分まで引き延ばし、読み
取りエラーが発生開始するデータ転送率を予測する。例
えば、破線100で示されたヒストグラムは、ヒストグラ
ムの両端部で示される平らなスロープのために不合格デ
ィスク装置と判定されるであろう。

本発明の更に利用方法として、本発明によるテスト手段
が、製造される各ディスク装置内に搭載される場合が考
えられる。この場合には、本発明の作用がディスク装置
の寿命期間中、定期的なメンテナンス手順として実行さ
れることになる。

F.発明の効果 本発明により、テスト時間を短縮できる効果的な誤り率
決定方法が提供される。

【図面の簡単な説明】

第１図は、読み取りチャネルに振幅信号検出手段を有す
る典型的なディスク装置の書き込み・読み取りチャネル
回路手段を表す図であり、読み取りチャネルのアナログ
読み取り信号がデジタル化され、次に本発明に従って誤
り率検出回路手段に接続される様子を示す図である。 第２図は、第１図による読み取りチャネル回路手段によ
り生成された典型的アナログ読み取り信号を示し、該ア
ナログ信号から複数のクロック間隔あるいは時間に同期
して、第１図に示すアナログ・デジタル変換器によりデ
ジタルサンプルが生成され、該デジタルサンプルを同デ
ジタルサンプル期待値と比較することにより各クロック
パルスに対応した誤差値を生成する様子を示す図であ
る。 第３図は、第１図で示された16×16ビットRAMの具体例
を示し、第２図の誤差値がRAMの記憶装置をアドレス指
定する様子を示し、その際RAMの記憶位置内容を各アド
レス指定ごとに１カウントアップする様子を示す図であ
る。 第４図は、読み取りチャネルに振幅信号検出手段を有す
るディスク装置のテスト結果によって得られる、第３図
のレジスタ内の計数値により生成される代表的なヒスト
グラムを示す図である。 12……部分応答最尤エンコード部、21……最尤検出器、
31……誤り関数網、34……誤りアドレス・レジスタ、35
……誤りデータ・レジスタ、36……制御部、38……合格
・不合格出力手段。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−208613（ＪＰ，Ａ) 特開 昭60−115073（ＪＰ，Ａ) 特開 昭63−108570（ＪＰ，Ａ)

Claims (20)

【特許請求の範囲】
1. 【請求項１】データが書き込まれる磁気記録ディスク
   と、前記ディスクから前記データを読み出すときの前記
   データを検出し、且つデータ・クロック手段を含む振幅
   検出回路手段とを有する回転式磁気記憶装置のデータ誤
   り率を決定する方法であって、 （Ａ） 前記ディスクから前記データを読み出して前記
   データを表すアナログ信号を生成するステップと、 （Ｂ） 前記データ・クロックの複数の時間間隔におい
   て、前記アナログ信号をサンプリングすることにより、
   複数の個別の振幅サンプルを生成するステップと、 （Ｃ） 前記複数の個別の振幅サンプルの各々を当該デ
   ータ・クロック時間間隔においてデコードされる書込デ
   ータについて期待される振幅と比較し、それぞれの誤差
   値を生成するステップと、 （Ｄ） 前記複数の誤差値を分類し、該各誤差値に対応
   した発生回数値を記憶するステップと、 （Ｅ） 前記記憶された誤差値の発生回数値を前記回転
   式磁気記憶装置のデータ誤り率を表わす値へ変換するス
   テップと、 からなることを特徴とするデータ誤り率決定方法。
2. 【請求項２】前記ステップＢは前記複数の個別のアナロ
   グ振幅サンプルを複数の個別のデジタル振幅サンプルに
   変換し、 前記ステップＣは前記複数のデジタル振幅サンプルの各
   々を基準デジタル振幅と比較し、複数のデジタル誤差値
   を生成することを特徴とする請求項１のデータ誤り率決
   定方法。
3. 【請求項３】前記回転式磁気記憶装置は、部分応答コー
   ド化技術に基づき前記データをエンコードして前記ディ
   スクに書き込み、前記振幅検出回路手段は、アナログ部
   分応答読み取り信号のデータ内容を検出する作用をする
   ことを特徴とする請求項２のデータ誤り率決定方法。
4. 【請求項４】前記２値データが部分応答コード化技術に
   よりエコードされた後、前記磁気記録ディスク上に記録
   され、 前記ステップＡは、前記コード化された２値データ・パ
   ターンを前記ディスクから呼び出し、前記コード化され
   た２値データ・パターンを表現する連続的なアナログ信
   号を生成し、 前記ステップＣは、ステップＡで生成された前記コード
   化されたデータ・パターンの部分応答デコード処理に先
   だって行われることを特徴とする請求項１のデータ誤り
   率決定方法。
5. 【請求項５】前記ステップＢは前記複数のアナログサン
   プルをデジタルサンプルに変換するステップを有し、 前記ステップＣは前記複数のデジタルサンプルの各々を
   基準デジタル振幅と比較し、複数のデジタル誤差値を生
   成することを特徴とする請求項４のデータ誤り率決定方
   法。
6. 【請求項６】磁気記録ディスクを有する回転式磁気記憶
   装置において、 クロック手段と、 振幅にエンコード化されたデータを前記ディスク上に書
   き込むための書き込みチャネル手段と、 前記書き込まれたデータを前記ディスクより読み出して
   アナログ読み取り信号を生成する読み取りチャネル手段
   と、 出力、および前記アナログ読み取り信号を入力とするア
   ナログ・デジタル変換手段と、 前記アナログ・デジタル変換手段を制御し、前記アナロ
   グ・デジタル変換手段の出力に前記クロック手段のあら
   かじめ定められた時間間隔でデジタル振幅サンプルを発
   生するクロック手段と、 前記アナログ・デジタル変換手段の出力に接続された振
   幅応答データ・デコード手段と、 前記アナログ・デジタル変換手段の出力に接続された読
   み取り誤り率演算手段であり、前記クロック手段により
   あらかじめ定められた時間間隔で前記デジタル振幅サン
   プルとデジタル振幅期待値を比較し、前記各デジタル振
   幅サンプルに対するデジタル振幅誤差を生成する前記誤
   り率演算手段と、 前記デジタル振幅誤差を該誤差量に基づき分類する記憶
   手段と、 前記記憶手段をアドレス指定するアドレス指定手段と、 前記記憶手段から取り出した前記分類されたデジタル誤
   差量の発生頻度ヒストグラムを表示する表示出力手段
   と、 を有することを特徴とする回転式磁気記憶装置。
7. 【請求項７】前記記憶手段は前記デジタル誤差量をその
   値に従って分類して各デジタル誤差量の発生回数を記憶
   し、前記記憶手段に対するアドレス指定手段は、各誤差
   量に対応した計数値を前記回転式磁気記憶装置の読み取
   り誤り率を表す値へ変換することを特徴とする請求項６
   の回転式磁気記憶装置。
8. 【請求項８】前記記憶手段はアドレス指定可能な複数の
   記憶位置を有する計数手段からなり、前記計数手段の各
   記憶位置アドレスは各デジタル誤差量に対応し、前記ア
   ドレス指定可能な記憶位置の内容は、アドレス指定され
   る度に毎回１カウントアップされることを特徴とする請
   求項７の回転式磁気記憶装置。
9. 【請求項９】前記書き込みチャネル手段は部分応答コー
   ド化技術に基づいてエンコードされたデータを前記ディ
   スクに書き込み、前記読み取りチャネル手段はアナログ
   部分応答読み取り信号のデータ内容を振幅サンプル検出
   することを特徴とする請求項８の回転式磁気記憶装置。
10. 【請求項１０】部分応答コード化技術に基づいて２値化
    データを磁気記憶媒体上に書き込む磁気ディスク記憶装
    置であって、前記２値化データを前記媒体から読み出す
    際に、アナログ読み取り信号とデータ・クロックが生成
    され、クロック時刻における前記アナログ信号の振幅
    が、該振幅のピーク位置に無関係に前記クロックパルス
    に同期して、前記書き込まれた２値化データに振幅デコ
    ードされ、前記振幅デコードは前記クロック時刻におけ
    る前記アナログ信号のデコードのため複数のしきい値レ
    ベルを有する、回転式磁気記憶装置のデータ誤り率決定
    方法において、 （Ａ） 前記媒体から前記データを読み出し、０を基準
    値として前記しきい値を越える信号のピーク値を有する
    アナログ読み取り信号を発生するステップと、 （Ｂ） 前記クロック時刻において前記アナログ信号の
    振幅をサンプリングし、複数の振幅サンプルを生成する
    ステップと、 （Ｃ） 前記複数の振幅サンプルの各々を、前記クロッ
    ク時刻においてデコードされる前記書き込み２値化デー
    タに対する振幅期待値と比較し、誤差値０を含む複数の
    誤差値を生成するステップと、 （Ｄ） 前記誤差値を値によって分類し、各誤差値の発
    生回数を計数して記憶するステップと、 （Ｅ） 前記分類された誤差値に対して記憶された計数
    値を、前記磁気記憶装置のデータ誤り率に変換するステ
    ップと、 を含む回転式磁気記憶装置のデータ誤り率決定方法。
11. 【請求項１１】前記ステップＢは前記複数のアナログ振
    幅サンプルをそれぞれデジタル振幅サンプルに変換する
    ステップを含み、また前記ステップＣは前記複数のデジ
    タル振幅サンプルをそれぞれデジタルサンプル期待値と
    比較して、複数のデジタル誤差値を生成するステップを
    含むことを特徴とする請求項10のデータ誤り率決定方
    法。
12. 【請求項１２】前記ステップＤは前記分類された誤差値
    の計数値のヒストグラムを生成することを特徴とする請
    求項11のデータ誤り率決定方法。
13. 【請求項１３】前記ディスク装置は部分応答IVコード化
    技術に基づきエンコードされた前記２値化データを前記
    媒体に書き込み、前記しきい値レベルの数は３であり、
    振幅期待値はデコード結果が２値の０と対応する＋Ａと
    −Ａとの間の振幅、およびデコード結果が２値の１に対
    応する＋Ａより大または−Ａより小なる振幅との関係で
    決定されることを特徴とする請求項11のデータ誤り率決
    定方法。
14. 【請求項１４】前記ステップＣは前記ステップＡで生成
    された前記アナログ読み取り信号の部分応答IVデコード
    処理に先だって行われることを特徴とする請求項13のデ
    ータ誤り率決定方法。
15. 【請求項１５】前記ステップＤは前記分類された誤差値
    のヒストグラムを生成し、該ヒストグラムは一般的にガ
    ウス分布を示し、ステップＡで読み取り誤りが発生しな
    い場合でも、記憶装置の読み取り誤り率を予測すること
    を可能とすることを特徴とする請求項14のデータ誤り率
    決定方法。
16. 【請求項１６】前記ステップＣは前記ステップＡで生成
    された前記アナログ読み取り信号の部分応答デコード処
    理に先だって行われることを特徴とする請求項10のデー
    タ誤り率決定方法。
17. 【請求項１７】前記ステップＢは前記複数のアナログサ
    ンプルを相当するデジタルサンプルに変換するステップ
    を含み、 前記ステップＣは複数の該デジタルサンプルをデジタル
    振幅期待値と比較して複数のデジタル誤差値を生成する
    ことを特徴とする請求項16のデータ誤り率決定方法。
18. 【請求項１８】前記ステップＥは前記分類された誤差値
    のヒストグラムを生成し、該ヒストグラムは記憶装置の
    読み取り誤り率の予測を可能なものとする形状を示すこ
    とを特徴とする請求項17のデータ誤り率決定方法。
19. 【請求項１９】ステップＤは、複数の個々にアドレス指
    定可能な記憶位置を用意し、該記憶位置の内容をそれぞ
    れアドレス発生が起こる度に１カウントアップし、誤差
    値が分類される際に、全ての同一の誤差値に対しては同
    一の記憶アドレスを生成し、該記憶アドレスを前記記憶
    位置のアドレス指定に利用し、前記誤差分類された同一
    の誤差値の発生回数を計数し記憶するものであることを
    特徴とする請求項10のデータ誤り率決定方法。
20. 【請求項２０】前記ステップＤは前記誤差分類値のヒス
    トグラム表示を生成し、該ヒストグラムは記憶装置の読
    み取り誤り率決定を可能とする形状を示すものであるこ
    とを特徴とする請求項19のデータ誤り率決定方法。