JPH0785511B2 - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH0785511B2 JPH0785511B2 JP61039904A JP3990486A JPH0785511B2 JP H0785511 B2 JPH0785511 B2 JP H0785511B2 JP 61039904 A JP61039904 A JP 61039904A JP 3990486 A JP3990486 A JP 3990486A JP H0785511 B2 JPH0785511 B2 JP H0785511B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- resistor
- printed
- circuit board
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器の回路構成に用いられるプリント回
路基板、とりわけ、閉回路内に抵抗体を有するプリント
回路配線に関するものである。
路基板、とりわけ、閉回路内に抵抗体を有するプリント
回路配線に関するものである。
従来の技術 閉回路内に抵抗体を有するプリント回路配線は、従来、
第２図に断面図で示すように、合成樹脂基板１の両面に
配線用導体層２を設け、これに複数の抵抗体3,3′,3″
を，たとえば、炭素粉・樹脂混合物の塗布、焼付けによ
る印刷抵抗体の形成技法で，形成配置し、さらに、半導
体装置チップ４を金属細線５で配線用導体層２に結線し
て、回路構成を行ったものが一般的である。ここで、基
板１はセラミック基板が用いられることもあり、その場
合、印刷抵抗体は、貴金属粉・ガラス混合物系の焼成層
を用いることがある。
第２図に断面図で示すように、合成樹脂基板１の両面に
配線用導体層２を設け、これに複数の抵抗体3,3′,3″
を，たとえば、炭素粉・樹脂混合物の塗布、焼付けによ
る印刷抵抗体の形成技法で，形成配置し、さらに、半導
体装置チップ４を金属細線５で配線用導体層２に結線し
て、回路構成を行ったものが一般的である。ここで、基
板１はセラミック基板が用いられることもあり、その場
合、印刷抵抗体は、貴金属粉・ガラス混合物系の焼成層
を用いることがある。
発明が解決しようとする問題点 ところで、上述の従来例プリント回路配線によると、半
導体装置チップ４を金属細線５で結線して、閉回路を構
成した状態では、個々の抵抗体の抵抗値を測定すること
ができず、そのような測定の場合には、別に回路配線の
一部を切断して、所定の抵抗値測定を実施したのち、こ
の切断部を再結線するという手数のかかる作業が必要で
ある。
導体装置チップ４を金属細線５で結線して、閉回路を構
成した状態では、個々の抵抗体の抵抗値を測定すること
ができず、そのような測定の場合には、別に回路配線の
一部を切断して、所定の抵抗値測定を実施したのち、こ
の切断部を再結線するという手数のかかる作業が必要で
ある。
問題点を解決するための手段 本発明は、上述の従来例の問題点を解消するとともに、
プリント回路配線構体の高性能化を実現するものであ
り、その構成は、プリント回路配線と印刷抵抗体とチッ
プ抵抗体とをプリント回路配線構体として有した絶縁性
基板よりなるプリント回路基板であって、前記絶縁性基
板は、アルミナ磁器板よりなり、前記印刷抵抗体は、貴
金属粉・ガラス混合物系の抵抗層よりなり、前記チップ
抵抗体は、表面に貴金属粉・ガラス混合物系の抵抗層が
付着したアルミナ磁器体よりなるプリント回路基板であ
る。
プリント回路配線構体の高性能化を実現するものであ
り、その構成は、プリント回路配線と印刷抵抗体とチッ
プ抵抗体とをプリント回路配線構体として有した絶縁性
基板よりなるプリント回路基板であって、前記絶縁性基
板は、アルミナ磁器板よりなり、前記印刷抵抗体は、貴
金属粉・ガラス混合物系の抵抗層よりなり、前記チップ
抵抗体は、表面に貴金属粉・ガラス混合物系の抵抗層が
付着したアルミナ磁器体よりなるプリント回路基板であ
る。
作用 本発明によると、閉回路内でのチップ抵抗体は、プリン
ト回路配線の導体層に対して、脱着容易であり、したが
って、チップ抵抗体を脱離させた状態で、容易に印刷抵
抗体の抵抗値を測定することができる。また各プリント
回路配線構体の材質において、絶縁性基板はアルミナ磁
器板より構成し、かつ印刷抵抗体は貴金属粉・ガラス混
合物系の抵抗層より構成し、チップ抵抗体は表面に貴金
属粉・ガラス混合物系の抵抗層が付着たアルミナ磁器体
より構成しているので、プリント回路配線構体の格段の
高性能化が達成できる。
ト回路配線の導体層に対して、脱着容易であり、したが
って、チップ抵抗体を脱離させた状態で、容易に印刷抵
抗体の抵抗値を測定することができる。また各プリント
回路配線構体の材質において、絶縁性基板はアルミナ磁
器板より構成し、かつ印刷抵抗体は貴金属粉・ガラス混
合物系の抵抗層より構成し、チップ抵抗体は表面に貴金
属粉・ガラス混合物系の抵抗層が付着たアルミナ磁器体
より構成しているので、プリント回路配線構体の格段の
高性能化が達成できる。
実 施 例 本発明を、第１図の実施例断面図により、詳しくのべ
る。
る。
基板１は、厚さ1.0mmの紙基材フェノール樹脂積層板を
用い、この上に、厚さ約35μｍの銅箔導体層２を配設し
てプリント回路配線として用いる。印刷抵抗体３は、市
販の炭素粉・樹脂混合物の抵抗体形成用ペイントを用
い、たとえば、250メッシュのテトロンスクリーンマス
クで、幅2.0mm,長さ4.0mmの印刷抵抗体層を形成し、所
定の温度で焼付け処理を行って形成する。抵抗値は、予
め、抵抗体形成用ペイントの仕様から選定され、たとえ
ば、その仕様が1KΩ／口,10KΩ／口であれば、これらの
材料により、印刷抵抗体３の仕上り寸法が予め設定さ
れ、これに基いて決定される。そして、複数の印刷抵抗
体3,3′は、それぞれ、回路機能に応じて、自在に選定
され、また、必要に応じて、抵抗値調整工程で精密な抵
抗値に決定される。つぎに、ハイブリット回路構成のた
め、半導体装置チップ４を導体層２の所定位置に組み込
み、その電極部とプリント回路配線との結線には，たと
えば、金細線５を用いて、通常のワイヤボンディング技
術で行うことができる。チップ抵抗体６は、プリント回
路基板の最終仕上げ工程で、はんだ付けにより、同回路
内に組み込まれる。したがって、チップ抵抗を付着しな
い段階であれば、個々の抵抗体の電気特性が任意に測定
可能であり、また、必要に応じて、トリミング工程によ
って、高精度に抵抗値を調整して仕上げることも可能で
ある。
用い、この上に、厚さ約35μｍの銅箔導体層２を配設し
てプリント回路配線として用いる。印刷抵抗体３は、市
販の炭素粉・樹脂混合物の抵抗体形成用ペイントを用
い、たとえば、250メッシュのテトロンスクリーンマス
クで、幅2.0mm,長さ4.0mmの印刷抵抗体層を形成し、所
定の温度で焼付け処理を行って形成する。抵抗値は、予
め、抵抗体形成用ペイントの仕様から選定され、たとえ
ば、その仕様が1KΩ／口,10KΩ／口であれば、これらの
材料により、印刷抵抗体３の仕上り寸法が予め設定さ
れ、これに基いて決定される。そして、複数の印刷抵抗
体3,3′は、それぞれ、回路機能に応じて、自在に選定
され、また、必要に応じて、抵抗値調整工程で精密な抵
抗値に決定される。つぎに、ハイブリット回路構成のた
め、半導体装置チップ４を導体層２の所定位置に組み込
み、その電極部とプリント回路配線との結線には，たと
えば、金細線５を用いて、通常のワイヤボンディング技
術で行うことができる。チップ抵抗体６は、プリント回
路基板の最終仕上げ工程で、はんだ付けにより、同回路
内に組み込まれる。したがって、チップ抵抗を付着しな
い段階であれば、個々の抵抗体の電気特性が任意に測定
可能であり、また、必要に応じて、トリミング工程によ
って、高精度に抵抗値を調整して仕上げることも可能で
ある。
さらに、チップ抵抗体６には、たとえば、アルミナ磁器
体に貴金属粉・ガラス混合物系の抵抗層を付着させたも
のを用いれば、高精度抵抗値を得ることも容易であり、
プリント回路配線構体の高性能化に有用である。
体に貴金属粉・ガラス混合物系の抵抗層を付着させたも
のを用いれば、高精度抵抗値を得ることも容易であり、
プリント回路配線構体の高性能化に有用である。
なお、基板１も、アルミナ磁器板を用いると、個々の印
刷抵抗体3,3′を貴金属粉・ガラス混合物系の抵抗層で
形成することができ、プリント回路配線構体の格段の高
性能化が達成できる。
刷抵抗体3,3′を貴金属粉・ガラス混合物系の抵抗層で
形成することができ、プリント回路配線構体の格段の高
性能化が達成できる。
発明の効果 本発明によれば、プリント回路配線による閉回路内の印
刷抵抗体を、チップ抵抗体の脱離状態で、自在に抵抗値
測定ならびに調整することができ、また各プリント回路
配線構体の材質において、絶縁性基板はアルミナ磁器板
より構成し、かつ印刷抵抗体は貴金属粉・ガラス混合物
系の抵抗層より構成し、チップ抵抗体は表面に基金属粉
・ガラス混合物系の抵抗層が付着したアルミナ磁器体よ
り構成しているので、回路構体の高性能化が実現でき
る。また、チップ抵抗体の着脱も、はんだ付け処理温度
で可能であり、作業性を損う要因をもたず、本発明のプ
リント回路基板は製造性に富むものである。
刷抵抗体を、チップ抵抗体の脱離状態で、自在に抵抗値
測定ならびに調整することができ、また各プリント回路
配線構体の材質において、絶縁性基板はアルミナ磁器板
より構成し、かつ印刷抵抗体は貴金属粉・ガラス混合物
系の抵抗層より構成し、チップ抵抗体は表面に基金属粉
・ガラス混合物系の抵抗層が付着したアルミナ磁器体よ
り構成しているので、回路構体の高性能化が実現でき
る。また、チップ抵抗体の着脱も、はんだ付け処理温度
で可能であり、作業性を損う要因をもたず、本発明のプ
リント回路基板は製造性に富むものである。
第１図は本発明実施例プリント回路基板の断面図、第２
図は従来例プリント回路基板の断面図である。 １……基板、２……導体層、3,3′……印刷抵抗体、４
……半導体チップ、５……金層細線、６……チップ抵抗
体。
図は従来例プリント回路基板の断面図である。 １……基板、２……導体層、3,3′……印刷抵抗体、４
……半導体チップ、５……金層細線、６……チップ抵抗
体。
Claims (1)
- 【請求項１】プリント回路配線と印刷抵抗体とチップ抵
抗体とをプリント回路配線構体として有した絶縁性基板
よりなるプリント回路基板であって、前記絶縁性基板
は、アルミナ磁器板よりなり、前記印刷抵抗体は、貴金
属粉・ガラス混合物系の抵抗層よりなり、前記チップ抵
抗体は、表面に貴金属粉・ガラス混合物系の抵抗層が付
着したアルミナ磁器体よりなることを特徴とするプリン
ト回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039904A JPH0785511B2 (ja) | 1986-02-25 | 1986-02-25 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039904A JPH0785511B2 (ja) | 1986-02-25 | 1986-02-25 | プリント回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198189A JPS62198189A (ja) | 1987-09-01 |
| JPH0785511B2 true JPH0785511B2 (ja) | 1995-09-13 |
Family
ID=12565945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039904A Expired - Lifetime JPH0785511B2 (ja) | 1986-02-25 | 1986-02-25 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785511B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178361A (en) * | 1981-04-27 | 1982-11-02 | Stanley Electric Co Ltd | Connection of electrode in semiconductor device |
| JPS5858358U (ja) * | 1981-10-15 | 1983-04-20 | 株式会社リコー | 混成集積回路 |
-
1986
- 1986-02-25 JP JP61039904A patent/JPH0785511B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62198189A (ja) | 1987-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722318B2 (ja) | チップ抵抗器 | |
| KR100328255B1 (ko) | 칩 부품 및 그 제조방법 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JPH08306503A (ja) | チップ状電子部品 | |
| JP4384787B2 (ja) | チップ抵抗器 | |
| JPH08102403A (ja) | 抵抗器およびその製造方法 | |
| JPS62198189A (ja) | プリント回路基板 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| TWI801227B (zh) | 晶片零件 | |
| JP3255829B2 (ja) | 薄膜配線基板 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH0744342B2 (ja) | 抵抗内蔵セラミック基板及びその製造方法 | |
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3080491B2 (ja) | 配線パターン | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JPH0818240A (ja) | 厚膜回路基板 | |
| JPH08102402A (ja) | 抵抗器およびその製造方法 | |
| JP3419305B2 (ja) | 複合素子 | |
| JP2000068103A (ja) | チップ型電子部品 | |
| JP2002124401A (ja) | 抵抗器及びその製造方法 | |
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JPH07211504A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JP2008135533A (ja) | チップ抵抗部品 |