JPH0785592A

JPH0785592A - 光ディスク再生装置

Info

Publication number: JPH0785592A
Application number: JP5231966A
Authority: JP
Inventors: Naoto Takeda; 直人武田; Mitsumasa Kubo; 充正久保
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 1993-09-17
Filing date: 1993-09-17
Publication date: 1995-03-31
Anticipated expiration: 2014-08-30
Also published as: US5623468A; JP2943578B2

Abstract

(57)【要約】【目的】本発明はＺＣＡＶ方式の光ディスク再生装置
に関し、アドレスマークの誤検出の可能性を小さくし、
信頼性を高めることを目的とする。【構成】第２のマーク検出タイミング信号作成手段１
３は、第１のマーク検出時点から、領域判定手段１２に
より判定された領域に対応する所定時間遅延した時点
で、第２のマーク検出タイミング信号を生成する。第２
のマーク検出ゲート作成手段１４は、第２のマーク検出
タイミング信号に同期した第２のマーク検出ゲート信号
を生成する。タイミング較正信号生成手段１５は、第２
のマーク検出ゲート信号のゲート時間内に、同期データ
から第２のマークを検出して、タイミング較正信号を生
成する。データ復調タイミング信号作成手段１６は、タ
イミング較正信号を基準として、データ復調タイミング
信号を生成する。データ復調手段１７は、データ復調タ
イミング信号を用いて、読み出しデータを復調する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光ディスク再生装置に係
り、特に、ＺＣＡＶ方式で記録されている光ディスクの
再生装置に関する。

【０００２】

【従来の技術】図９は、光磁気ディスク装置の再生部分
の構成図を示す。インタフェース回路３６は、例えば、
一般的なＳＣＳＩインタフェースであり、装置外部から
入来する様々な指令に対して所定の処理命令を装置内の
各部に送出する。ここでは、データの読み出しに関して
説明する。

【０００３】インタフェース回路３６外部から、論理的
読み出し指令が入来すると、インタフェース回路３６
は、この読み出し指令に含まれている論理アドレスデー
タを、光磁気ディスク３１上の物理アドレスデータに変
換して、ディスク駆動系のサーボ回路３５に、目的アド
レスまでのシーク命令を送出する。

【０００４】サーボ回路３５は、スピンドルモータ３２
によりディスク３１を駆動するとともに、シーク命令に
従って、ピックアップモータ３４によりピックアップ３
３を目的アドレスまで移動させる。

【０００５】また、インタフェース回路３６は、読み出
し指令を、読み出し信号処理回路３７に供給する。読み
出し信号処理回路３７は、ピックアップ３３から供給さ
れる高周波の読み出し信号から再生した、物理アドレス
データと読み出しデータをインタフェース回路３６に供
給する。インタフェース回路３６は、目的アドレスと同
一のアドレスデータが読み出し信号処理回路３７から供
給されたとき、読み出しデータを受け取り、装置外部に
出力する。

【０００６】図１０は、光磁気ディスクのセクタフォー
マットの概略説明図を示し、図１１は、セクタ中の各部
の機能の説明図を示す。

【０００７】プリフォーマット領域の先頭には、非同期
データの状態で検出可能なセクタマークＳＭが位置して
いる。セクタマークＳＭの後には、後述するＰＬＬ回路
により生成される同期データ及び同期クロックにより検
出が可能となるアドレスマークＡＭ１〜ＡＭ３がある。
夫々のアドレスマークＡＭ１〜ＡＭ３に続いて、３つの
アドレス部ＩＤ１〜ＩＤ３がある。

【０００８】各アドレス部ＩＤ１〜ＩＤ３には、このセ
クタに付けられた同一アドレスデータ（トラック番号と
セクタ番号からなる）が記録されており、また、このセ
クタ中の何番目のアドレス部であるかを示す番号が記録
されている。また、プリフォーマット領域には、ＰＬＬ
回路のロック用のデータパターンである、ＶＦＯ１〜Ｖ
ＦＯ３が、記録されている。

【０００９】プリフォーマット領域の後には、フラグ
部、ユーザのデータが記録されるデータ部、及びバッフ
ァ部がある。

【００１０】光磁気ディスク装置では、プリフォーマッ
ト領域を認識して、アドレスデータの取得後、読み出し
データの再生を行っている。

【００１１】図１２は、従来のＣＡＶ（Ｃｏｎｓｔａｎ
ｔＡｎｇｕｌａｒＶｅｌｏｃｉｔｙ）方式の読み出
し信号処理回路の構成図を示す。光ピックアップ３３か
らの読み出し信号は、波形成形回路４１，４２に供給さ
れる。波形成形回路４１，４２は、アナログの読み出し
信号を、夫々の後続の回路が処理しやすいディジタル信
号に変換するものである。

【００１２】読み出しタイミング信号作成回路４６に
は、波形成形回路４１から非同期データが供給され、基
準クロック発生回路４３から再生の基準クロックが供給
される。

【００１３】読み出しタイミング信号作成回路４６は、
波形成形回路４１からの非同期データから、セクタマー
クを検出し、セクタマーク検出信号をアドレス復調回路
４７に供給する。また、アドレスマークを検出するため
のタイミングを示す、アドレスマーク検出タイミング信
号を生成し、アドレス復調回路４７に供給する。

【００１４】また、読み出しタイミング信号作成回路４
６は、データ復調タイミングを示す、各種の読み出しタ
イミング信号を生成して、データ復調回路４５に供給す
る。また、ＶＦＯ検出用のロックタイミングゲート信号
をＰＬＬ回路４４に供給する。

【００１５】ＰＬＬ回路４４は、再生周波数とほぼ等し
い周波数の基準クロック、ロックタイミングゲート信号
を供給されて、波形成形回路４２からの非同期データか
ら、同期データと同期クロックを生成する。この同期デ
ータと同期クロックは、アドレス復調回路４７、データ
復調回路４５に供給される。

【００１６】アドレス復調回路４７は、供給される同期
データから、アドレスデータを復調する。アドレスデー
タを正しく復調できた際には、読み出しタイミング信号
作成回路４６に、タイミング較正信号を供給する。この
タイミング較正信号は、読み出しタイミング信号作成回
路４６において、アドレスマーク検出用基準信号、及
び、読み出しタイミング信号のタイミングの較正に用い
られる。

【００１７】データ復調回路４５は、インタフェース回
路３６からの読み出し指令に従って、供給される同期デ
ータから、読み出しタイミング信号に基づいて読み出し
データを復調して出力する。

【００１８】図１３は、読み出しタイミング信号作成回
路４６、及びアドレス復調回路４７のより詳細な構成図
を示す。読み出しタイミング信号作成回路４６は、セク
タマーク検出回路５１、セクタ長カウンタ５２、プリセ
ット回路６０、ゲート幅設定回路６１からなる。

【００１９】また、アドレス復調回路４７は、アドレス
マーク検出ゲート作成回路５５、アドレスマーク検出回
路５６、アドレスデータ復調ゲート作成回路５７、アド
レスデータ復調回路５８、アドレスデータ判別回路５９
からなる。

【００２０】セクタマーク検出回路５１は、ディスクか
ら読み出された非同期データから、セクタの始まりを示
すセクタマークを検出して、セクタマークの終了時点で
セクタマーク検出信号を出力する。このセクタマークの
検出では、例えば、再生クロック周波数より十分高い周
波数のシステムクロックにより非同期データをサンプリ
ングして、セクタマークのパターンを検出する。

【００２１】セクタ長カウンタ５２は、セクタマークが
検出された時点から、基準クロックをカウントして１セ
クタ中の各部のデータ長を計測して、アドレスマーク検
出タイミングパルス、各種読み出しタイミングパルスを
出力する。なお、セクタ長カウンタ５２は、１セクタの
全データ長に対応する計数の終了後に、連続する次のセ
クタについてのセクタマークが検出されなくても、自動
的に次のセクタについての計数を、初期値０から開始す
るループ式カウンタである。

【００２２】プリセット回路６０は、セクタマーク検出
パルス、アドレス復調回路４７からのタイミング較正パ
ルスを供給されて、セクタマーク検出時、又はタイミン
グ較正パルスが供給された時点で、タイミング較正デー
タをセクタ長カウンタ５２にプリセットする。

【００２３】セクタ長カウンタ５２が出力するアドレス
マーク検出タイミングパルスは、同期データのタイミン
グに同期させる必要がある。ところで、セクタマーク検
出回路５１に供給される非同期データと、ＰＬＬ回路４
４で生成された同期データとの間には、経由する回路の
特性上、時間差がある。即ち、同期データは、非同期デ
ータに比べて、若干（数ビット程度）、時間が遅れてい
る。

【００２４】この時間差を補正するため、プリセット回
路６０は、セクタマーク検出信号を供給されたセクタマ
ーク検出時点では、非同期データと同期データの時間差
に相当するオフセット値を含めたタイミング較正用デー
タを、ロード信号ととともにセクタ長カウンタ５２に供
給する。これにより、セクタ長カウンタ５２には、非同
期データと同期データの時間差を補正するタイミング較
正用データがプリセットされて、セクタ長カウンタ５２
のタイミングは、同期データに同期する。

【００２５】また、プリセット回路６０は、セクタマー
クの検出に失敗した場合、タイミング較正パルスが供給
された時点で、各タイミング較正パルスに対応したタイ
ミング較正用データをロード信号とともにセクタ長カウ
ンタ５２に供給する。これにより、セクタマークの検出
に失敗した場合は、タイミング較正パルスにより、セク
タ長カウンタ５２のタイミングが較正される。

【００２６】ゲート幅設定回路６１は、セクタマーク検
出パルス、セクタ長カウンタ５２から供給されるカウン
ト値を基にして、ゲート幅設定信号を生成して、アドレ
スマーク検出ゲート作成回路５５に供給する。ゲート幅
設定信号は、必要最小限の第１の時間幅を指定するか、
或いは、時間幅の広い第２の時間幅を指定する信号であ
る。

【００２７】セクタマーク検出信号が供給されると、ゲ
ート幅設定回路６１は、必要最小限の第１の時間幅を指
定するゲート幅設定信号を生成する。また、カウント値
が基準値を越えると、時間幅の広い第２の時間幅を指定
するゲート幅設定信号を生成する。この基準値には、１
セクタ中のアドレスマーク検出ゲートの生成が終了した
後の時点での、セクタ長カウンタ５２の計数値を設定し
ておく。このため、次のセクタの読み出し開始前の時点
で、広い第２の時間幅が指定される。

【００２８】アドレスマーク検出ゲート作成回路５５
は、同期データにおけるアドレスマークの先頭位置を示
すアドレスマーク検出タイミングパルスを、セクタ長カ
ウンタ５２から供給されて、アドレスマーク検出ゲート
信号を生成して、アドレスマーク検出回路５６に供給す
る。なお、ゲート時間幅は、上記ゲート時間幅設定信号
に従った、第１の時間幅又は第２の時間幅に設定され
る。

【００２９】アドレスマーク検出回路５６は、アドレス
マーク検出ゲート信号のゲート時間内において、同期ク
ロックと同期データからアドレスマークを検出し、アド
レスマークの終了位置を示すアドレスマーク検出パルス
を出力する。

【００３０】アドレスデータ復調ゲート作成回路５７
は、アドレスマーク検出パルスを供給された時点を基準
とした、アドレスデータ復調ゲート信号を作成し、アド
レスデータ復調回路５８に供給する。アドレスデータ復
調回路５８は、２−７復調回路とＣＲＣチェック回路と
からなり、アドレスデータ復調ゲート信号のゲート時間
内において、アドレスデータを復調する。

【００３１】アドレスデータ判別回路５９は、アドレス
データ復調回路５８から供給されるアドレスデータが、
１セクタ中の何番目のアドレス部のデータであるかを判
別する。この判別結果に応じて、同期データのタイミン
グを示すタイミング較正パルス(1) 〜(3) のいずれかを
生成して、プリセット回路６０に供給する。

【００３２】即ち、アドレスデータ判別回路５９は、１
番目のアドレス部ＩＤ１のアドレスデータであるとき
は、ＶＦＯ２の先頭位置を示すタイミング較正パルス
(1) を生成し、２番目のアドレス部ＩＤ２のアドレスデ
ータであるときは、ＶＦＯ３の先頭位置を示すタイミン
グ較正パルス(2) を生成し、３番目のアドレス部ＩＤ３
のアドレスデータであるときは、フラグ部の先頭位置を
示すタイミング較正パルス(3) を生成する。

【００３３】プリセット回路６０は、前記のように、セ
クタマークの検出に失敗した場合のみ、アドレスデータ
判別回路５９から上記タイミング較正パルス(1) 〜(3)
を供給された時点で、セクタ長カウンタ５２に対応する
タイミング較正用データをプリセットして、セクタ長カ
ウンタ５２のタイミングを較正する。

【００３４】次に、アドレスマークＡＭ１の検出の場合
について説明する。前記のように、セクタ長カウンタ５
２は、セクタマーク検出時点で、非同期データと同期デ
ータの時間差を補正するタイミング較正用データをプリ
セットされる。このため、セクタマーク検出時点から、
非同期データと同期データの時間差に相当するオフセッ
ト分とＶＦＯ１の長さを計測して、同期データにおける
アドレスマークＡＭ１の先頭タイミングで、アドレスマ
ークＡＭ１用の検出タイミングパルスを出力する。

【００３５】アドレスマーク検出ゲート作成回路５５
は、同期データにおけるアドレスマークＡＭ１の先頭位
置を示す、アドレスマークＡＭ１用の検出タイミングパ
ルスをセクタ長カウンタ５２から供給されて、アドレス
マークＡＭ１用検出ゲート信号を生成して、アドレスマ
ーク検出回路５６に供給する。なお、この際、ゲート時
間幅設定回路６１から、第１の時間幅を指定するゲート
幅設定信号が供給されており、必要最小限の時間幅であ
る第１の時間幅のアドレスマークＡＭ１用検出ゲート信
号を生成する。

【００３６】アドレスマーク検出回路５６は、アドレス
マークＡＭ１用検出ゲート信号のゲート時間内におい
て、同期クロックと同期データからアドレスマークＡＭ
１を検出し、アドレスマークＡＭ１の終了位置を示すア
ドレスマークＡＭ１検出パルスを出力する。

【００３７】アドレスデータ復調ゲート作成回路５７
は、アドレスマークＡＭ１検出パルスを供給された時点
を基準として、アドレス部ＩＤ１を含むアドレスデータ
復調ゲート信号を作成し、アドレスデータ復調回路５８
に供給する。アドレスデータ復調回路５８は、このアド
レスデータ復調ゲート信号のゲート時間内において、ア
ドレス部ＩＤ１のアドレスデータを復調する。

【００３８】アドレスデータ判別回路５９は、アドレス
データ復調回路５８から供給されるアドレス部ＩＤ１の
アドレスデータから、１番目のアドレス部のデータであ
ると判別する。この判別結果、アドレスデータ判別回路
５９は、同期データにおけるＶＦＯ２の先頭位置を示す
タイミング較正パルス(1) を生成し、プリセット回路６
０に供給する。

【００３９】次に、アドレスマークＡＭ２、アドレスマ
ークＡＭ３の検出の場合について説明する。セクタ長カ
ウンタ５２は、タイミング較正パルス(1) が供給された
以後、アドレスマークＡＭ２用検出タイミングパルス、
アドレスマークＡＭ３用検出タイミングパルスを生成
し、アドレスマーク検出ゲート作成回路５５に供給す
る。

【００４０】アドレスマーク検出回路５６により、アド
レスマークＡＭ１と同様に、アドレスマークＡＭ２、ア
ドレスマークＡＭ３が検出されて、アドレスマークＡＭ
２検出パルス、アドレスマークＡＭ３検出パルスが生成
される。

【００４１】アドレスデータ判別回路５９は、アドレス
マークＡＭ２に続く２番目のアドレス部ＩＤ２のアドレ
スデータを供給されると、ＶＦＯ３の先頭位置を示すタ
イミング較正パルス(2) を生成し、アドレスマークＡＭ
３に続く３番目のアドレス部ＩＤ３のアドレスデータを
供給されると、フラグ部の先頭位置を示すタイミング較
正パルス(3) を生成する。

【００４２】セクタ長カウンタ５２は、アドレスマーク
ＡＭ３検出用基準パルスを生成した後、フラグ部先頭タ
イミングパルス、データ部先頭タイミングパルス、バッ
ファ部先頭タイミングパルス等の、読み出しタイミング
パルスを生成して、データ復調回路４５に供給する。

【００４３】セクタ長カウンタ５２は、前記のように、
ループ式カウンタである。このため、一つ前のセクタで
アドレスマークが正しく検出されており、かつ、現在の
セクタで、セクタマークの検出ができなかった場合に
は、セクタ長カウンタ５２は、現在のセクタの同期デー
タの先頭に対応する初期値０から基準クロックをカウン
トして、ほぼ正確なタイミングで、アドレスマーク検出
タイミングパルスを生成する。また、ゲート幅設定回路
６１は、セクタマーク検出パルスが供給されないため
に、第２の時間幅を指定するゲート幅設定信号を生成
し、ゲート時間幅は広い状態である。このため、セクタ
マークの検出ができなかった場合でも、アドレスマーク
を検出できる可能性がある。

【００４４】セクタマークの検出に失敗して、アドレス
マークが検出できた場合は、検出ささたアドレスマーク
に対応するタイミング較正パルスがプリセット回路６０
に供給された時点で、セクタ長カウンタ５２がタイミン
グ較正用データをプリセットされて、タイミングを較正
される。

【００４５】なお、セクタマークの検出ができなかった
場合は、アドレスマークを検出できた後も、アドレスマ
ーク検出ゲートの時間幅が時間幅の広い第２の時間幅の
ままである。このため、アドレスマーク検出ゲートの時
間幅が広い分、以後のアドレスマークを誤検出する可能
性が高くなる。

【００４６】また、前記のように、セクタマークを正し
く検出できた場合には、セクタ長カウンタは、セクタマ
ーク検出時点でのみ、タイミングを較正され、アドレス
マークの検出により生成されるタイミング較正パルスに
よっては較正されない。

【００４７】

【発明が解決しようとする課題】前記の非同期データに
対する同期データの時間遅れは、基準クロックの周波数
にほぼ等しい再生周波数に依存しない成分と、再生周波
数に依存して変化する成分からなる。

【００４８】再生周波数に依存しない成分の時間遅れ
は、主に、波形成形回路４２により生じる。一方、再生
周波数に依存する成分の時間遅れは、ＰＬＬ回路４４で
発生する、基準クロック約１周期分の時間遅れである。

【００４９】ＣＡＶ方式の光磁気ディスク装置では、デ
ィスク内外周で、時間軸上での記録密度が一定であるた
め、基準クロックの周波数（即ち、再生周波数）は一定
である。このため、非同期データと同期データの時間差
は一定であり、プリセット回路６０におけるタイミング
較正用データは、この一定時間差のみを考慮すればよか
った。

【００５０】一層の高密度化のために最近提案されてい
る、ＺＣＡＶ（ＺｏｎｅｄＣｏｎｓｔａｎｔＡｎｇ
ｕｌａｒＶｅｌｏｃｉｔｙ）方式の光磁気ディスクで
は、ディスクを半径方向に複数の領域（ゾーン）に分割
して、各ゾーンで異なる記録再生周波数を用いる。従っ
て、基準クロックの周波数が各ゾーンで異なるため、ゾ
ーンによって、非同期データと同期データの時間差が異
なる。

【００５１】前記の、従来のＣＡＶ方式の読み出し信号
処理回路を、そのまま、ＺＣＡＶ方式の装置に適用する
と、プリセット回路６０で設定されている遅延時間が一
定であるため、ゾーンによっては、アドレスマーク検出
ゲートが、正しいタイミングからずれて、アドレスマー
クが正しく検出できない可能性が高くなる。

【００５２】このアドレスマークの誤検出を防ぐため
に、アドレスマーク検出ゲートのタイミングを、アドレ
スマークの開始位置より前側に余裕を持たせたタイミン
グとし、かつ、ゲート時間幅を広めに設定する方法が考
えられる。しかし、この方法では、ゲート時間幅を広め
にすることにより、アドレスマークの誤検出の可能性が
高くなる問題がある。

【００５３】本発明は、上記の点に鑑みてなされたもの
で、ゾーンによって再生周波数が変わる方式でも、アド
レスマークの誤検出の可能性が小さく、信頼性の高い光
ディスク再生装置を提供することを目的とする。

【００５４】

【課題を解決するための手段】図１は本発明の原理構成
図を示す。本発明の光ディスク再生装置では、複数の領
域で異なる再生周波数を用い、各セクタ中に、セクタの
先頭を示す第１のマークと、上記第１のマークから所定
データ長後に隣接して位置する第２のマーク及びアドレ
ス部と、上記第２のマークから所定データ長後に位置す
るデータ部とを持つ光ディスクを用いる。

【００５５】請求項１の発明では、第１のマーク検出手
段１１は、上記光ディスクからの読み出し信号より同期
クロックを分離せずに得られる非同期データから、上記
第１のマークを検出し、第１のマーク検出信号を生成す
る。

【００５６】領域判定手段１２は、上記非同期データか
ら、再生しているセクタが上記領域のうちのどの領域に
あるかを判定する。

【００５７】第２のマーク検出タイミング信号作成手段
１３は、上記領域判定手段１２から領域判定信号を供給
されて、上記第１のマーク検出信号が供給された第１の
マーク検出時点から、上記判定された領域に対応する所
定時間遅延した時点で、第２のマーク検出タイミング信
号を生成する。

【００５８】第２のマーク検出ゲート作成手段１４は、
上記第２のマーク検出タイミング信号に同期した所定時
間幅の第２のマーク検出ゲート信号を生成する。

【００５９】タイミング較正信号生成手段１５は、上記
第２のマーク検出ゲート信号のゲート時間内に、上記光
ディスクからの読み出し信号より同期クロックを分離し
て生成された同期データから第２のマークを検出し、第
２のマーク検出時点を基準としたタイミング較正信号を
生成する。

【００６０】データ復調タイミング信号作成手段１６
は、上記タイミング較正出信号生成手段１５から供給さ
れるタイミング較正信号を基準として、データ復調タイ
ミング信号を生成する。

【００６１】データ復調手段１７は、上記データ復調タ
イミング信号を用いて、上記同期データから読み出しデ
ータを復調する。

【００６２】請求項２の発明では、前記光ディスクは、
前記第２のマーク及びアドレス部が複数記録されてお
り、前記第２のマーク検出タイミング信号作成手段は、
前記領域判定手段から供給される領域判定信号を用い
て、判定された領域に設定されている再生周波数の基準
クロック信号を生成する基準クロック生成手段と、前記
第１のマーク検出時点から上記基準クロックを計数し
て、第２のマーク検出用基準信号及びデータ復調タイミ
ング信号を生成するセクタ長計数手段と、上記第１のマ
ーク検出時点、及び前記タイミング較正信号が供給され
た時点で、上記セクタ長計数手段にタイミング較正デー
タを読み込ませる計数値較正手段と、上記第１のマーク
検出時点以後第２のマークが検出されるまでの間、上記
セクタ長計数手段から供給される第２のマーク検出用基
準信号を所定時間遅延させて、第２のマーク検出タイミ
ング信号として出力し、第２のマークが検出された以後
は、上記セクタ長計数手段から供給される第２のマーク
検出用基準信号を遅延させることなく第２のマーク検出
タイミング信号として出力する遅延手段とから構成さ
れ、前記データ復調タイミング信号作成手段は、上記基
準クロック生成手段と、上記セクタ長計数手段と、上記
計数値較正手段とから構成される。

【００６３】請求項３の発明では、前記セクタ長計数手
段は、１セクタの全データ長に対応する計数の終了後
に、連続する次のセクタについての前記第１のマーク検
出信号を供給されなくても、自動的に上記次のセクタに
ついての計数を開始するループ式カウンタであり、前記
第１のマーク検出時及び前記第２のマーク検出時に、前
記第２のマーク検出ゲート信号のゲート時間幅を必要最
小限の第１の時間幅にすることを指定し、かつ、１セク
タについての第２のマーク検出ゲート信号の生成が終了
した後で次のセクタの読み出し開始前に、上記第２のマ
ーク検出ゲート信号のゲート時間幅を上記第１の時間幅
よりも広い第２の時間幅にすることを指定するゲート幅
設定信号を生成するゲート幅設定手段を有し、前記第２
のマーク検出ゲート作成手段は、上記ゲート幅設定手段
から供給されるゲート幅設定信号の指定に従って上記第
２のマーク検出ゲート信号のゲート時間幅を設定する。

【００６４】請求項４の発明では、前記光ディスクは、
前記第２のマーク及びアドレス部が複数記録されてお
り、前記第２のマーク検出タイミング信号作成手段は、
前記領域判定手段から供給される領域判定信号を用い
て、判定された領域に設定されている再生周波数の基準
クロック信号を生成する基準クロック生成手段と、前記
第１のマーク検出時点から上記基準クロックを計数し
て、第２のマーク検出用基準信号及びデータ復調タイミ
ング信号を生成するセクタ長計数手段と、上記第１のマ
ーク検出時点以後第２のマークが検出されるまでの間、
上記セクタ長計数手段から供給される第２のマーク検出
用基準信号を、上記判定された領域に対応する所定時間
遅延させて、第２のマーク検出タイミング信号として出
力し、第２のマークが検出された以後は、上記セクタ長
計数手段から供給される第２のマーク検出用基準信号を
遅延させることなく第２のマーク検出タイミング信号と
して出力する遅延手段とから構成され、前記データ復調
タイミング信号作成手段は、上記基準クロック生成手段
と、上記セクタ長計数手段とから構成される。

【００６５】請求項５の発明では、前記セクタ長計数手
段は、１セクタの全データ長に対応する計数の終了後
に、連続する次のセクタについての前記第１のマーク検
出信号を供給されなくても、自動的に上記次のセクタに
ついての計数を開始するループ式カウンタであり、前記
第１のマーク検出時及び前記第２のマーク検出時に、前
記第２のマーク検出ゲート信号のゲート時間幅を必要最
小限の第１の時間幅にすることを指定し、かつ、１セク
タについての第２のマーク検出ゲート信号の生成が終了
した後で次のセクタの読み出し開始前に、上記第２のマ
ーク検出ゲート信号のゲート時間幅を上記第１の時間幅
よりも広い第２の時間幅にすることを指定するゲート幅
設定信号を生成するゲート幅設定手段を有し、前記第２
のマーク検出ゲート作成手段は、上記ゲート幅設定手段
から供給されるゲート幅設定信号の指定に従って上記第
２のマーク検出ゲート信号のゲート時間幅を設定する。

【００６６】

【作用】請求項１の発明では、第１のマーク検出時点か
ら、判定された領域に対応する所定時間遅延した時点
で、第２のマーク検出タイミング信号を生成する。この
ため、領域によらず、第２のマーク検出ゲートのタイミ
ングを正確にし、かつ、ゲート時間幅を最小限にするこ
とができ、第２のマークの誤検出の可能性を小さくし、
信頼性を高めることを可能とする。

【００６７】請求項２の発明では、第１のマーク検出時
点だけでなく、夫々の第２のマークの検出時点を基準と
したタイミング較正信号が供給された時点でも、セクタ
長カウンタのタイミングが較正される。このため、第２
のマーク検出ゲートのタイミングをより正確にして、第
２のマークの誤検出の可能性をより小さくすることを可
能とし、かつ、データ復調タイミング信号のタイミング
をより正確にして、データを正常に読み出せない可能性
をより小さくすることを可能とする。

【００６８】請求項３の発明では、第１のマークの検出
に失敗した場合でも、時間幅の広い第２のゲート時間幅
の第２のマーク検出ゲート信号で第２のマークが検出さ
れた時点で、ゲート幅を必要最小限の第１のゲート時間
幅に設定できる。このため、上記検出された第２のマー
ク以降の第２のマークの誤検出の可能性を低くすること
を可能とする。

【００６９】請求項４の発明では、第１のマーク検出時
点だけでなく、夫々の第２のマークの検出時点を基準と
したタイミング較正信号が供給された時点でも、セクタ
長カウンタのタイミングが較正される。このため、第２
のマーク検出ゲートのタイミングをより正確にして、第
２のマークの誤検出の可能性をより小さくすることを可
能とし、かつ、データ復調タイミング信号のタイミング
をより正確にして、データを正常に読み出せない可能性
をより小さくすることを可能とする。

【００７０】請求項５の発明では、第１のマークの検出
に失敗した場合でも、時間幅の広い第２のゲート時間幅
の第２のマーク検出ゲート信号で第２のマークが検出さ
れた時点で、ゲート幅を必要最小限の第１のゲート時間
幅に設定できる。このため、上記検出された第２のマー
ク以降の第２のマークの誤検出の可能性を低くすること
を可能とする。

【００７１】

【実施例】図２は、本発明の実施例の、ＺＣＡＶ（Ｚｏ
ｎｄｅＣｏｎｓｔａｎｔＡｎｇｕｌａｒＶｅｌｏ
ｃｉｔｙ）方式の読み出し信号処理回路の構成図を示
す。

【００７２】なお、光磁気ディスク装置の再生部分の構
成図は、図９と同様であり、読み出し信号処理回路３７
が、図２に示す本実施例の読み出し信号処理回路に置き
替わる。

【００７３】また、光磁気ディスクのセクタフォーマッ
トは、図１０，図１１に示した通りである。

【００７４】図２の読み出し信号処理回路において、図
１２の回路と同一構成部分には、同一符号を付し、適宜
説明を省略する。光ピックアップ３３からの読み出し信
号は、波形成形回路６５，６６に供給される。波形成形
回路６５，６６は、アナログの読み出し信号を、夫々の
後続の回路が処理しやすいディジタル信号に変換するも
のである。

【００７５】なお、波形成形回路６５は、コンパレータ
により入力信号の上下を検出するもので、出力信号に
は、入力信号に対してほとんど時間遅れが生じない。ま
た、波形成形回路６６は、ＰＬＬ回路４４の特性に合わ
せるため、微分回路を用いており、出力信号には、入力
信号に対して一定の時間遅れが生じる。

【００７６】ＺＣＡＶ方式では、ゾーン毎に異なる記録
再生周波数を用いる。このため、ゾーン毎に異なる周波
数のゾーンクロックを発生するゾーンクロック発生回路
７１を備えている。このゾーンクロックの周波数が、記
録再生周波数とほぼ等しくなる。

【００７７】読み出しタイミング信号作成回路７２に
は、波形成形回路６５から非同期データが供給され、ゾ
ーンクロック発生回路７１からゾーンクロックが供給さ
れる。

【００７８】読み出しタイミング信号作成回路７２は、
波形成形回路６５からの非同期データから、セクタマー
クを検出し、セクタマーク検出信号をアドレス復調回路
７３に供給する。また、アドレスマークを検出するため
の基準タイミングを示す、アドレスマーク検出用基準信
号を生成し、アドレス復調回路７３に供給する。

【００７９】また、読み出しタイミング信号作成回路７
２は、データ復調タイミングを示す、各種の読み出しタ
イミング信号を生成して、データ復調回路４５に供給す
る。また、ＶＦＯ検出用のロックタイミングゲート信号
をＰＬＬ回路４４に供給する。

【００８０】ＰＬＬ回路４４は、ゾーンクロック、ロッ
クタイミングゲート信号を供給されて、波形成形回路６
６からの非同期データから、同期データと同期クロック
を生成する。この同期データと同期クロックは、アドレ
ス復調回路７３、データ復調回路４５に供給される。

【００８１】アドレス復調回路７３は、供給される同期
データから、アドレスデータを復調する。アドレスデー
タを正しく復調できた際には、読み出しタイミング信号
作成回路７２に、タイミング較正信号を供給する。この
タイミング較正信号は、読み出しタイミング信号作成回
路７２において、アドレスマーク検出用基準信号、及
び、読み出しタイミング信号のタイミングの較正に用い
られる。

【００８２】データ復調回路４５は、インタフェース回
路３６からの読み出し指令に従って、供給される同期デ
ータから、読み出しタイミング信号に基づいて読み出し
データを復調して出力する。

【００８３】図３は、本発明の第１実施例における、読
み出しタイミング信号作成回路７２、及びアドレス復調
回路７３のより詳細な構成図を示す。図３において、図
１３の構成図と同一構成部分には、同一符号を付し、適
宜説明を省略する。

【００８４】読み出しタイミング信号作成回路７２は、
セクタマーク検出回路７４、ゾーン判定回路７５、セク
タ長カウンタ７８、プリセット回路８６、ゲート幅設定
回路８７からなる。

【００８５】また、アドレス復調回路７３は、ディレー
ライン７７、セレクタ５４、アドレスマーク検出ゲート
作成回路５５、アドレスマーク検出回路５６、アドレス
データ復調ゲート作成回路５７、アドレスデータ復調回
路５８、アドレスデータ判別回路５９からなる。

【００８６】セクタマーク検出回路７４は、ディスクか
ら読み出された非同期データから、セクタマークを検出
して、セクタマークの終了時点でセクタマーク検出信号
を出力する。このセクタマークの検出では、例えば、ゾ
ーンクロック周波数より十分高い周波数のシステムクロ
ックにより非同期データをサンプリングして、セクタマ
ークのパターンを検出する。

【００８７】また、セクタマーク検出回路７４は、シス
テムクロックを用いて、セクタマークの時間幅を測定
し、測定結果をゾーン判定回路７５に供給する。ゾーン
判定回路は、セクタマーク検出回路７４から供給され
る、セクタマークの時間幅の測定結果から、読み出し中
のセクタが、どこのゾーンに入っているかを判定し、判
定信号をゾーンクロック発生回路７１に供給する。

【００８８】ゾーンクロック発生回路７１は、ゾーン判
定回路７５から判定信号を供給されて、読み出し中のセ
クタがあるゾーンに対して設定されている周波数のゾー
ンクロックを発生させる。

【００８９】セクタ長カウンタ７８は、セクタマークが
検出された時点から、ゾーンクロックをカウントして１
セクタ中の各部のデータ長を計測して、アドレスマーク
検出用基準パルス、各種読み出しタイミングパルスを出
力する。なお、セクタ長カウンタ７８は、１セクタの全
データ長に対応する計数の終了後に、連続する次のセク
タについてのセクタマークが検出されなくても、自動的
に次のセクタについての計数を、初期値０から開始する
ループ式カウンタである。

【００９０】プリセット回路８６は、セクタマーク検出
パルス、アドレス復調回路７３からのタイミング較正パ
ルスを供給されて、セクタマーク検出時、及びタイミン
グ較正パルスが供給された時点で、タイミング較正用デ
ータをセクタ長カウンタ７８にプリセットする。

【００９１】ここで、非同期データと同期データの時間
差についての補正について説明する。前記のように、セ
クタマーク検出回路７４に供給される非同期データに対
する同期データの時間遅れは、再生周波数に依存しない
成分と、再生周波数（即ち、ゾーンクロックの周波数）
に依存して変化する成分からなる。再生周波数に依存し
ない成分の時間遅れは、主に、波形成形回路６６により
生じる。一方、再生周波数に依存する成分の時間遅れ
は、ＰＬＬ回路４４で発生する、ゾーンクロック約１周
期分の時間遅れである。

【００９２】この非同期データに対する同期データの時
間遅れは、ｔ_C＋Ｔ_Zで表せる。ここで、ｔ_Cは、再生
周波数によらず一定の時間遅れであり、Ｔ_Zは、ゾーン
クロックの１周期である。

【００９３】アドレスマーク検出ゲート作成回路５５に
供給するアドレスマーク検出タイミングパルスは、同期
データのタイミングに同期させる必要がある。

【００９４】第１実施例では、ディレーライン７７の遅
延時間を一定値ｔ_Cに設定し、かつ、セクタマーク検出
時に、プリセット回路８６により、Ｔ_Zに相当する１カ
ウントのオフセット値を含めたタイミング較正用データ
を、セクタ長カウンタ７８にプリセットしている。この
ため、セクタマークが検出された以後、アドレスマーク
が検出されて、タイミング較正パルスによりセクタ長カ
ウンタ７８が較正されるまでの間、ディレーライン７７
の出力から、同期データに同期したアドレスマーク検出
タイミングパルスが得られる。

【００９５】本実施例の構成では、ゾーンによってゾー
ンクロックの周波数が変わって、時間遅れのうちのゾー
ンクロックに依存する成分Ｔ_Zが変化しても、非同期デ
ータと同期データの時間差に等しい時間を補正すること
ができる。

【００９６】セレクタ５４は、セクタマーク検出パルス
を供給されると、ディレーライン７７の出力を選択し、
アドレスマーク検出パルスを供給されると、セクタ長カ
ウンタ７８の出力を選択する。このため、セクタマーク
が検出された以後、アドレスマークが検出されるまでの
間、ディレーライン７７の出力からの、同期データに同
期したアドレスマーク検出タイミングパルスが、アドレ
スマーク検出ゲート作成回路５５に供給される。

【００９７】また、プリセット回路８６は、アドレス復
調回路７３からタイミング較正パルスが供給された時点
で、各タイミング較正パルスに対応したタイミング較正
用データをロード信号とともにセクタ長カウンタ７８に
供給する。これにより、セクタ長カウンタ７８は、同期
データに同期した状態に較正される。セクタ長カウンタ
７８が、同期データに同期した以後は、セクタ長カウン
タ７８の出力するアドレスマーク検出用基準パルスは、
セレクタ５４を介して、そのまま、アドレスマーク検出
タイミングパルスとしてアドレスマーク検出ゲート作成
回路５５に供給される。

【００９８】ゲート幅設定回路８７は、ゲート幅設定信
号を生成して、アドレスマーク検出ゲート作成回路５５
に供給する。ゲート幅設定信号は、必要最小限の第１の
時間幅を指定するか、或いは、時間幅の広い第２の時間
幅を指定する信号である。

【００９９】セクタマーク検出信号、タイミング較正パ
ルス(1),(2) のいずれかが供給されたときに、ゲート幅
設定回路８７は、必要最小限の第１の時間幅を指定する
ゲート幅設定信号を生成する。また、セクタ長カウンタ
７８から供給されるカウント値が基準値を越えると、時
間幅の広い第２の時間幅を指定するゲート幅設定信号を
生成する。この基準値には、１セクタ中のアドレスマー
ク検出ゲートの生成が終了した後の時点での、セクタ長
カウンタ７８の計数値を設定しておく。このため、次の
セクタの読み出し開始前の時点で、広い第２の時間幅が
指定される。

【０１００】アドレスマーク検出ゲート作成回路５５
は、同期データにおけるアドレスマークの先頭位置を示
すアドレスマーク検出タイミングパルスを、セレクタ５
４から供給されて、アドレスマーク検出ゲート信号を生
成して、アドレスマーク検出回路５６に供給する。な
お、アドレスマーク検出ゲートの時間幅は、ゾーンクロ
ックを用いて決めている。また、ゲート時間幅は、上記
ゲート時間幅設定信号に従った、第１の時間幅又は第２
の時間幅に設定される。

【０１０１】アドレスマーク検出回路５６は、アドレス
マーク検出ゲート信号のゲート時間内において、同期ク
ロックと同期データからアドレスマークを検出し、アド
レスマークの終了位置を示すアドレスマーク検出パルス
を出力する。

【０１０２】アドレスデータ復調ゲート作成回路５７
は、アドレスマーク検出パルスを供給された時点を基準
とした、アドレスデータ復調ゲート信号を作成し、アド
レスデータ復調回路５８に供給する。なお、アドレスデ
ータ復調ゲートの時間幅は、ゾーンクロックを用いて決
めている。アドレスデータ復調回路５８は、アドレスデ
ータ復調ゲート信号のゲート時間内において、アドレス
データを復調する。

【０１０３】アドレスデータ判別回路５９は、アドレス
データ復調回路５８から供給されるアドレスデータが、
１セクタ中の何番目のアドレス部のデータであるかを判
別する。この判別結果に応じて、同期データのタイミン
グを示すタイミング較正パルス(1) 〜(3) のいずれかを
生成して、プリセット回路８６に供給する。

【０１０４】即ち、アドレスデータ判別回路５９は、１
番目のアドレス部ＩＤ１のアドレスデータであるとき
は、ＶＦＯ２の先頭位置を示すタイミング較正パルス
(1) を生成し、２番目のアドレス部ＩＤ２のアドレスデ
ータであるときは、ＶＦＯ３の先頭位置を示すタイミン
グ較正パルス(2) を生成し、３番目のアドレス部ＩＤ３
のアドレスデータであるときは、フラグ部の先頭位置を
示すタイミング較正パルス(3) を生成する。

【０１０５】プリセット回路８６は、アドレスデータ判
別回路５９から上記タイミング較正パルス(1) 〜(3) を
供給されると、各タイミング較正パルスに対応した値の
タイミング較正用データを、セクタ長カウンタ７８にプ
リセットする。これにより、セクタ長カウンタ７８は、
同期データに同期した状態に較正される。

【０１０６】次に、アドレスマークＡＭ１の検出の場合
について説明する。前記のように、セクタ長カウンタ７
８は、セクタマーク検出時点で、非同期データと同期デ
ータのゾーンにより異なる時間差Ｔ_Z（１カウント分）
を補正するタイミング較正用データをプリセットされ
る。このため、セクタマーク検出時点から、１カウント
＋ＶＦＯ１の長さを計測して、アドレスマーク検出基準
パルスを生成する。（図４（Ｄ）のａ）このアドレスマ
ーク検出基準パルスは、ディレーライン７７により、同
期データに同期したアドレスマークＡＭ１用の検出タイ
ミングパルスとなり、セレクタ５４を介して、アドレス
マーク検出ゲート作成回路５５に供給される（図４
（Ｅ）のｄ）。

【０１０７】アドレスマーク検出ゲート作成回路５５
は、上記アドレスマークＡＭ１用の検出タイミングパル
スを供給されて、図４（Ｆ）のｇに示す、アドレスマー
クＡＭ１用検出ゲート信号を生成して、アドレスマーク
検出回路５６に供給する。なお、この際、ゲート時間幅
設定回路８７から、第１の時間幅を指定するゲート幅設
定信号が供給されており、必要最小限の時間幅である第
１の時間幅のアドレスマークＡＭ１用検出ゲート信号を
生成する。

【０１０８】このアドレスマークＡＭ１用検出ゲート信
号は、ゾーンによらず、同期データのアドレスマークＡ
Ｍ１の先頭位置に正確にタイミングが合う。またゾーン
クロックによりゲート時間幅が決められるため、ゲート
時間幅は、ゾーンによらず、一定のデータ長分となる。

【０１０９】アドレスマーク検出回路５６は、アドレス
マークＡＭ１用検出ゲート信号のゲート時間内におい
て、同期クロックと同期データからアドレスマークＡＭ
１を検出し、アドレスマークＡＭ１の終了位置を示すア
ドレスマークＡＭ１検出パルス（図４（Ｇ）のｊ）を出
力する。

【０１１０】アドレスデータ復調ゲート作成回路５７
は、アドレスマークＡＭ１検出パルスを供給された時点
を基準として、アドレス部ＩＤ１を含むアドレスデータ
復調ゲート信号を作成し、アドレスデータ復調回路５８
に供給する。アドレスデータ復調回路５８は、このアド
レスデータ復調ゲート信号のゲート時間内において、ア
ドレス部ＩＤ１のアドレスデータを復調する。

【０１１１】アドレスデータ判別回路５９は、アドレス
データ復調回路５８から供給されるアドレス部ＩＤ１の
アドレスデータから、１番目のアドレス部のデータであ
ると判別する。この判別の結果、アドレスデータ判別回
路５９は、同期データにおけるＶＦＯ２の先頭位置を示
すタイミング較正パルス(1) を生成し（図４（Ｈ））、
プリセット回路８６に供給する。

【０１１２】セクタ長カウンタ７８は、セクタマーク検
出以後、タイミング較正パルス(1)により較正される以
前は、同期データよりも時間ｔ_cだけ早いタイミング
で、１セクタ中の各部の計測を行っている。

【０１１３】プリセット回路８６にタイミング較正パル
ス(1) が供給されると、プリセット回路８６により、セ
クタの先頭からＶＦＯ２の先頭までに相当するカウント
値が、セクタ長カウンタ７８にプリセットされる。この
ため、セクタ長カウンタ７８は、タイミング較正パルス
(1) が供給された以後は、同期データと同一タイミング
で同期して、１セクタ中の各部の計測を行う。

【０１１４】次に、アドレスマークＡＭ２、アドレスマ
ークＡＭ３の検出の場合について説明する。セクタ長カ
ウンタ７８は、タイミング較正パルス(1) が生成された
以後、ＶＦＯ２、ＡＭ２、ＩＤ２、ＶＦＯ３の各部のデ
ータ長を計測して、アドレスマークＡＭ２検出用基準パ
ルス、アドレスマークＡＭ３検出用基準パルスを生成し
（図４（Ｄ）のｂ，ｃ）、アドレス復調回路７３に供給
する。

【０１１５】セクタ長カウンタ７８は、タイミング較正
パルス(1) により較正された以後は、同期データと同一
タイミングで、セクタ中の各部の計測を行っている。ま
た、セレクタ５４は、アドレスマークＡＭ１の検出パル
スが供給された時点で、ディレー回路５３を介さない側
の入力信号を選択している。このため、アドレスマーク
ＡＭ２検出用基準パルスとアドレスマークＡＭ３検出用
基準パルスは、夫々、セレクタ５４を介して、そのま
ま、アドレスマークＡＭ２用検出タイミングパルス、ア
ドレスマークＡＭ３用検出タイミングパルス（図４
（Ｅ）のｅ，ｆ）として、アドレスマーク検出ゲート作
成回路５５に供給される。

【０１１６】アドレスマーク検出ゲート作成回路５５で
は、アドレスマークＡＭ２用検出ゲート信号，アドレス
マークＡＭ３用検出ゲート信号（図４（Ｆ）のｈ，ｉ）
が、夫々、アドレスマークＡＭ２，ＡＭ３の先頭位置に
正確に合ったタイミングで生成される。

【０１１７】従って、アドレスマークＡＭ２、アドレス
マークＡＭ３は、アドレスマーク検出回路５６により、
正しいタイミングで検出されて、アドレスマークＡＭ２
検出パルス、アドレスマークＡＭ３検出パルスが生成さ
れる（図４（Ｇ）のｋ，ｍ）。

【０１１８】アドレスデータ判別回路５９は、アドレス
マークＡＭ２に続く２番目のアドレス部ＩＤ２のアドレ
スデータを供給されると、ＶＦＯ３の先頭位置を示すタ
イミング較正パルス(2) （図４（Ｈ））を生成し、アド
レスマークＡＭ３に続く３番目のアドレス部ＩＤ３のア
ドレスデータを供給されると、フラグ部の先頭位置を示
すタイミング較正パルス(3) （図４（Ｈ））を生成す
る。

【０１１９】セクタ長カウンタ７８は、タイミング較正
パルス(1) が生成された時点で、既に、同期データと同
一タイミングで同期しているが、タイミング較正パルス
(2)，(3) が生成された時点で、プリセット回路８６に
より、夫々のタイミング較正パルスに対応するタイミン
グ較正用データをプリセットされて、カウント値をより
精密に較正される。

【０１２０】セクタ長カウンタ７８は、アドレスマーク
ＡＭ３検出用基準パルスを生成した後、フラグ部先頭タ
イミングパルス、データ部先頭タイミングパルス、バッ
ファ部先頭タイミングパルス、バッファ部終了タイミン
グパルス等の、読み出しタイミングパルスを生成して、
データ復調回路４５に供給する。

【０１２１】データ復調回路４５では、上記読み出しタ
イミング信号を基準として、同期データからデータを復
調する。

【０１２２】上記のように、第１実施例では、非同期デ
ータと同期データの時間差のうち、ゾーンクロックに依
存する成分をオフセット分としてセクタ長カウンタ７８
でカウントさせ、ゾーンクロックに依存しない成分をデ
ィレーライン７７で補正して、アドレスマーク検出タイ
ミングパルスを生成する。このため、ゾーンによらず、
アドレスマーク検出ゲートのタイミングを正確にし、か
つ、ゲート時間幅を最小限にすることができ、従来方式
の回路に比べて、アドレスマークの誤検出の可能性を小
さくし、信頼性を高めることができる。

【０１２３】なお、一つ前のセクタでアドレスマークが
正しく検出されており、かつ、現在のセクタで、セクタ
マークの検出ができなかった場合には、セクタ長カウン
タ７８は、現在のセクタの同期データの先頭に対応する
初期値０から基準クロックをカウントして、ほぼ正確に
同期データに同期したアドレスマーク検出タイミングパ
ルスを生成する。また、この際、ゲート幅設定回路８７
は、セクタマーク検出パルスが供給されないために、第
２の時間幅を指定するゲート幅設定信号を生成し、ゲー
ト時間幅は広い状態である。このため、セクタマークの
検出ができなかった場合でも、アドレスマークを検出で
きる可能性がある。

【０１２４】セクタマークが検出できずに、アドレスマ
ークを検出できた場合は、そのアドレスマークに対応す
るタイミング較正パルスにより、正常時と同様に、セク
タ長７８カウンタが較正される。

【０１２５】なお、セクタマークの検出ができずに、ア
ドレスマークを検出できた場合は、そのアドレスマーク
に対応するタイミング較正パルス(1) 又は(2) が、ゲー
ト幅設定回路８７に供給された時点で、ゲート幅設定回
路８７が、第１の時間幅を指定するゲート幅設定信号を
生成する。このため、図１３の従来装置に比べて、アド
レスマーク検出ゲートの時間幅が狭い分、以後のアドレ
スマークを誤検出する可能性を小さくすることができ
る。

【０１２６】また、前記のように、セクタマークを正し
く検出できた場合でも、セクタ長カウンタ７８は、セク
タマーク検出時点だけでなく、アドレスマークが検出さ
れてタイミング較正パルス(1) 〜(3) が生成された時点
でもタイミングを較正される。このため、アドレスマー
ク検出ゲートのタイミング、及び、読み出しタイミング
パルスのタイミングを、図１３の従来装置よりも正確に
することができ、データを正常に読み出せない可能性を
小さくすることができる。

【０１２７】図５は、本発明の第２実施例における、読
み出しタイミング信号作成回路７２、及びアドレス復調
回路７３の構成図を示す。図５において、図３の構成図
と同一部分には、同一符号を付し、適宜説明を省略す
る。

【０１２８】図６は、セクタ長カウンタ８８の概念図を
示す。セクタ長カウンタ８８は、図６に示すように、ゾ
ーンクロックを用いて、１セクタ中の各部のデータ長を
カウントするカウンタ９１〜１００の集合体とみなすこ
とができる。

【０１２９】また、第１実施例のセクタ長カウンタ７８
と同様に、ループ式カウンタであり、１セクタの全デー
タ長に対応する計数の終了後に、連続する次のセクタに
ついてのセクタマークが検出されなくても、ＳＭカウン
タ１００のカウント終了信号が、オア回路１０４を介し
て、ＶＦＯ１カウンタ９１に供給されて、自動的に次の
セクタについての計数を、初期値０から開始する。

【０１３０】各カウンタは、カウント終了時点でカウン
ト終了信号を生成する。このカウント終了信号は、接続
されている次のカウンタのリセット信号となる。

【０１３１】セクタ長カウンタ８８は、セクタマーク検
出パルスを供給された時点から、ゾーンクロックをカウ
ントして１セクタ中の各部のデータ長を計測して、アド
レスマーク検出用基準パルス、各種読み出しタイミング
パルスを出力する。なお、アドレスマークが検出された
以降は、アドレス復調回路７３からのタイミング較正パ
ルスによりタイミングが較正されて、同期データに同期
して各部のデータ長の計測を行う。

【０１３２】第２実施例では、ゾーンクロックをカウン
トするシフトレジスタ７６と、一定の遅延時間を持つデ
ィレーライン７７で、非同期データと同期データの時間
差に等しい遅延時間を作り、両者の時間差を補正してい
る。

【０１３３】非同期データに対する同期データの時間遅
れは、前記のように、再生周波数によらず一定の時間遅
れｔ_Cと、ゾーンクロックの１周期の時間Ｔ_Zの和であ
る。第２実施例では、ディレーライン７７の遅延時間を
一定値ｔ_Cに設定し、シフトレジスタ７６による遅延を
１ゾーンクロック分としている。

【０１３４】このため、ゾーンによってゾーンクロック
の周波数が変わって、時間遅れのうちのゾーンクロック
に依存する成分Ｔ_Zが変化しても、シフトレジスタ７６
とディレーライン７７により、非同期データと同期デー
タの時間差に等しい遅延時間を生じさせることができ
る。

【０１３５】また、ゲート幅設定回路８９は、第１実施
例のゲート幅設定回路８７と同様に、セクタマーク検出
信号、タイミング較正信号(1) ，(2) のいずれかが供給
された時点で、第１の時間幅を指定するゲート幅設定信
号を生成する。ただし、カウント値の代わりに、セクタ
長カウンタ８８から、アドレスマーク検出ゲート作成終
了後の所定のタイミングを示すパルスが供給された時点
で、第２の時間幅を指定するゲート幅設定信号を生成す
る。

【０１３６】次に、アドレスマークＡＭ１の検出の場合
について説明する。セクタ長カウンタ８８は、セクタマ
ーク検出パルスを供給された時点から、ＶＦＯ１カウン
タ９１でＶＦＯ１の長さを計測して、非同期データにお
けるアドレスマークＡＭ１の先頭タイミングで、ＡＭ１
検出用基準パルスを出力する。

【０１３７】このＡＭ１検出用基準パルスは、シフトレ
ジスタ７６とディレーライン７７により、非同期データ
と同期データの時間差分だけ遅延されて、同期データの
アドレスマークＡＭ１の先頭位置を示す、アドレスマー
クＡＭ１用の検出タイミングパルスが生成される。こ
の、アドレスマークＡＭ１用の検出タイミングパルス
は、ゾーンによらず、同期データのアドレスマークＡＭ
１の先頭位置に合致する。

【０１３８】セレクタ５４は、セクタマーク検出パルス
が供給された時点で、ディレーライン７７側の入力信号
を選択している。このため、ディレーライン７７から出
力された、アドレスマークＡＭ１用の検出タイミングパ
ルスが、アドレスマーク検出ゲート作成回路５５に供給
される。

【０１３９】アドレスマーク検出ゲート作成回路５５
は、上記アドレスマークＡＭ１用の検出タイミングパル
スを供給されて、アドレスマークＡＭ１用検出ゲート信
号を生成して、アドレスマーク検出回路５６に供給す
る。

【０１４０】このアドレスマークＡＭ１用検出ゲート信
号は、ゾーンによらず、同期データのアドレスマークＡ
Ｍ１の先頭位置に正確にタイミングが合う。またゾーン
クロックによりゲート時間幅が決められるため、ゲート
時間幅は、ゾーンによらず、一定のデータ長分となる。

【０１４１】アドレスマーク検出回路５６は、アドレス
マークＡＭ１用検出ゲート信号のゲート時間内におい
て、同期クロックと同期データからアドレスマークＡＭ
１を検出し、アドレスマークＡＭ１の終了位置を示すア
ドレスマークＡＭ１検出パルスを出力する。

【０１４２】アドレスデータ復調ゲート作成回路５７
は、アドレスマークＡＭ１検出パルスを供給された時点
を基準として、アドレス部ＩＤ１を含むアドレスデータ
復調ゲート信号を作成し、アドレスデータ復調回路５８
に供給する。アドレスデータ復調回路５８は、このアド
レスデータ復調ゲート信号のゲート時間内において、ア
ドレス部ＩＤ１のアドレスデータを復調する。

【０１４３】アドレスデータ判別回路５９は、アドレス
データ復調回路５８から供給されるアドレス部ＩＤ１の
アドレスデータから、１番目のアドレス部のデータであ
ると判別して、同期データにおけるＶＦＯ２の先頭位置
を示すタイミング較正パルス(1) を生成し、セクタ長カ
ウンタ８８に供給する。

【０１４４】セクタ長カウンタ８８は、タイミング較正
パルス(1) が供給される以前は、セクタマーク検出パル
スが供給された時点を基準として、非同期データと同一
タイミングで同期して、１セクタ中の各部の計測を行っ
ている。

【０１４５】セクタ長カウンタ８８は、タイミング較正
パルス(1) が供給されると、図４に示すオア回路１０１
を介して、ＶＦＯ２カウンタ９３にタイミング較正パル
ス(1) が供給されて、ＶＦＯ２カウンタ９３がリセット
される。このため、セクタ長カウンタ８８は、タイミン
グ較正パルス(1) が供給された時点を、同期データにお
けるＶＦＯ２の先頭位置とする。従って、セクタ長カウ
ンタ８８は、タイミング較正パルス(1) が供給された以
後は、同期データと同一タイミングで同期して、１セク
タ中の各部の計測を行う。

【０１４６】次に、アドレスマークＡＭ２、アドレスマ
ークＡＭ３の検出の場合について説明する。セクタ長カ
ウンタ８８は、タイミング較正パルス(1) が供給された
以後、ＶＦＯ２カウンタ９３、ＡＭ２・ＩＤ２カウンタ
９４、ＶＦＯ３カウンタ９５によりカウントして、アド
レスマークＡＭ２検出用基準パルス、アドレスマークＡ
Ｍ３検出用基準パルスを生成し、アドレス復調回路７３
に供給する。

【０１４７】セクタ長カウンタ８８は、タイミング較正
パルス(1) が供給された以後は、同期データと同一タイ
ミングで、セクタ中の各部の計測を行っている。また、
セレクタ５４は、アドレスマークＡＭ１の検出パルスが
供給された時点で、ディレーライン７７を介さない側の
入力信号を選択している。

【０１４８】このため、アドレスマークＡＭ２検出用基
準パルスとアドレスマークＡＭ３検出用基準パルスは、
セレクタ５４を介して、夫々、そのまま、正しいタイミ
ングのアドレスマークＡＭ２用検出タイミングパルス、
アドレスマークＡＭ３用検出タイミングパルスとして、
アドレスマーク検出ゲート作成回路５５に供給される。

【０１４９】アドレスマーク検出ゲート作成回路５５で
は、アドレスマークＡＭ２用検出ゲート信号，アドレス
マークＡＭ３用検出ゲート信号が、夫々、アドレスマー
クＡＭ２，ＡＭ３の先頭位置に正確に合ったタイミング
で生成される。

【０１５０】従って、アドレスマークＡＭ２、アドレス
マークＡＭ３は、アドレスマーク検出回路５６により、
正しいタイミングで検出されて、アドレスマークＡＭ２
検出パルス、アドレスマークＡＭ３検出パルスが生成さ
れる。

【０１５１】アドレスデータ判別回路５９は、アドレス
マークＡＭ２に続く２番目のアドレス部ＩＤ２のアドレ
スデータを供給されると、ＶＦＯ３の先頭位置を示すタ
イミング較正パルス(2) を生成し、アドレスマークＡＭ
３に続く３番目のアドレス部ＩＤ３のアドレスデータを
供給されると、フラグ部の先頭位置を示すタイミング較
正パルス(3) を生成する。

【０１５２】セクタ長カウンタ８８は、タイミング較正
パルス(1) が供給された時点で、既に、同期データと同
一タイミングで同期しているが、タイミング較正パルス
(2)，(3) により、カウント値をより精密に較正され
る。

【０１５３】セクタ長カウンタ８８は、アドレスマーク
ＡＭ３検出用基準パルスを生成した後、フラグ部先頭タ
イミングパルス、データ部先頭タイミングパルス、バッ
ファ部先頭タイミングパルス、バッファ部終了タイミン
グパルス等の、読み出しタイミングパルスを生成して、
データ復調回路４５に供給する。

【０１５４】なお、第２実施例では、シフトレジスタ７
６で、ゾーンクロックを１クロック分カウントしている
が、より分解能を上げるために、ゾーンクロックの周波
数を逓倍したクロックをシフトレジスタ７６でカウント
して、ゾーンクロック１周期分Ｔ_Zの遅延を発生させる
構成とすることもできる。

【０１５５】第２実施例の装置は、上記以外について
は、第１実施例と同様の動作を行い、同様の効果を得ら
れるものである。

【０１５６】図７、図８は、本発明の第２実施例の変形
例の構成図を示す。図７、図８において、図５と同一構
成部分には、同一符号を付し、適宜説明を省略する。

【０１５７】第２実施例では、非同期データと同期デー
タとの時間差に等しい遅延時間を作るために、ディレー
回路８１とセレクタ８２を用いている。ディレー回路８
１は、各ゾーン１〜ｎにおける、非同期データと同期デ
ータとの時間差に等しい遅延時間を設定した、ディレー
ラインＤＬ₁〜ＤＬ_nを設けている。セレクタ８２は、
ゾーン判定回路７５からのゾーン判定信号を供給され
て、ディレーラインＤＬ ₁〜ＤＬ_nの出力信号のうち、
読み出し中のセクタがあるゾーンに対応したディレーラ
インの出力信号を選択する。

【０１５８】このため、ゾーンによってゾーンクロック
の周波数が変わって、時間遅れのうちのゾーンクロック
に依存する成分が変化しても、ディレー回路８１とセレ
クタ８２により、非同期データと同期データの時間差に
等しい遅延時間を生じさせることができる。

【０１５９】従って、ゾーンによらず、アドレスマーク
ＡＭ１検出用基準パルスを、非同期データと同期データ
の時間差分だけ遅延した、アドレスマークＡＭ１用検出
タイミングパルスを生成して、アドレスマーク検出ゲー
ト作成回路５５に供給することができる。このため、第
２実施例と同様に、ゾーンによらず、アドレスマーク検
出ゲートのタイミングを正確にし、かつ、ゲート時間幅
を最小限にすることができ、従来装置に比べて、アドレ
スマークの誤検出の可能性を小さくすることができる。

【０１６０】この変形例は、上記の他にも、第２実施例
と同様の効果を得られるものである。なお、光ディスク
上の全てのゾーンに対応させるのではなく、ディスク上
の隣接する複数のゾーンを一まとめにした上で、一まと
めにしたゾーンごとに、遅延時間を設定するようにして
もよい。この場合、ディレー回路８１で必要なディレー
ラインの数を減らすことができる。

【０１６１】図８に示す変形例では、非同期データと同
期データとの時間差に等しい遅延時間を作るために、シ
フトレジスタ８５とセレクタ８２を用いている。シフト
レジスタ８５は、ゾーンクロックより十分高い一定周波
数のシステムクロックをカウントして、各ゾーン１〜ｎ
における非同期データと同期データとの時間差に等しい
時間だけ、入力信号に対して遅延した出力信号を、出力
端子Ｏ₁〜Ｏ_nから出力する。

【０１６２】セレクタ８２は、ゾーン判定回路７５から
のゾーン判定信号を供給されて、シフトレジスタ８５の
出力信号のうち、読み出し中のセクタがあるゾーンに対
応した遅延時間が設定されている出力信号を選択する。

【０１６３】このため、ゾーンによってゾーンクロック
の周波数が変わって、時間遅れのうちのゾーンクロック
に依存する成分が変化しても、シフトレジスタ８５とセ
レクタ８２により、非同期データと同期データの時間差
に等しい遅延時間を生じさせることができる。

【０１６４】従って、図７の変形例と同様に、ゾーンに
よらず、アドレスマークＡＭ１検出用基準パルスを、非
同期データと同期データの時間差分だけ遅延した、アド
レスマークＡＭ１用検出タイミングパルスを生成して、
アドレスマーク検出ゲート作成回路５５に供給すること
ができる。図８の変形例は、図７の変形例と同様の効果
を得られるものである。

【０１６５】

【発明の効果】上述の如く、請求項１の発明によれば、
第１のマーク検出時点から、判定された領域に対応する
所定時間遅延した時点で、第２のマーク検出タイミング
信号を生成するため、領域によらず、第２のマーク検出
ゲートのタイミングを正確にし、かつ、ゲート時間幅を
最小限にすることができ、第２のマークの誤検出の可能
性を小さくし、信頼性を高めることができる特長を有す
る。

【０１６６】請求項２の発明によれば、第１のマーク検
出時点だけでなく、夫々の第２のマークの検出時点を基
準としたタイミング較正信号が供給された時点でも、セ
クタ長カウンタのタイミングが較正されるため、第２の
マーク検出ゲートのタイミングをより正確にして、第２
のマークの誤検出の可能性をより小さくすることがで
き、かつ、データ復調タイミング信号のタイミングをよ
り正確にして、データを正常に読み出せない可能性をよ
り小さくすることができる。

【０１６７】請求項３の発明によれば、第１のマークの
検出に失敗した場合でも、時間幅の広い第２のゲート時
間幅の第２のマーク検出ゲート信号で第２のマークが検
出された時点で、ゲート幅を必要最小限の第１のゲート
時間幅に設定できるため、上記検出された第２のマーク
以降の第２のマークの誤検出の可能性を低くすることが
できる。

【０１６８】請求項４の発明によれば、第１のマーク検
出時点だけでなく、夫々の第２のマークの検出時点を基
準としたタイミング較正信号が供給された時点でも、セ
クタ長カウンタのタイミングが較正されるため、第２の
マーク検出ゲートのタイミングをより正確にして、第２
のマークの誤検出の可能性をより小さくすることがで
き、かつ、データ復調タイミング信号のタイミングをよ
り正確にして、データを正常に読み出せない可能性をよ
り小さくすることができる。

【０１６９】請求項５の発明によれば、第１のマークの
検出に失敗した場合でも、時間幅の広い第２のゲート時
間幅の第２のマーク検出ゲート信号で第２のマークが検
出された時点で、ゲート幅を必要最小限の第１のゲート
時間幅に設定できるため、上記検出された第２のマーク
以降の第２のマークの誤検出の可能性を低くすることが
できる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の実施例の、ＺＣＡＶ方式の読み出し信
号処理回路の構成図である。

【図３】本発明の第１実施例における、読み出しタイミ
ング信号作成回路、及びアドレス復調回路の構成図であ
る。

【図４】図３の各部における信号のタイミング図であ
る。

【図５】本発明の第２実施例の読み出しタイミング信号
作成回路、及びアドレス復調回路の構成図である。

【図６】セクタ長カウンタの概念図である。

【図７】本発明の第２実施例の変形例の構成図である。

【図８】本発明の第２実施例の別の変形例の構成図であ
る。

【図９】光磁気ディスク装置の再生部分の構成図であ
る。

【図１０】光磁気ディスクのセクタフォーマットの概略
説明図である。

【図１１】セクタ中の各部の機能の説明図である。

【図１２】従来のＣＡＶ方式の読み出し信号処理回路の
構成図である。

【図１３】従来の読み出しタイミング信号作成回路、及
びアドレス復調回路の構成図である。

【符号の説明】

１１第１のマーク検出手段１２領域判定手段１３第２のマーク検出タイミング信号作成手段１４第２のマーク検出ゲート作成手段１５タイミング較正信号生成手段１６データ復調タイミング信号作成手段１７データ復調手段４４ＰＬＬ回路４５データ復調回路５４セレクタ５５アドレスマーク検出ゲート作成回路５６アドレスマーク検出回路５７アドレスデータ復調ゲート作成回路５８アドレスデータ復調回路５９アドレスデータ判別回路６５，６６波形成形回路７１ゾーンクロック発生回路７２読み出しタイミング信号作成回路７３アドレス復調回路７４セクタマーク検出回路７５ゾーン判定回路７６シフトレジスタ７７ディレーライン７８セクタ長カウンタ８１ディレー回路８２セレクタ８５シフトレジスタ８６プリセット回路８７ゲート幅設定回路８８セクタ長カウンタ８９ゲート幅設定回路

Claims

【特許請求の範囲】

【請求項１】複数の領域で異なる再生周波数を用い、
各セクタ中に、セクタの先頭を示す第１のマークと、上
記第１のマークから所定データ長後に隣接して位置する
第２のマーク及びアドレス部と、上記第２のマークから
所定データ長後に位置するデータ部とを持つ光ディスク
を用い、読み出しデータを復調する光ディスク再生装置
において、上記光ディスクからの読み出し信号より同期クロックを
分離せずに得られる非同期データから、上記第１のマー
クを検出し、第１のマーク検出信号を生成する第１のマ
ーク検出手段１１と、上記非同期データから、再生しているセクタが上記領域
のうちのどの領域にあるかを判定する領域判定手段と、上記領域判定手段から領域判定信号を供給されて、上記
第１のマーク検出信号が供給された第１のマーク検出時
点から、上記判定された領域に対応する所定時間遅延し
た時点で、第２のマーク検出タイミング信号を生成する
第２のマーク検出タイミング信号作成手段と、上記第２のマーク検出タイミング信号に同期した所定時
間幅の第２のマーク検出ゲート信号を生成する第２のマ
ーク検出ゲート作成手段と、上記第２のマーク検出ゲート信号のゲート時間内に、上
記光ディスクからの読み出し信号より同期クロックを分
離して生成された同期データから第２のマークを検出
し、第２のマーク検出時点を基準としたタイミング較正
信号を生成するタイミング較正信号生成手段と、上記タイミング較正信号生成手段から供給されるタイミ
ング較正信号を基準として、データ復調タイミング信号
を生成するデータ復調タイミング信号作成手段と、上記データ復調タイミング信号を用いて、上記同期デー
タから読み出しデータを復調するデータ復調手段１７と
を有することを特徴とする光ディスク再生装置。
【請求項２】前記光ディスクは、前記第２のマーク及
びアドレス部が複数記録されており、前記第２のマーク検出タイミング信号作成手段は、前記領域判定手段から供給される領域判定信号を用い
て、判定された領域に設定されている再生周波数の基準
クロック信号を生成する基準クロック生成手段と、前記第１のマーク検出時点から上記基準クロックを計数
して、第２のマーク検出用基準信号及びデータ復調タイ
ミング信号を生成するセクタ長計数手段と、上記第１のマーク検出時点、及び前記タイミング較正信
号が供給された時点で、上記セクタ長計数手段にタイミ
ング較正データを読み込ませる計数値較正手段と、上記第１のマーク検出時点以後第２のマークが検出され
るまでの間、上記セクタ長計数手段から供給される第２
のマーク検出用基準信号を所定時間遅延させて、第２の
マーク検出タイミング信号として出力し、第２のマーク
が検出された以後は、上記セクタ長計数手段から供給さ
れる第２のマーク検出用基準信号を遅延させることなく
第２のマーク検出タイミング信号として出力する遅延手
段とから構成され、前記データ復調タイミング信号作成手段は、上記基準クロック生成手段と、上記セクタ長計数手段と、上記計数値較正手段とから構成されることを特徴とする
請求項１記載の光ディスク再生装置。
【請求項３】前記セクタ長計数手段は、１セクタの全
データ長に対応する計数の終了後に、連続する次のセク
タについての前記第１のマーク検出信号を供給されなく
ても、自動的に上記次のセクタについての計数を開始す
るループ式カウンタであり、前記第１のマーク検出時及び前記第２のマーク検出時
に、前記第２のマーク検出ゲート信号のゲート時間幅を
必要最小限の第１の時間幅にすることを指定し、かつ、
１セクタについての第２のマーク検出ゲート信号の生成
が終了した後で次のセクタの読み出し開始前に、上記第
２のマーク検出ゲート信号のゲート時間幅を上記第１の
時間幅よりも広い第２の時間幅にすることを指定するゲ
ート幅設定信号を生成するゲート幅設定手段を有し、前記第２のマーク検出ゲート作成手段は、上記ゲート幅
設定手段から供給されるゲート幅設定信号の指定に従っ
て上記第２のマーク検出ゲート信号のゲート時間幅を設
定することを特徴とする請求項２記載の光ディスク再生
装置。
【請求項４】前記光ディスクは、前記第２のマーク及
びアドレス部が複数記録されており、前記第２のマーク検出タイミング信号作成手段は、前記領域判定手段から供給される領域判定信号を用い
て、判定された領域に設定されている再生周波数の基準
クロック信号を生成する基準クロック生成手段と、前記第１のマーク検出時点から上記基準クロックを計数
して、第２のマーク検出用基準信号及びデータ復調タイ
ミング信号を生成するセクタ長計数手段と、上記第１のマーク検出時点以後第２のマークが検出され
るまでの間、上記セクタ長計数手段から供給される第２
のマーク検出用基準信号を、上記判定された領域に対応
する所定時間遅延させて、第２のマーク検出タイミング
信号として出力し、第２のマークが検出された以後は、
上記セクタ長計数手段から供給される第２のマーク検出
用基準信号を遅延させることなく第２のマーク検出タイ
ミング信号として出力する遅延手段とから構成され、前記データ復調タイミング信号作成手段は、上記基準クロック生成手段と、上記セクタ長計数手段とから構成されることを特徴とす
る請求項１記載の光ディスク再生装置。
【請求項５】前記セクタ長計数手段は、１セクタの全
データ長に対応する計数の終了後に、連続する次のセク
タについての前記第１のマーク検出信号を供給されなく
ても、自動的に上記次のセクタについての計数を開始す
るループ式カウンタであり、前記第１のマーク検出時及び前記第２のマーク検出時
に、前記第２のマーク検出ゲート信号のゲート時間幅を
必要最小限の第１の時間幅にすることを指定し、かつ、
１セクタについての第２のマーク検出ゲート信号の生成
が終了した後で次のセクタの読み出し開始前に、上記第
２のマーク検出ゲート信号のゲート時間幅を上記第１の
時間幅よりも広い第２の時間幅にすることを指定するゲ
ート幅設定信号を生成するゲート幅設定手段を有し、前記第２のマーク検出ゲート作成手段は、上記ゲート幅
設定手段から供給されるゲート幅設定信号の指定に従っ
て上記第２のマーク検出ゲート信号のゲート時間幅を設
定することを特徴とする請求項４記載の光ディスク再生
装置。