JPH0786351A - 半導体集積回路装置およびその測定方法 - Google Patents
半導体集積回路装置およびその測定方法Info
- Publication number
- JPH0786351A JPH0786351A JP5186843A JP18684393A JPH0786351A JP H0786351 A JPH0786351 A JP H0786351A JP 5186843 A JP5186843 A JP 5186843A JP 18684393 A JP18684393 A JP 18684393A JP H0786351 A JPH0786351 A JP H0786351A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- integrated circuit
- contact
- semiconductor integrated
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000009792 diffusion process Methods 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 39
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 多くのコンタクトを自動的に短時間で測定・
評価しうる半導体集積回路装置を提供する。 【構成】 （ａ）図の点線内は１測定単位を示す。拡散
層２１、２２、２３にコンタクト３１、３２、３３を介
して接触する配線４１、４２、４３を形成する。測定に
当たって、ワード線１０をＸデコーダ７で高電位とする
ことにより拡散層２１−２２、２２−２３間を導通させ
る。第１のＹデコーダ８で配線４１、４２を選択して４
１、４２を電流源に接続し、第２のＹデコーダ９で配線
４２、４３を選択し、４２、４３を測定器に接続して電
圧を測定する。電流源の電流をＩ、電圧測定値をＶとす
ると、コンタクト３２の抵抗Ｒは、Ｒ＝Ｖ／Ｉ、と求め
られる。
評価しうる半導体集積回路装置を提供する。 【構成】 （ａ）図の点線内は１測定単位を示す。拡散
層２１、２２、２３にコンタクト３１、３２、３３を介
して接触する配線４１、４２、４３を形成する。測定に
当たって、ワード線１０をＸデコーダ７で高電位とする
ことにより拡散層２１−２２、２２−２３間を導通させ
る。第１のＹデコーダ８で配線４１、４２を選択して４
１、４２を電流源に接続し、第２のＹデコーダ９で配線
４２、４３を選択し、４２、４３を測定器に接続して電
圧を測定する。電流源の電流をＩ、電圧測定値をＶとす
ると、コンタクト３２の抵抗Ｒは、Ｒ＝Ｖ／Ｉ、と求め
られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置およ
びその測定方法に関し、特に、コンタクト抵抗の測定パ
ターンを有する半導体集積回路装置およびその測定方法
に関する。
びその測定方法に関し、特に、コンタクト抵抗の測定パ
ターンを有する半導体集積回路装置およびその測定方法
に関する。
【０００２】
【従来の技術】半導体集積回路装置においては、半導体
−金属接触をはじめとする様々なコンタクトが用いられ
ている。これらコンタクトの抵抗は、工程上のばらつき
等により十分な低抵抗化がなされなかったり大きくばら
つくことがあるが、これらコンタクトの抵抗は半導体集
積回路装置の特性に大きな影響を及ぼすものであるの
で、半導体集積回路装置の開発過程において、あるいは
製造ラインにおける工程管理のために、コンタクト抵抗
を測定・評価して抵抗値およびそのばらつきについて情
報を収集することが必要となる。この点につき、ＤＲＡ
Ｍを例に上げてより具体的に説明する。
−金属接触をはじめとする様々なコンタクトが用いられ
ている。これらコンタクトの抵抗は、工程上のばらつき
等により十分な低抵抗化がなされなかったり大きくばら
つくことがあるが、これらコンタクトの抵抗は半導体集
積回路装置の特性に大きな影響を及ぼすものであるの
で、半導体集積回路装置の開発過程において、あるいは
製造ラインにおける工程管理のために、コンタクト抵抗
を測定・評価して抵抗値およびそのばらつきについて情
報を収集することが必要となる。この点につき、ＤＲＡ
Ｍを例に上げてより具体的に説明する。
【０００３】図５は、半導体集積回路装置の一例として
の１トランジスタ−１キャパシタ型ＤＲＡＭのメモリセ
ル部の断面図である。同図に示されるように、この種半
導体集積回路装置は、キャパシタ下部電極５と拡散層２
０とを接続する第１のコンタクト３６を１セル当たり１
個有し、ビット線６と拡散層２１とを接続する第２のコ
ンタクト３７を２セル当たり１個有している。したがっ
て、４ＭｂｉｔＤＲＡＭは、第１のコンタクトを約４．
２×１０6 個有し、第２のコンタクトを約２．０×１０
6 個有している。
の１トランジスタ−１キャパシタ型ＤＲＡＭのメモリセ
ル部の断面図である。同図に示されるように、この種半
導体集積回路装置は、キャパシタ下部電極５と拡散層２
０とを接続する第１のコンタクト３６を１セル当たり１
個有し、ビット線６と拡散層２１とを接続する第２のコ
ンタクト３７を２セル当たり１個有している。したがっ
て、４ＭｂｉｔＤＲＡＭは、第１のコンタクトを約４．
２×１０6 個有し、第２のコンタクトを約２．０×１０
6 個有している。
【０００４】現在、セル内のトランジスタのオン抵抗が
１０ｋΩ程度、第１、第２のコンタクトの抵抗は１ｋΩ
程度であるため、第１、第２のコンタクト抵抗の相対ば
らつきを約１００％以下に抑えなければ、セル内トラン
ジスタのオン電流のばらつきが大きくなり、セルデータ
の書き込み、読みだし不良が発生する。したがって、工
程管理上、コンタクト抵抗が所定の範囲内にあるか否か
を監視することが必要となる。
１０ｋΩ程度、第１、第２のコンタクトの抵抗は１ｋΩ
程度であるため、第１、第２のコンタクト抵抗の相対ば
らつきを約１００％以下に抑えなければ、セル内トラン
ジスタのオン電流のばらつきが大きくなり、セルデータ
の書き込み、読みだし不良が発生する。したがって、工
程管理上、コンタクト抵抗が所定の範囲内にあるか否か
を監視することが必要となる。
【０００５】図６の（ａ）は、コンタクト抵抗評価用に
用いられる従来の半導体装置の平面図であり、図６の
（ｂ）は、そのＢ−Ｂ′線の断面図である（例えば、特
開昭６３−３３６６５号公報）。同図に示されるよう
に、半導体基板上のフィールド酸化膜２で囲まれた領域
内に拡散層２０が形成されており、この拡散層２０と、
層間絶縁膜４上に形成された配線４１、４２、４３と
は、それぞれコンタクト３１、３２、３３を介して接続
されている。
用いられる従来の半導体装置の平面図であり、図６の
（ｂ）は、そのＢ−Ｂ′線の断面図である（例えば、特
開昭６３−３３６６５号公報）。同図に示されるよう
に、半導体基板上のフィールド酸化膜２で囲まれた領域
内に拡散層２０が形成されており、この拡散層２０と、
層間絶縁膜４上に形成された配線４１、４２、４３と
は、それぞれコンタクト３１、３２、３３を介して接続
されている。
【０００６】この半導体装置を用いてのコンタクト抵抗
の測定は次のように行われる。配線４２、４３間に電流
Ｉを流す電流源を接続し、配線４１、４２間に電圧計を
接続してその間に生じた電位差を測定する。その電位差
Ｖから、コンタクト３２の抵抗Ｒは、 Ｒ＝Ｖ／Ｉ と求められる。即ち、電流Ｉにより配線４２とコンタク
ト３２直下の拡散層２０の間に生じる電圧降下Ｖはコン
タクト３２の抵抗Ｒによる電圧降下である。
の測定は次のように行われる。配線４２、４３間に電流
Ｉを流す電流源を接続し、配線４１、４２間に電圧計を
接続してその間に生じた電位差を測定する。その電位差
Ｖから、コンタクト３２の抵抗Ｒは、 Ｒ＝Ｖ／Ｉ と求められる。即ち、電流Ｉにより配線４２とコンタク
ト３２直下の拡散層２０の間に生じる電圧降下Ｖはコン
タクト３２の抵抗Ｒによる電圧降下である。
【０００７】また、コンタクトのオープン不良の歩留ま
りを評価するためには、図７にその縦断面図を示すよう
な、複数の拡散層２０が配線４４、４５、４６を介して
直列に接続されてなる半導体装置が用いられている。配
線４４、４６間に電圧Ｖを印加し、流れる電流Ｉを測定
する。その電流Ｉで電圧Ｖを割ると、回路の全抵抗Ｒが
求められる。この全抵抗Ｒは、コンタクト３０の抵抗、
拡散層２０の抵抗、配線４５の抵抗の和である。
りを評価するためには、図７にその縦断面図を示すよう
な、複数の拡散層２０が配線４４、４５、４６を介して
直列に接続されてなる半導体装置が用いられている。配
線４４、４６間に電圧Ｖを印加し、流れる電流Ｉを測定
する。その電流Ｉで電圧Ｖを割ると、回路の全抵抗Ｒが
求められる。この全抵抗Ｒは、コンタクト３０の抵抗、
拡散層２０の抵抗、配線４５の抵抗の和である。
【０００８】この例の回路では、コンタクト３０が、２
Ｎ個あるとき、拡散層２０はＮ個、配線４５はＮ−１個
存在する。２Ｎ個のコンタクトのうち、オープン不良が
１個でも存在していると、全コンタクトが直列にチェー
ン状に接続されているため、この半導体装置全体もオー
プン不良となる。即ち、２Ｎ個のコンタクトのオープン
不良を知ることができる。そして、２Ｎ個のコンタクト
３０の抵抗はこの半導体回路の全抵抗ＲからＮ個の拡散
層の抵抗とＮ−１個の配線４５の抵抗を減ずると得られ
る。しかし、１個のコンタクト３０の抵抗はその２Ｎ個
の平均値としてしか得られない。
Ｎ個あるとき、拡散層２０はＮ個、配線４５はＮ−１個
存在する。２Ｎ個のコンタクトのうち、オープン不良が
１個でも存在していると、全コンタクトが直列にチェー
ン状に接続されているため、この半導体装置全体もオー
プン不良となる。即ち、２Ｎ個のコンタクトのオープン
不良を知ることができる。そして、２Ｎ個のコンタクト
３０の抵抗はこの半導体回路の全抵抗ＲからＮ個の拡散
層の抵抗とＮ−１個の配線４５の抵抗を減ずると得られ
る。しかし、１個のコンタクト３０の抵抗はその２Ｎ個
の平均値としてしか得られない。
【０００９】
【発明が解決しようとする課題】上述した図６の
（ａ）、（ｂ）に示した半導体装置では、１回の測定で
１個のコンタクトの抵抗しか測定できないので、実際の
デバイスで用いられる数（４ＭｂｉｔＤＲＡＭでは約
６．２×１０6 個）のコンタクトを測定するのは困難で
あり、したがってコンタクト抵抗のばらつきがデバイス
の歩留まりに与える影響を正しく評価することができな
い。
（ａ）、（ｂ）に示した半導体装置では、１回の測定で
１個のコンタクトの抵抗しか測定できないので、実際の
デバイスで用いられる数（４ＭｂｉｔＤＲＡＭでは約
６．２×１０6 個）のコンタクトを測定するのは困難で
あり、したがってコンタクト抵抗のばらつきがデバイス
の歩留まりに与える影響を正しく評価することができな
い。
【００１０】また、図７に示した従来例回路では、コン
タクト数がＮのとき、コンタクトの抵抗値はＮ値のコン
タクトの平均値としてしか求めることができず、コンタ
クト抵抗のばらつきを評価できない。しかも、測定値か
ら拡散抵抗の推定値等を減じたものを抵抗値としている
ため誤差の大きい値しか得られない。また、Ｎが大きい
と全抵抗Ｒも大きくなり、流れる電流Ｉの値が電流測定
の下限に近づくため、Ｎを現在のデバイスが有する数に
するのは困難である。例えば、スタック型キャパシタの
下部電極と拡散層とのコンタクトの抵抗は約１ｋΩであ
り、１０6 個のコンタクトチェーンに１Ｖを印加した場
合には電流は約１ｎＡしか流れない。
タクト数がＮのとき、コンタクトの抵抗値はＮ値のコン
タクトの平均値としてしか求めることができず、コンタ
クト抵抗のばらつきを評価できない。しかも、測定値か
ら拡散抵抗の推定値等を減じたものを抵抗値としている
ため誤差の大きい値しか得られない。また、Ｎが大きい
と全抵抗Ｒも大きくなり、流れる電流Ｉの値が電流測定
の下限に近づくため、Ｎを現在のデバイスが有する数に
するのは困難である。例えば、スタック型キャパシタの
下部電極と拡散層とのコンタクトの抵抗は約１ｋΩであ
り、１０6 個のコンタクトチェーンに１Ｖを印加した場
合には電流は約１ｎＡしか流れない。
【００１１】したがって、この発明の目的とするところ
は、多数のコンタクトの抵抗を自動的に短時間に測定し
うるように構成した半導体集積回路装置を提供し、半導
体装置の製造工程等における抵抗値およびそのばらつき
に関する精度の高い情報を容易に入手できるようにする
ことである。
は、多数のコンタクトの抵抗を自動的に短時間に測定し
うるように構成した半導体集積回路装置を提供し、半導
体装置の製造工程等における抵抗値およびそのばらつき
に関する精度の高い情報を容易に入手できるようにする
ことである。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、複数の被測定コンタクトを有し、
各被測定コンタクトは、その一方の側が第１の導体に接
続され、その他方の側が、第１のスイッチング素子を介
して第２の導体に、第２のスイッチング素子を介して第
３の導体に接続されていることを特徴とする半導体集積
回路装置が提供される。また、その測定方法は、上記の
半導体集積回路装置において、前記第１、第２のスイッ
チング素子を導通せしめ、前記第１、第２の導体間に電
流源を接続し、前記第２、第３の導体間に測定器の入力
端子を接続するものである。
め、本発明によれば、複数の被測定コンタクトを有し、
各被測定コンタクトは、その一方の側が第１の導体に接
続され、その他方の側が、第１のスイッチング素子を介
して第２の導体に、第２のスイッチング素子を介して第
３の導体に接続されていることを特徴とする半導体集積
回路装置が提供される。また、その測定方法は、上記の
半導体集積回路装置において、前記第１、第２のスイッ
チング素子を導通せしめ、前記第１、第２の導体間に電
流源を接続し、前記第２、第３の導体間に測定器の入力
端子を接続するものである。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。本発明の半導体集積回路装置の第１の実施
例について、その全体の回路図を図１の（ａ）に示し、
その１セルに相当する、点線に囲まれた部分の平面図を
図１の（ｂ）に、また図１の（ｂ）のＡ−Ａ′線の断面
図を図１の（ｃ）に示す。図１の（ｂ）、（ｃ）におい
て、１は半導体基板、２は、ＬＯＣＯＳ法により形成さ
れたフィールド酸化膜、３はゲート酸化膜、４は、半導
体基板１上に形成された層間絶縁膜、１０は、ＭＯＳト
ランジスタのゲート電極を兼ねるワード線、２１、２
２、２３は、半導体基板１の表面領域内に形成された拡
散層、４１、４２、４３は、層間絶縁膜４上に形成され
た、層間絶縁膜４に開孔されたコンタクトホールおよび
その底面に形成されるコンタクト３１、３２、３３を介
して拡散層２１、２２、２３と接続された配線である。
て説明する。本発明の半導体集積回路装置の第１の実施
例について、その全体の回路図を図１の（ａ）に示し、
その１セルに相当する、点線に囲まれた部分の平面図を
図１の（ｂ）に、また図１の（ｂ）のＡ−Ａ′線の断面
図を図１の（ｃ）に示す。図１の（ｂ）、（ｃ）におい
て、１は半導体基板、２は、ＬＯＣＯＳ法により形成さ
れたフィールド酸化膜、３はゲート酸化膜、４は、半導
体基板１上に形成された層間絶縁膜、１０は、ＭＯＳト
ランジスタのゲート電極を兼ねるワード線、２１、２
２、２３は、半導体基板１の表面領域内に形成された拡
散層、４１、４２、４３は、層間絶縁膜４上に形成され
た、層間絶縁膜４に開孔されたコンタクトホールおよび
その底面に形成されるコンタクト３１、３２、３３を介
して拡散層２１、２２、２３と接続された配線である。
【００１４】次に、図１の（ａ）を参照してその回路構
成について説明する。図１の（ａ）における抵抗を表す
記号は各々コンタクトの抵抗を表し、各抵抗の番号は各
コンタクトの番号に対応している（この表現は、図３、
図４において共通する）。拡散層２１、２２間および拡
散層２２、２３間は、それぞれＭＯＳトランジスタのチ
ャネル領域となっており、ワード線１０が高電位になる
と導通する。ワード線１０はＸデコーダ７に接続されて
おり、Ｘデコーダ７により選択されたワード線には高電
位が、非選択のワード線には０電位が印加される。各配
線は、一方向側から第１のＹデコーダ８に、他方向側か
ら第２のＹデコーダ９に接続されている。各配線は第１
のＹデコーダで選択されない限り、フローティング状態
にある。
成について説明する。図１の（ａ）における抵抗を表す
記号は各々コンタクトの抵抗を表し、各抵抗の番号は各
コンタクトの番号に対応している（この表現は、図３、
図４において共通する）。拡散層２１、２２間および拡
散層２２、２３間は、それぞれＭＯＳトランジスタのチ
ャネル領域となっており、ワード線１０が高電位になる
と導通する。ワード線１０はＸデコーダ７に接続されて
おり、Ｘデコーダ７により選択されたワード線には高電
位が、非選択のワード線には０電位が印加される。各配
線は、一方向側から第１のＹデコーダ８に、他方向側か
ら第２のＹデコーダ９に接続されている。各配線は第１
のＹデコーダで選択されない限り、フローティング状態
にある。
【００１５】次に、その測定方法について説明する。図
２は、図１の半導体集積回路装置のコンタクト抵抗を測
定する際の行程順を示す流れ図である。まず、Ｘデコー
ダ７でワード線１０を選択して高電位にすると、拡散層
２１−２２間、２２−２３間が導通する。次に、第１の
Ｙデコーダ８で配線４１、４２を選択し、第１のＹデコ
ーダ側から電流Ｉの電流源を接続する。すると、コンタ
クト３１、拡散層２１、２２、コンタクト３２を介して
配線４１、４２間に電流Ｉが流れる。次に、第２のＹデ
コーダ９で配線４２、４３を選択して、配線４２、４３
を各々測定器の入力端子に接続し、配線４２、４３間の
電位差Ｖを第２のＹデコーダ側から測定する。
２は、図１の半導体集積回路装置のコンタクト抵抗を測
定する際の行程順を示す流れ図である。まず、Ｘデコー
ダ７でワード線１０を選択して高電位にすると、拡散層
２１−２２間、２２−２３間が導通する。次に、第１の
Ｙデコーダ８で配線４１、４２を選択し、第１のＹデコ
ーダ側から電流Ｉの電流源を接続する。すると、コンタ
クト３１、拡散層２１、２２、コンタクト３２を介して
配線４１、４２間に電流Ｉが流れる。次に、第２のＹデ
コーダ９で配線４２、４３を選択して、配線４２、４３
を各々測定器の入力端子に接続し、配線４２、４３間の
電位差Ｖを第２のＹデコーダ側から測定する。
【００１６】ここで、測定器の入力インピーダンスは十
分に高いものとすると、このとき、コンタクト３２と第
２のＹデコーダ９間に電流は流れず、コンタクト３３と
第２のＹデコーダ９間にも電流は流れないので、測定さ
れた電位差Ｖは、コンタクト３２の配線４２側上面とコ
ンタクト３３の配線４３側上面との電位差を示してい
る。そして、配線４３はフローティング状態にあるの
で、配線４３へコンタクト３３を介して拡散層２３、２
２から電流が流れることはなく、従ってコンタクト３３
の配線４３側上面とコンタクト３２の拡散層２２側下面
とは同電位となる。即ち、電位差Ｖはコンタクト３２の
配線４２側上面と拡散層２２側下面の電位差である。そ
れ故、コンタクト３２の抵抗Ｒは、Ｖと流れる電流Ｉか
ら、 Ｒ＝Ｖ／Ｉ と計算され、この計算結果は、記録装置（図示なし）に
出力される。
分に高いものとすると、このとき、コンタクト３２と第
２のＹデコーダ９間に電流は流れず、コンタクト３３と
第２のＹデコーダ９間にも電流は流れないので、測定さ
れた電位差Ｖは、コンタクト３２の配線４２側上面とコ
ンタクト３３の配線４３側上面との電位差を示してい
る。そして、配線４３はフローティング状態にあるの
で、配線４３へコンタクト３３を介して拡散層２３、２
２から電流が流れることはなく、従ってコンタクト３３
の配線４３側上面とコンタクト３２の拡散層２２側下面
とは同電位となる。即ち、電位差Ｖはコンタクト３２の
配線４２側上面と拡散層２２側下面の電位差である。そ
れ故、コンタクト３２の抵抗Ｒは、Ｖと流れる電流Ｉか
ら、 Ｒ＝Ｖ／Ｉ と計算され、この計算結果は、記録装置（図示なし）に
出力される。
【００１７】一測定が終了すると、デコーダにより次の
セルが選択され、同様の測定が繰り返される。測定はテ
スターを用いれば高速に行うことができ、負荷容量（約
１０ｐＦ）、負荷抵抗（約１００ｋΩ）による電圧立ち
上がり時間の遅れを考慮しても一測定時間を約１μ秒以
内に抑えることは十分可能である。したがって、１０6
個のセルの測定に要する時間を約１秒程度にすることが
できる。
セルが選択され、同様の測定が繰り返される。測定はテ
スターを用いれば高速に行うことができ、負荷容量（約
１０ｐＦ）、負荷抵抗（約１００ｋΩ）による電圧立ち
上がり時間の遅れを考慮しても一測定時間を約１μ秒以
内に抑えることは十分可能である。したがって、１０6
個のセルの測定に要する時間を約１秒程度にすることが
できる。
【００１８】設計ルールが１μｍであるとき、１セルの
寸法は約６×１１μｍ2 であるので、１０6 個の測定対
象コンタクトを有する本実施例の半導体集積回路装置で
は、チップ面積はデコーダ部分を除いて約６６ｍｍ2 で
あり、そこでの全コンタクト数は約３×１０6 個であ
る。
寸法は約６×１１μｍ2 であるので、１０6 個の測定対
象コンタクトを有する本実施例の半導体集積回路装置で
は、チップ面積はデコーダ部分を除いて約６６ｍｍ2 で
あり、そこでの全コンタクト数は約３×１０6 個であ
る。
【００１９】次に、図３を参照して本発明の第２の実施
例について説明する。図３の（ａ）は、第２の実施例に
よる半導体集積回路装置の全体の構成を示す回路図であ
り、図３の（ｂ）は、点線で囲まれた、その２測定単位
に相当する部分の平面図である。拡散層２１、２２、２
３、２４は、それぞれワード線１１、１２、１３によっ
て導通可能なチャネル領域を介して接している。配線４
１、４２、４３は、それぞれ３トランジスタ毎に拡散層
とのコンタクトを有する。
例について説明する。図３の（ａ）は、第２の実施例に
よる半導体集積回路装置の全体の構成を示す回路図であ
り、図３の（ｂ）は、点線で囲まれた、その２測定単位
に相当する部分の平面図である。拡散層２１、２２、２
３、２４は、それぞれワード線１１、１２、１３によっ
て導通可能なチャネル領域を介して接している。配線４
１、４２、４３は、それぞれ３トランジスタ毎に拡散層
とのコンタクトを有する。
【００２０】次に、第２の実施例の回路の測定方法につ
いて説明する。まず、Ｘデコーダ７でワード線１１、１
２を選択し、高電位にすると拡散層２１−２２間、２２
−２３間が導通する。次に、第１のＹデコーダ８で配線
４２、４３を選択し、第１のＹデコーダ側から電流Ｉの
電流源を接続する。するとコンタクト３１、拡散層２
１、２２、コンタクト３２を介して配線４２、４３間に
電流Ｉが流れる。次に、第２のＹデコーダ９で配線４
１、４３を選択し、それぞれ測定器の入力端子に接続
し、配線４１、４３間の電位差Ｖを第２のＹデコーダ側
から測定する。この測定された電位差は、第１の実施例
と同様な理由から、コンタクト３２の配線４３側上面と
拡散層２２側下面との電位差であり、コンタクト３２の
抵抗ＲはＶと流れる電流Ｉとから Ｒ＝Ｖ／Ｉ と計算される。
いて説明する。まず、Ｘデコーダ７でワード線１１、１
２を選択し、高電位にすると拡散層２１−２２間、２２
−２３間が導通する。次に、第１のＹデコーダ８で配線
４２、４３を選択し、第１のＹデコーダ側から電流Ｉの
電流源を接続する。するとコンタクト３１、拡散層２
１、２２、コンタクト３２を介して配線４２、４３間に
電流Ｉが流れる。次に、第２のＹデコーダ９で配線４
１、４３を選択し、それぞれ測定器の入力端子に接続
し、配線４１、４３間の電位差Ｖを第２のＹデコーダ側
から測定する。この測定された電位差は、第１の実施例
と同様な理由から、コンタクト３２の配線４３側上面と
拡散層２２側下面との電位差であり、コンタクト３２の
抵抗ＲはＶと流れる電流Ｉとから Ｒ＝Ｖ／Ｉ と計算される。
【００２１】この一測定が終了した後、Ｘデコーダ７に
より、ワード線１２、１３を選択し、高電位にすると、
拡散層２２−２３間、２３−２４間が導通する。次に、
第１のＹデコーダ８で配線４１、４３を選択し、第１の
Ｙデコーダ側から電流Ｉの電流源を接続する。すると、
コンタクト３２、拡散層２２、２３、コンタクト３３を
介して配線４１、４３間に電流Ｉが流れる。次に、第２
のＹデコーダ９で配線４１、４２を選択し、それぞれ測
定器の入力端子に接続し、配線４１、４２間の電位差Ｖ
を第２のＹデコーダ側から測定する。この測定値は、上
記説明と同様の理由により、コンタクト３３の配線４１
側上面と拡散層２３側下面との電位差であり、コンタク
ト３３の抵抗Ｒは、電位差Ｖと流れる電流Ｉとから Ｒ＝Ｖ／Ｉ と計算される。
より、ワード線１２、１３を選択し、高電位にすると、
拡散層２２−２３間、２３−２４間が導通する。次に、
第１のＹデコーダ８で配線４１、４３を選択し、第１の
Ｙデコーダ側から電流Ｉの電流源を接続する。すると、
コンタクト３２、拡散層２２、２３、コンタクト３３を
介して配線４１、４３間に電流Ｉが流れる。次に、第２
のＹデコーダ９で配線４１、４２を選択し、それぞれ測
定器の入力端子に接続し、配線４１、４２間の電位差Ｖ
を第２のＹデコーダ側から測定する。この測定値は、上
記説明と同様の理由により、コンタクト３３の配線４１
側上面と拡散層２３側下面との電位差であり、コンタク
ト３３の抵抗Ｒは、電位差Ｖと流れる電流Ｉとから Ｒ＝Ｖ／Ｉ と計算される。
【００２２】このようにして同様の測定を繰り返すこと
により、各配線と各拡散層とのコンタクト３１、３２、
３３、３４等の抵抗をすべて測定できる。テスター等の
使用や測定時間については第１の実施例の場合と同様で
ある。本実施例では、設計ルールが１μｍであるとき、
１トランジスタの寸法は約５×１１μｍ2 であるので、
１０6 個の測定対象コンタクトを有する半導体集積回路
装置のチップ面積は、デコーダ部分を除いて約５５ｍｍ
2 であり、そこでの全コンタクト数は約１０6 個であ
る。
により、各配線と各拡散層とのコンタクト３１、３２、
３３、３４等の抵抗をすべて測定できる。テスター等の
使用や測定時間については第１の実施例の場合と同様で
ある。本実施例では、設計ルールが１μｍであるとき、
１トランジスタの寸法は約５×１１μｍ2 であるので、
１０6 個の測定対象コンタクトを有する半導体集積回路
装置のチップ面積は、デコーダ部分を除いて約５５ｍｍ
2 であり、そこでの全コンタクト数は約１０6 個であ
る。
【００２３】次に、図４を参照して本発明の第３の実施
例について説明する。図４の（ａ）は、第３の実施例に
よる半導体集積回路装置の全体の構成を示す回路図であ
り、図４の（ｂ）は、点線で囲まれた、その１セルに相
当する部分の平面図である。この実施例は、ゲート電極
と金属配線との間のコンタクト抵抗を測定するのに好適
な回路を提供するものである。島状配線６０は、配線４
１、４２、４３の下層に配置された配線であって、例え
ばワード線１０と同一層の導電体によって構成される。
中継端子７１、７２は、配線４１、４２、４３と同一層
の導電体によって構成されている。島状配線６０は、コ
ンタクト３５を介して配線４２と接続され、コンタクト
５１、５４を介して中継端子７１、７２と接続されてい
る。また、拡散層２４、２６は、コンタクト５３、５６
を介して配線４１、４３と接続され、拡散層２５、２７
は、コンタクト５２、５５を介して中継端子７１、７２
と接続されている。拡散層２４、２５、および拡散層２
６、２７は、ワード線１０により制御されるチャネル領
域を介して接している。
例について説明する。図４の（ａ）は、第３の実施例に
よる半導体集積回路装置の全体の構成を示す回路図であ
り、図４の（ｂ）は、点線で囲まれた、その１セルに相
当する部分の平面図である。この実施例は、ゲート電極
と金属配線との間のコンタクト抵抗を測定するのに好適
な回路を提供するものである。島状配線６０は、配線４
１、４２、４３の下層に配置された配線であって、例え
ばワード線１０と同一層の導電体によって構成される。
中継端子７１、７２は、配線４１、４２、４３と同一層
の導電体によって構成されている。島状配線６０は、コ
ンタクト３５を介して配線４２と接続され、コンタクト
５１、５４を介して中継端子７１、７２と接続されてい
る。また、拡散層２４、２６は、コンタクト５３、５６
を介して配線４１、４３と接続され、拡散層２５、２７
は、コンタクト５２、５５を介して中継端子７１、７２
と接続されている。拡散層２４、２５、および拡散層２
６、２７は、ワード線１０により制御されるチャネル領
域を介して接している。
【００２４】次に、第３の実施例の回路の測定方法につ
いて説明する。まず、Ｘデコーダ７でワード線１０を選
択し高電位にすると、拡散層２４−２５間、２６−２７
間が導通する。次に、第１のＹデコーダ８で配線４１、
４２を選択し、第１のＹデコーダ側から電流Ｉの電流源
を接続する。すると、コンタクト５３、拡散層２４、２
５、コンタクト５２、中継端子７１、コンタクト５１、
島状配線６０、コンタクト３５を介して配線４１、４２
間に電流Ｉが流れる。
いて説明する。まず、Ｘデコーダ７でワード線１０を選
択し高電位にすると、拡散層２４−２５間、２６−２７
間が導通する。次に、第１のＹデコーダ８で配線４１、
４２を選択し、第１のＹデコーダ側から電流Ｉの電流源
を接続する。すると、コンタクト５３、拡散層２４、２
５、コンタクト５２、中継端子７１、コンタクト５１、
島状配線６０、コンタクト３５を介して配線４１、４２
間に電流Ｉが流れる。
【００２５】次に、第２のＹデコーダ９で配線４２、４
３を選択し、それぞれ測定器の入力端子に接続し、配線
４２、４３間の電位差Ｖを第２のＹデコーダ側から測定
する。測定された電位差Ｖは、上述の説明と同様な理由
から、コンタクト３５の配線４２側上面と島状配線６０
側下面との電位差であり、コンタクト３５の抵抗Ｒは電
位差Ｖと流れる電流Ｉとから、 Ｒ＝Ｖ／Ｉ と計算される。
３を選択し、それぞれ測定器の入力端子に接続し、配線
４２、４３間の電位差Ｖを第２のＹデコーダ側から測定
する。測定された電位差Ｖは、上述の説明と同様な理由
から、コンタクト３５の配線４２側上面と島状配線６０
側下面との電位差であり、コンタクト３５の抵抗Ｒは電
位差Ｖと流れる電流Ｉとから、 Ｒ＝Ｖ／Ｉ と計算される。
【００２６】一測定が終了すると、デコーダにより次の
セルへ選択が移り、同様の測定が繰り返される。このよ
うにして下層配線（６０）と上層配線（４２）とを接続
するコンタクトの抵抗を測定することができる。テスタ
ー等の使用や測定時間については第１の実施例と同様で
ある。本実施例では、設計ルートが１μｍであるとき、
１セルの寸法は約６．５×１３μｍ2 であるので、１０
6 個の測定対象コンタクトを有する本実施例による半導
体集積回路装置のチップ面積は、デコーダ部分を除いて
約８５ｍｍ2 であり、そこでの全コンタクト数は約７×
１０6 個である。
セルへ選択が移り、同様の測定が繰り返される。このよ
うにして下層配線（６０）と上層配線（４２）とを接続
するコンタクトの抵抗を測定することができる。テスタ
ー等の使用や測定時間については第１の実施例と同様で
ある。本実施例では、設計ルートが１μｍであるとき、
１セルの寸法は約６．５×１３μｍ2 であるので、１０
6 個の測定対象コンタクトを有する本実施例による半導
体集積回路装置のチップ面積は、デコーダ部分を除いて
約８５ｍｍ2 であり、そこでの全コンタクト数は約７×
１０6 個である。
【００２７】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の範囲内において各種
の変更が可能である。例えば、ＭＯＳトランジスタに代
えバイポーラトランジスタ等他のスイッチング素子を用
いることができ、また、同一集積回路内に図１、図３、
図４の実施例の回路を混在させるようにすることもでき
る。また、配線の両側に配置されていたＹデコーダを一
方の側のみとし、１つのＹデコーダによって電流源への
接続と測定器への接続を実行させるようにすることがで
きる。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の範囲内において各種
の変更が可能である。例えば、ＭＯＳトランジスタに代
えバイポーラトランジスタ等他のスイッチング素子を用
いることができ、また、同一集積回路内に図１、図３、
図４の実施例の回路を混在させるようにすることもでき
る。また、配線の両側に配置されていたＹデコーダを一
方の側のみとし、１つのＹデコーダによって電流源への
接続と測定器への接続を実行させるようにすることがで
きる。
【００２８】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置は、複数の被測定コンタクトを有し、各被測
定コンタクトは、一方の側が第１の導体に接続され、そ
の他方の側が、第１のスイッチング素子を介して第２の
導体に、第２のスイッチング素子を介して第３の導体に
接続されており、このような測定単位がマトリックス状
に配置されたものであるので、以下の効果を奏すること
ができる。 測定対象のコンタクトを含む測定単位をデコーダに
より順次選択し、自動的に測定を続行することが可能と
なり、実デバイスに含まれる程度の数のコンタクトを実
用化可能な程度の短時間で測定することが可能となる。 拡散層の抵抗、配線の抵抗等を除いた個々のコンタ
クト抵抗のみを直接検出することができるようになり、
コンタクト数が約１０6 個と多くても、また、スイッチ
ングトランジスタであるＭＯＳトランジスタのオン抵抗
（約１０ｋΩ）に比べ、測定対象コンタクトが低抵抗
（約１ｋΩ〜１００Ω）であっても、測定電圧、電流を
測定機器の測定可能な範囲内とした測定が可能となる。 チップ上の殆どのコンタクトを測定対象とすること
もできるようになり、効率のよいチップの作製が可能と
なる。
積回路装置は、複数の被測定コンタクトを有し、各被測
定コンタクトは、一方の側が第１の導体に接続され、そ
の他方の側が、第１のスイッチング素子を介して第２の
導体に、第２のスイッチング素子を介して第３の導体に
接続されており、このような測定単位がマトリックス状
に配置されたものであるので、以下の効果を奏すること
ができる。 測定対象のコンタクトを含む測定単位をデコーダに
より順次選択し、自動的に測定を続行することが可能と
なり、実デバイスに含まれる程度の数のコンタクトを実
用化可能な程度の短時間で測定することが可能となる。 拡散層の抵抗、配線の抵抗等を除いた個々のコンタ
クト抵抗のみを直接検出することができるようになり、
コンタクト数が約１０6 個と多くても、また、スイッチ
ングトランジスタであるＭＯＳトランジスタのオン抵抗
（約１０ｋΩ）に比べ、測定対象コンタクトが低抵抗
（約１ｋΩ〜１００Ω）であっても、測定電圧、電流を
測定機器の測定可能な範囲内とした測定が可能となる。 チップ上の殆どのコンタクトを測定対象とすること
もできるようになり、効率のよいチップの作製が可能と
なる。
【図１】本発明の第１の実施例の全体回路図、その部分
平面図およびその部分断面図。
平面図およびその部分断面図。
【図２】本発明の第１の実施例の測定方法を示す流れ
図。
図。
【図３】本発明の第２の実施例の全体の回路図およびそ
の部分平面図。
の部分平面図。
【図４】本発明の第３の実施例の全体の回路図およびそ
の部分平面図。
の部分平面図。
【図５】本発明の背景を説明するためのＤＲＡＭの断面
図。
図。
【図６】第１の従来例の平面図と断面図。
【図７】第２の従来例の断面図。
１ 半導体基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ 層間絶縁膜 ５ キャパシタ下部電極 ６ ビット線 ７ Ｘデコーダ ８ 第１のＹデコーダ ９ 第２のＹデコーダ １０〜１３ ワード線 ２０〜２７ 拡散層 ３０〜３５ コンタクト ３６ 第１のコンタクト ３７ 第２のコンタクト ４１〜４６ 配線 ５１〜５６ コンタクト ６０ 島状配線 ７１、７２ 中継端子
Claims (7)
- 【請求項１】 複数の被測定コンタクトを有し、各被測
定コンタクトは、その一方の側が第１の導体に接続さ
れ、その他方の側が、第１のスイッチング素子を介して
第２の導体に、第２のスイッチング素子を介して第３の
導体に接続されていることを特徴とする半導体集積回路
装置。 - 【請求項２】 各スイッチング素子の制御ゲート電極
は、一端がＸデコーダに接続されたワード線に接続さ
れ、前記第１、第２、第３の導体は、前記ワード線に直
交して平行に配置され、その一方の端が第１のＹデコー
ダに、その他方の端が第２のＹデコーダに接続されてい
ることを特徴とする請求項１記載の半導体集積回路装
置。 - 【請求項３】 前記第１、第２のスイッチング素子が、
それぞれ第１、第２のＭＯＳトランジスタによって構成
されており、被測定コンタクトの前記他方の側が、前記
第１のＭＯＳトランジスタの一方のソース・ドレイン領
域と前記第２のＭＯＳトランジスタの一方のソース・ド
レイン領域との共通の拡散層であることを特徴とする請
求項１記載の半導体集積回路装置。 - 【請求項４】 前記第１、第２のスイッチング素子が、
それぞれ第１、第２のＭＯＳトランジスタによって構成
されており、被測定コンタクトの前記他方の側が前記第
１、第２のＭＯＳトランジスタのゲート電極と同一材料
の導電体であり、該導電体は、第１の中継端子を介して
前記第１のＭＯＳトランジスタの一方のソース・ドレイ
ン領域と接続され、第２の中継端子を介して前記第２の
ＭＯＳトランジスタの一方のソース・ドレイン領域と接
続されていることを特徴とする請求項１記載の半導体集
積回路装置。 - 【請求項５】 複数の被測定コンタクトを有し、各被測
定コンタクトは、一方の側が第１の導体に接続され、そ
の他方の側が、第１のスイッチング素子を介して第２の
導体に、第２のスイッチング素子を介して第３の導体に
接続されている半導体集積回路装置の測定方法であっ
て、前記第１、第２のスイッチング素子を導通せしめ、
前記第１、第２の導体間に電流源を接続し、前記第２、
第３の導体間に測定器の入力端子を接続することを特徴
とする半導体集積回路装置の測定方法。 - 【請求項６】 複数の被測定コンタクトを有し、各被測
定コンタクトは、一方の側が第１の導体に接続され、そ
の他方の側が、第１のスイッチング素子を介して第２の
導体に、第２のスイッチング素子を介して第３の導体に
接続され、各スイッチング素子の制御ゲート電極が、一
端がＸデコーダに接続されたワード線に接続され、前記
第１、第２、第３の導体が、Ｙデコーダに接続されてい
る半導体集積回路装置の測定方法であって、前記Ｘデコ
ーダを介して前記第１、第２のスイッチング素子を導通
させ、前記Ｙデコーダを介して前記第１、第２の導体に
電流源に接続し、前記第２、第３の導体に測定器の入力
端子を接続することを特徴とする半導体集積回路装置の
測定方法。 - 【請求項７】 複数の被測定コンタクトを有し、各被測
定コンタクトは、一方の側が第１の導体に接続され、そ
の他方の側が、第１のスイッチング素子を介して第２の
導体に、第２のスイッチング素子を介して第３の導体に
接続され、各スイッチング素子の制御ゲート電極は、一
端がＸデコーダに接続されたワード線に接続され、前記
第１、第２、第３の導体は、その一方の端が第１のＹデ
コーダに、その他方の端が第２のＹデコーダに接続され
ている半導体集積回路装置の測定方法であって、前記Ｘ
デコーダを介して前記第１、第２のスイッチング素子を
導通させ、前記第１のＹデコーダを介して前記第１、第
２の導体に電流源を接続し、前記第２のＹデコーダを介
して前記第２、第３の導体を測定器の入力端子に接続す
ることを特徴とする半導体集積回路装置の測定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5186843A JP2551340B2 (ja) | 1993-06-30 | 1993-06-30 | コンタクト抵抗測定用半導体集積回路装置およびその測定方法 |
| US08/266,574 US5450016A (en) | 1993-06-30 | 1994-06-28 | Method of quickly evaluating contact resistance of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5186843A JP2551340B2 (ja) | 1993-06-30 | 1993-06-30 | コンタクト抵抗測定用半導体集積回路装置およびその測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786351A true JPH0786351A (ja) | 1995-03-31 |
| JP2551340B2 JP2551340B2 (ja) | 1996-11-06 |
Family
ID=16195611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5186843A Expired - Fee Related JP2551340B2 (ja) | 1993-06-30 | 1993-06-30 | コンタクト抵抗測定用半導体集積回路装置およびその測定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5450016A (ja) |
| JP (1) | JP2551340B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004537859A (ja) * | 2001-07-31 | 2004-12-16 | ザイリンクス インコーポレイテッド | 集積回路製造におけるテスト用ビアおよびコンタクト |
| CN108414837A (zh) * | 2018-02-06 | 2018-08-17 | 华南理工大学 | 一种架空地线与预绞丝接触端口接触电阻的实验测量方法 |
| CN114121894A (zh) * | 2020-09-01 | 2022-03-01 | 南亚科技股份有限公司 | 半导体结构 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2718380B2 (ja) * | 1994-10-19 | 1998-02-25 | 日本電気株式会社 | 半導体装置の電気特性検査パターン及び検査方法 |
| US5786700A (en) * | 1996-05-20 | 1998-07-28 | International Business Machines Corporation | Method for determining interconnection resistance of wire leads in electronic packages |
| JPH10154732A (ja) * | 1996-11-22 | 1998-06-09 | Mitsubishi Electric Corp | 半導体素子分離端欠陥評価テスト構造および該テスト構造を用いた評価方法 |
| US6255707B1 (en) | 1998-08-24 | 2001-07-03 | Lucent Technologies, Inc. | Semiconductor laser reliability test structure and method |
| US6323661B1 (en) * | 1999-05-03 | 2001-11-27 | General Electric Company | Measurement of printed circuit-to-conductive substrate contact resistance |
| KR100399976B1 (ko) * | 2001-11-23 | 2003-09-29 | 주식회사 하이닉스반도체 | 콘택 저항 측정용 테스트 패턴 및 그 제조 방법 |
| US6977512B2 (en) * | 2003-12-04 | 2005-12-20 | Lsi Logic Corporation | Method and apparatus for characterizing shared contacts in high-density SRAM cell design |
| TWI252943B (en) * | 2004-05-24 | 2006-04-11 | Hannstar Display Corp | Measuring method and structure for bonding impedance |
| CN115621143A (zh) * | 2021-07-14 | 2023-01-17 | 长鑫存储技术有限公司 | 一种接触插塞电阻值的测量方法及测试结构 |
| US20230016770A1 (en) * | 2021-07-14 | 2023-01-19 | Changxin Memory Technologies, Inc. | Method for measuring resistance value of contact plug and testing structure |
| CN115267335B (zh) * | 2022-08-01 | 2025-10-28 | 长鑫存储技术有限公司 | 位线接触节点电阻的测量方法及设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268946A (ja) * | 1988-07-25 | 1990-03-08 | American Teleph & Telegr Co <Att> | 半導体集積回路ウェーハ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628144A (en) * | 1983-06-07 | 1986-12-09 | California Institute Of Technology | Method for contact resistivity measurements on photovoltaic cells and cell adapted for such measurement |
| US4672314A (en) * | 1985-04-12 | 1987-06-09 | Rca Corporation | Comprehensive semiconductor test structure |
| JPH07109844B2 (ja) * | 1988-09-28 | 1995-11-22 | 日本電気株式会社 | 半導体集積回路 |
| JPH04250647A (ja) * | 1991-01-25 | 1992-09-07 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US5239270A (en) * | 1992-02-24 | 1993-08-24 | National Semiconductor Corporation | Wafer level reliability contact test structure and method |
| US5293133A (en) * | 1992-08-27 | 1994-03-08 | Quicklogic Corporation | Method of determining an electrical characteristic of an antifuse and apparatus therefor |
| JPH087616B2 (ja) * | 1992-11-27 | 1996-01-29 | 本田技研工業株式会社 | ロボットのアーム姿勢制御方法 |
-
1993
- 1993-06-30 JP JP5186843A patent/JP2551340B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-28 US US08/266,574 patent/US5450016A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268946A (ja) * | 1988-07-25 | 1990-03-08 | American Teleph & Telegr Co <Att> | 半導体集積回路ウェーハ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004537859A (ja) * | 2001-07-31 | 2004-12-16 | ザイリンクス インコーポレイテッド | 集積回路製造におけるテスト用ビアおよびコンタクト |
| CN108414837A (zh) * | 2018-02-06 | 2018-08-17 | 华南理工大学 | 一种架空地线与预绞丝接触端口接触电阻的实验测量方法 |
| CN114121894A (zh) * | 2020-09-01 | 2022-03-01 | 南亚科技股份有限公司 | 半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2551340B2 (ja) | 1996-11-06 |
| US5450016A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551340B2 (ja) | コンタクト抵抗測定用半導体集積回路装置およびその測定方法 | |
| US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
| CN112420671B (zh) | 一种正交形栅测试结构及测试装置及方法及系统 | |
| KR100213393B1 (ko) | 반도체 결함 분석을 위한 테스트 칩 및 이를 사용한 반도체 제조 공정의 퍼포먼스 평가 방법 | |
| US7304485B2 (en) | Analysis of the quality of contacts and vias in multi-metal fabrication processes of semiconductor devices, method and test chip architecture | |
| US9859177B2 (en) | Test method and structure for integrated circuits before complete metalization | |
| CN100459129C (zh) | 带有半导体衬底和测试结构的半导体产品及方法 | |
| US6977512B2 (en) | Method and apparatus for characterizing shared contacts in high-density SRAM cell design | |
| US6842019B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
| JPH077064A (ja) | 半導体集積回路 | |
| JP4136805B2 (ja) | 半導体装置の評価装置及びそれを用いた半導体装置の評価方法 | |
| JP3196813B2 (ja) | 半導体メモリ | |
| US20050194614A1 (en) | Integrated semiconductor memory and method for electrically stressing an integrated semiconductor memory | |
| JP2925287B2 (ja) | 半導体装置 | |
| EP0704901A1 (en) | Tolerant integrated circuit to great manufacturing faults | |
| US7663243B2 (en) | Semiconductor memory device comprising pseudo ground pad and related method | |
| US10643735B1 (en) | Passive array test structure for cross-point memory characterization | |
| KR100935195B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JP3803343B2 (ja) | 半導体装置の評価方法 | |
| JP2006041420A (ja) | 電子デバイスの評価素子及び電子デバイスの評価方法 | |
| US20250383392A1 (en) | Time-dependent dielectric breakdown (tddb) test unit circuit, measurement circuit, and method thereof | |
| KR20110052047A (ko) | 구리 배선을 포함한 반도체 장치 내 테스트 회로 | |
| JPH0153513B2 (ja) | ||
| JPH05243359A (ja) | チップダイ用強誘電コンデンサテスト構成体 | |
| CN114895170A (zh) | 电性测试结构及电性测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |