JPH0786406A - 半導体装置の概略配線決定方法 - Google Patents

半導体装置の概略配線決定方法

Info

Publication number
JPH0786406A
JPH0786406A JP5182593A JP18259393A JPH0786406A JP H0786406 A JPH0786406 A JP H0786406A JP 5182593 A JP5182593 A JP 5182593A JP 18259393 A JP18259393 A JP 18259393A JP H0786406 A JPH0786406 A JP H0786406A
Authority
JP
Japan
Prior art keywords
wiring
node
channel
nodes
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5182593A
Other languages
English (en)
Inventor
Tadanao Tsubota
田 忠 直 坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5182593A priority Critical patent/JPH0786406A/ja
Publication of JPH0786406A publication Critical patent/JPH0786406A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【目的】 アナログ回路を含むLSIの自動配線方法に
おいて、短時間でネットの処理手順に依存せず、アナロ
グ回路に対して要求される条件を満足する配線経路を決
定する自動配線方法を提供する。 【構成】 ステップS1でチャネルグラフが作成され
る。ステップS2でチャネルグラフ上に配された素子と
全ノードとの最短距離をコストに換算したコストテーブ
ルが作成される。ステップS3でネット毎の配線経路候
補がリストアップされる。ステップS4でネットの処理
順序が決定される。そしてステップS5で全ネットを通
じた配線経路が決定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、要求仕様の厳しいアナ
ログLSI(大規模集積回路)やアナログ・デジタル混
載LSI、例えば高周波通信用LSIに適した自動配線
方法に関し、特に概略配線経路を決定する方法に関す
る。
【0002】
【従来の技術】従来、デジタルLSI等において、素子
レベルの自動配線をCAD(ComputerAide
d Design)により行う場合、迷路法等の方法に
より詳細な配線経路を求めていた。
【0003】この迷路法によると、最終結果の品質が、
同電位の配線要求(以下、ネットと呼ぶ)の処理順序に
より決定されてしまうという問題があった。具体的に
は、決定済みの配線経路の存在がその後に必要な配線経
路の障害になるという問題があった。
【0004】
【発明が解決しようとする課題】この迷路法を用いて、
アナログLSIやアナログ・デジタル混載LSIにおい
て、詳細な配線経路を求めようとすると、アナログ回路
に対して厳しく要求される条件(対基板容量、配線寄生
抵抗等)を満足する解(配線経路)が得られるという保
証がないという問題があった。
【0005】さらに、得られた配線経路が所望の条件
(評価関数)に対して最適なもの(最適解)であるとい
う保証がないという問題があった。
【0006】最適解を保証するには総当たりで順次解
(候補)を調べる手法をとらざるを得ないが、これには
莫大な時間がかかる。
【0007】従って本発明の目的は、アナログLSIや
アナログ・デジタル混載LSIにおいて、迷路法等の方
法により直接詳細な配線経路を求めるのではなく、その
前に、概略配線経路を求め、短時間でネットの処理順序
に依存せず、アナログ回路に対して要求される条件を満
足する解が得られる自動配線方法を提供するものであ
る。
【0008】
【課題を解決するための手段】本発明の概略配線方法
は、チャネルグラフのチャネル上の全ノードからチャネ
ルグラフ上に配された素子への最短距離を測定する工程
と、前記最短距離を基に、同電位の配線要求を満たす配
線経路を少なくとも1つ探索する工程と、前記探索され
た配線経路を基に、異なる電位の配線要求の処理順序を
決定する工程と、前記決定した順位において、最適な配
線経路の組合わせを選択する工程とを備える。
【0009】好適な実施例ではまず公知の方法によりチ
ャネルグラフが作成される。そしてチャネルグラグ上の
全ノードから全素子への最短距離をコストに換算したコ
ストテーブルが用意される。次にコストテーブルを参照
して分枝限定法によってネット毎の配線経路候補をリス
トアップする。この配線経路候補数によって配線処理を
行うネットの順番を決定する。ここでは配線経路候補数
の少ない順とする。そして分枝限定法によって全ネット
に対し、配線処理順序が決定したネット順にネット毎に
配線経路候補の中から配線経路を1つ選択することによ
り全ネットの配線経路が決定される。
【0010】
【作用】上記方法によれば、コストテーブルを参照する
ことにより電気的制約条件を満足するネット毎のすべて
の配線経路候補が効率的に求められる。配線処理を行う
ネットの順番は配線経路候補数の少ない順とするので配
線処理時間が短縮される。そして分枝限定法によって全
ネットを通じて最適な配線経路が決定される。
【0011】
【実施例】本発明の半導体装置の概略配線決定方法の実
施例を図面を参照して説明する。
【0012】図1は本発明の半導体装置の概略配線決定
方法の全体的な処理手順を示すフローチャートである。
【0013】従来のようにして、所望の電気的仕様によ
り回路設計及び各素子のレイアウトが決定すると、ステ
ップS1で、公知の方法によりチャネルグラフが作成さ
れる。
【0014】図2はチャネルグラフを示しており、トラ
ンジスタ、抵抗そしてキャパシタ等の素子1〜6が所望
の電気的仕様を満たし、チップ面積が最小になるような
位置関係で配置されている。そして各素子は配線用端子
1a,1b,1c〜6a,6b,6cを有している。
【0015】各素子を素子間の配線可能領域を抽象化し
たチャネルC1〜C18が取り囲んでおり、それらのチ
ャネルは各ノードN1〜N13により互いに接続されて
いる。さらに各配線用端子1a,1b,1c〜6a,6
b,6c上にノードN1a,N1b,N1c〜N6a,
N6b,N6cが設けられ、各配線用端子上のノードか
ら隣接するチャネルに垂線を降ろした位置にはノードN
14〜N49が設けられている。なお各チャネルは、そ
の上に設けられたノードにより、さらに複数のチャネル
に分割される。そして各配線用端子上のノードと、これ
に垂直な位置関係にあるチャネル上のノードとを結ぶ図
2に点線で示した経路もチャネルとなる。さらに、例え
ばノードN23から素子3上を通過してチャネルC7上
の図示しないノードとを結ぶ経路もチャネルとすること
ができる。
【0016】なおこのチャネルグラフは、所望の電気的
仕様により決定された配線用端子上のノードの各々か
ら、それらに隣接するノード(上記垂直な位置関係にあ
るチャネル上のノード)までの距離や各ノード間の距離
を基にして決定される。具体的には、ノードN1aから
ノード14,N17及びN20までの距離やノードN4
aからノードN30,N35、N37までの距離やノー
ドN1〜N14〜N2までの距離がコストに換算して決
定されている。
【0017】次にステップS2で、ノードN1〜N49
からすべての配線用端子上のノードN1a,N1b,N
1c〜N6a,N6b,N6cへの最短距離を表すコス
トテーブルが作成される。
【0018】図3はノードN1〜N49の中のある1つ
のノードのコストテーブルを示している。このテーブル
の左欄の端子名であるterm1〜15が配線用端子1
a,1b,1c〜6a,6b,6c に各々対応してお
り、右欄はノードN1〜N49の中のある1つのノード
から各term1〜15上のノードN1a,N1b,N
1c〜N6a,N6b,N6cへの最短距離をコストに
換算して示している。
【0019】次にステップS3で、作成されたコストテ
ーブルを用いて分枝限定法によってネット毎のすべての
配線経路候補をリストアップする。
【0020】次にステップS4で、リストアップされた
配線経路候補数を参照して配線処理を行うネットの順番
を決定する。ここでは配線経路候補数の少ないネット順
とし、そして配線経路候補数が同じネットが複数ある場
合は配線距離の長いネットを優先する。
【0021】次にステップS5で、分枝限定法によって
全ネットに対し、配線処理順序が決定したネット順にネ
ット毎に配線経路候補の中から配線経路を1つ選択す
る。これにより全ネットの配線経路が決定される。
【0022】図4に示すフローチャートによって、図1
のステップS2で作成されるコストテーブルの作成手順
を説明する。
【0023】ステップS21で、ノードN1〜N49の
すべてのコストテーブルの最低コストを初期化して無限
大にする。
【0024】次にステップS22で、図2のチャネルグ
ラフ作成時に分かっていた配線用端子上のノードから隣
接するノード(垂直な位置関係にあるノード)までの距
離に相当するコストデータをそれらの隣接ノードに通知
する。
【0025】次にステップS23で、各隣接ノードにお
いて通知されたデータとその隣接ノードのコストテーブ
ルの最低コスト欄に記入済みの既知データとを比較す
る。
【0026】比較の結果、前者が後者より小さい場合は
ステップS24に進み、その記入済みのデータを通知さ
れたデータに更新する。なお前者が後者より大きい場合
はステップS26にジャンプする。
【0027】次にステップS25で、その隣接ノードの
更新データを、図2のチャネルグラフ作成時に分かって
いたその隣接ノードと次の隣接ノードとの距離に相当す
るコストデータに加算してその次の隣接ノードに通知す
る。
【0028】次にステップS26で、通知データがある
か否か判断する。
【0029】判断の結果、通知データがない場合はこの
プログラムを終了する。
【0030】まだ通知データがある場合はステップS2
3に戻る。
【0031】図2のチャネルグラフを用いてコストテー
ブルの作成方法を具体的に説明する。
【0032】ノードN1〜N49の全てのコストテーブ
ルの最低コストを初期化して無限大にする。(ステップ
S21) 例えば配線用端子1a上のノードN1aから、これに隣
接するノードN14、N17及びN20までの距離に相
当するコストが各々10、15そして15であると、こ
れらのコストデータをノードN14、N17及びN20
のすべてに通知する。(ステップS22) これらのコストデータを各々ノードN14、N17及び
N20のコストテーブルの最低コスト欄に初期化で与え
られたデータ(無限大)と比較する。(ステップS2
3) これらのコストデータは初期値であるデータ(無限大)
より小さいので、ノードN14、N17及びN20のコ
ストテーブルの配線用端子1a上のノードN1aに相当
する端子名term1の最低コストデータを各々10、
15そして15に更新する。(ステップS24) 次に例えばノードN20の更新データ15をノードN2
0から次の隣接ノードN2までの距離に相当するコスト
データ例えば5に加算したデータ20をノードN2に通
知する。(ステップS25) 次に各ノードに通知データがあるか否か判断する。(ス
テップS26) 例えばノードN2には配線用端子1a上のノードN1a
からノードN17,N1そしてN14を介した通知デー
タ例えばコストデータ50もあるので、ステップS23
に戻り、この通知データと既知データである加算データ
20とを比較する。
【0033】通知データ50は既知データ20より大き
いのでステップS26にジャンプし、ノードN2に通知
データがあるか否か判断する。
【0034】ノードN2には例えば配線用端子1a上の
ノードN1aからノードN17〜N5〜N6〜N7〜N
3そしてN15を介したコストデータやノードN1aか
らその他のノードを介したもコストデータ通知される。
そして配線用端子1a上のノードN1aからノードN2
へのすべての経路に関するコストデータがノードN2へ
通知されるまでステップS23〜S26を繰り返す。
【0035】ステップS23での比較の結果これらの通
知データの中で最小となる通知データをノードN2のノ
ードN1aへの最低コストデータとしてノードN2のコ
ストテーブルのterm1に対応する最低コストデータとし
て記入する。
【0036】以上のステップを全配線用端子上の全ノー
ドからチャネル上の全ノードN1〜N49に対して繰り
返し行いノードN1〜N49のコストテーブルを作成す
る。
【0037】図5に示すフローチャートによって、図1
のステップS3での配線経路候補リストアップの手順を
説明する。このフローチャートはある1つの配線開始端
子から他の1つの配線終了端子にのみ接続する2端子ネ
ットの場合の処理手順を示している。そして配線経路候
補は、配線開始及び終了端子上のノード識別子、両端子
間で通過するノード識別子そして両端子間の全コストデ
ータを含む配線経路情報を備える。
【0038】ステップS31で配線経路情報を初期化す
る。
【0039】次にステップS32で、配線開始端子上の
ノードに隣接するあるノードのコストテーブルを参照す
る。
【0040】次にステップS33で、配線開始端子上の
ノードからその隣接ノードまでの距離に相当するコスト
テーブルの最低コストデータにその隣接ノードから配線
終了端子上のノードまでの距離に相当するコストテーブ
ルの最低コストデータを加算し、加算結果を用いてその
隣接ノードから最短経路で配線終了端子まで接続して
も、対基板容量、配線寄生抵抗の上限で決まる、配線開
始端子から配線終了端子までの配線経路長制約条件を満
足するか判断する。ここでは、制約条件である所定配線
経路長より上記加算結果が短いか否かを判断し、長い場
合は配線経路候補から除外する。そして結果的に、ある
配線経路に対する候補が1つもないと判断された場合
は、配線経路全体に対して解がないということになるの
で、例えば処理を中断し素子を再配置する。
【0041】なお、配線経路長が短すぎてもLSIの電
気的特性に影響を与えるが、図2のチャネルグラフがそ
の問題を考慮して作成されているので、ここでは配線経
路長が長いことによるLSIの電気的特性への影響を考
慮している。
【0042】そこで配線経路長制約条件を満足する場合
はステップS34に進み、配線経路情報にそのノード識
別子を追加しそして配線開始端子上のノードからそのノ
ードまでのコストデータを前データに加算する。
【0043】なお配線経路長制約条件を満足しない場合
はステップS32に戻り配線開始端子上のノードに隣接
する別のノードのコストテーブルを参照する。
【0044】ステップS34で配線経路情報が追加され
るとステップS35に進み、配線開始端子が配線終了端
子に接続されたか判断する。ここでは各ノードから直接
接続可能な配線用端子上のノードが情報として与えられ
ており、この情報を参照して接続状況を判断する。
【0045】接続されたと判断された場合はステップS
36に進み、配線開始及び終了端子上のノード識別子、
両端子間で通過するノード識別子及び加算コストデータ
を経路情報として有する配線経路候補をリストアップす
る。そしてプログラムはステップS32に戻り探索ステ
ップを継続し、別の配線経路候補を探索する。
【0046】ステップS35で、配線開始端子が配線終
了端子に接続されないと判断された場合は、現在処理中
のノードに隣接するノードに対してステップS32から
適用し各ステップの処理を行い、配線開始端子が配線終
了端子に接続されるまで配線経路を探索して、配線経路
候補をリストアップする。
【0047】上記説明した処理を配線開始端子毎、そし
てそれらの端子に隣接するノード毎に繰り返し行って、
すべての配線開始端子からの配線経路候補を探索する。
【0048】なお多端子ネットの場合は図5に示した各
処理手順を分解して行う。
【0049】図5を参照して説明した配線経路候補リス
トアップ処理手順を図2のチャネルグラフを参照して具
体的に説明する。
【0050】図2において素子1の配線用端子1aのノ
ードN1aから素子3の配線用端子3a上のノードN3
aに接続する2端子ネットを考える。この場合は、ノー
ドN1aからノードN20、N2,N15,N3そして
N23を介してノードN3aに接続する経路が配線経路
候補の1つとして考えられる。
【0051】そこでまずノードN1aからノードN3a
までの配線経路情報を初期化する。(ステップS31) 次にノードN1aの隣接ノードであるノードN20のコ
ストテーブルを参照する。(ステップS32) ノードN1aからノード20までの距離はノードN20
のノードN1aに対する最低コストデータそのものであ
るのでこのデータとノードN20のノードN3aへの最
低コストデータを加算し、加算結果がノードN1aから
ノードN3aまでの配線経路長制約条件を満足するか判
断する。そしてこの場合にはその加算データが条件であ
る所定の長さより短いか否か判断する。(ステップS3
3) 短いと判断された場合は、経路情報にノードN20を追
加し、ノードN1aからノードN20までのコストデー
タを初期化されたデータに加算する。(ステップS3
4) ここで長いと判断された場合は、ノードN20を介する
経路は配線経路候補から除外して、例えばノードN14
を介した経路を探索するためにノードN14のコストテ
ーブルを参照する。(ステップS32) 経路情報が追加されると、次に配線用端子1aと3aの
2端子が接続されたかを判断する。ノードN20から直
接接続可能な配線用端子上のノード情報を参照するとノ
ードN20は配線用端子3a上のノードN3aには隣接
しておらず従って直接接続はできないので、ここでは2
端子は接続されていないと判断する。(ステップS3
5) そこで、ノードN20に隣接するノードN2のコストテ
ーブルを参照する。(ステップS32) 次に上記加算結果にノードN2のノード3aへの最低コ
ストデータをさらに加算し、加算結果がノードN1aか
らノードN3aまでの配線経路長制約条件を満足するか
判断する。(ステップS33) 短いと判断された場合は、経路情報にさらにノードN9
を追加し、そしてノードN20、N2間のコストデータ
を前回加算されたコストデータにさらに加算する。(ス
テップS34) ここで長いと判断された場合は、ノードN20、N2を
介する経路は配線経路候補から除外して、例えばノード
N20、N21を介した経路を探索するためにノードN
21のコストテーブルを参照する。(ステップS32) 経路情報が追加されると、次に配線用端子1aと3aの
2端子が接続されたかを判断する。ノードN2は直接接
続可能配線用端子上のノード情報を参照すると配線用端
子3a上のノードN3aには隣接しておらず従って直接
接続はできないので、ここでも2端子は接続されていな
いと判断する。(ステップS35) ステップS32からS35を繰り返して、ノードN1
5,N3を介してN23まで経路探索が進み、ステップ
S35で配線用端子1aと3aの2端子が接続されたか
を判断すると、ノードN23は直接接続可能配線用端子
上のノード情報を参照すると配線用端子3aには接続可
能であるので2端子は接続されたと判断する。(ステッ
プS35) そして配線開始及び終了ノードN1a,N3a、両ノー
ド間で通過するノードN20、N2,N15,N3そし
てN23及び全加算コストデータを経路情報として有す
る配線経路候補がリストアップされる。
【0052】以上のようにして配線用端子1aから3a
に接続する配線経路の候補が1つ決定される。
【0053】図6は図1のステップS4で決定されたネ
ットの配線処理順序を基にステップS5でネット順に配
線経路を選択するための探索木を示している。ネット順
に配線経路を選択していくときにネットの組み合わせが
レイアウト制約条件(例えば、平行配線禁止、交差配線
禁止等)を満足しないものは切り捨てていく。
【0054】
【発明の効果】上記詳細に説明したように、各ノードか
ら配線用端子上のノードへの最短距離をコストテーブル
として用意し、このテーブルを参照して配線経路候補を
探索するので配線経路長制約条件を満足しない場合は、
直ちにその配線経路の探索を打ち切る。これにより従来
のような余分な探索による処理時間の増大がなくなる。
【0055】さらに配線経路候補数によってネットの配
線処理順序を決めるので、この処理順序によって解の品
質は変わらないが、これによっても処理時間を短縮でき
る。
【0056】さらに配線経路候補の探索及び最終的に配
線経路を決めるときに分枝限定法を採用したので、配線
経路長制約条件を満足する解が存在すれば、最適な解が
得られることが保証される。
【0057】逆にこの手法で解が得られない場合は、与
えられた配線経路長制約条件を満足する解が存在しない
ことがが保証される。
【図面の簡単な説明】
【図1】本発明のLSIの自動概略配線方法の1実施例
を示すフローチャート。
【図2】概略配線経路を探索する空間となるチャネルグ
ラフの1例を示す図。
【図3】本発明のLSIの自動概略配線方法のコストテ
ーブルを示す図。
【図4】図1に示したコストテーブル作成ステップを示
すフローチャート。
【図5】図1に示した配線経路候補リストアップステッ
プを示すフローチャート。
【図6】図1に示した配線経路選択ステップを説明する
概念図。
【符号の説明】
1〜6 素子 1a,1b,1c〜6a,6b、6c 配線用端子 C1〜C18 チャネル N1〜N49 ノード

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】チャネルグラフのチャネル上の全ノードか
    らチャネルグラフ上に配された素子への最短距離を測定
    する工程と、 前記最短距離を基に、同電位の配線要求を満たす配線経
    路を少なくとも1つ探索する工程と、 前記探索された配線経路を基に、異なる電位の配線要求
    の処理順序を決定する工程と、 前記決定した順序において、最適な配線経路の組合わせ
    を選択する工程とを備えたことを特徴とする概略配線方
    法。
  2. 【請求項2】前記最短距離測定工程は、前記素子から最
    短距離測定対象ノードへの各チャネル上に存在するノー
    ド間の距離を累積して前記各チャネルの長さを求め、求
    められた長さの中の最小の長さを前記最短距離とする工
    程を含むことを特徴とする請求項1に記載の概略配線方
    法。
  3. 【請求項3】前記配線経路探索工程は、 前記素子から配線すべき素子への各チャネル上に存在す
    るノード間の距離を累積して前記各チャネルの長さを求
    め、求められた長さが前記両素子を最短距離で配線して
    も電気的制約条件を満足するか判断して、前記条件を満
    足するチャネルを配線経路とする工程を含むことを特徴
    とする請求項1又は2に記載の概略配線方法。
JP5182593A 1993-07-23 1993-07-23 半導体装置の概略配線決定方法 Pending JPH0786406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5182593A JPH0786406A (ja) 1993-07-23 1993-07-23 半導体装置の概略配線決定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5182593A JPH0786406A (ja) 1993-07-23 1993-07-23 半導体装置の概略配線決定方法

Publications (1)

Publication Number Publication Date
JPH0786406A true JPH0786406A (ja) 1995-03-31

Family

ID=16121000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5182593A Pending JPH0786406A (ja) 1993-07-23 1993-07-23 半導体装置の概略配線決定方法

Country Status (1)

Country Link
JP (1) JPH0786406A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293205A (ja) * 1999-04-09 2000-10-20 Nec Yamagata Ltd 生産支援システムとその制御方法並びにその方法を記録した記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293205A (ja) * 1999-04-09 2000-10-20 Nec Yamagata Ltd 生産支援システムとその制御方法並びにその方法を記録した記録媒体

Similar Documents

Publication Publication Date Title
US5046017A (en) Wiring design for semiconductor integrated circuit
US7143385B2 (en) Wiring design method and system for electronic wiring boards
CN115081386B (zh) 一种集成电路的布线优化方法、优化装置和相关设备
CN113987995A (zh) 一种布线方案确定方法、装置、电子设备及存储介质
CN115618796B (zh) 一种pcb差分对自动布线方法、装置、设备、存储介质
JPH0786406A (ja) 半導体装置の概略配線決定方法
KR100276848B1 (ko) 다수의 집적 회로의 배선 방법 및 시스템
US7216327B2 (en) Device for estimating number of board layers constituting board, system including the device, and method for estimating the same and program for executing the method
US20100333051A1 (en) Method and System of Linking On-Chip Parasitic Coupling Capacitance Into Distributed Pre-Layout Passive Models
CN116185736A (zh) 一种电子设备测试点确定方法、装置及电子设备
JPH09223744A (ja) Vlsiチップへの回路の配置方法
US6052516A (en) Automatic layout apparatus and method used in analog LSI layout design
JPH09128426A (ja) 半導体装置の概略配線決定方法
CN121257437B (zh) 管脚排布方法和设备
JPH11167564A (ja) 多点網配線方法とそのための電子ハードウェア装置
JP2929978B2 (ja) 自動配線方法及びその装置
JP3512757B2 (ja) レイアウト設計における最適化方法
JP4350789B2 (ja) 電気回路図自動生成装置
JPH0477949B2 (ja)
CN116011387A (zh) 集成电路版图的走线连接方法、装置、存储介质及设备
JPH10222544A (ja) プリント基板設計装置
KR100551425B1 (ko) 전송로 구성 설계를 위한 경로 선정 방법
JP2001101245A (ja) 設計支援装置及び設計支援方法
JP2685566B2 (ja) 半導体集積回路装置の配線設計方法
JPH05290125A (ja) アナログ回路基板の自動設計システム