JPH0786407A - 集積回路の多層配線方法 - Google Patents
集積回路の多層配線方法Info
- Publication number
- JPH0786407A JPH0786407A JP22477393A JP22477393A JPH0786407A JP H0786407 A JPH0786407 A JP H0786407A JP 22477393 A JP22477393 A JP 22477393A JP 22477393 A JP22477393 A JP 22477393A JP H0786407 A JPH0786407 A JP H0786407A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- layer
- layers
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多層配線を行う集積回路において、各配線層
を有効に使用することにより、集積回路のレイアウトに
おける配線効率を向上させ、且つ配線距離の短い集積回
路の多層配線方法を提供することを目的とする。 【構成】 ｍ層（ｍは３以上の正整数）の配線層Ｌ１，
Ｌ２，及びＬ３を備える集積回路の多層配線方法におい
て、ｍ層の配線層Ｌ１，Ｌ２，及びＬ３のメインの配線
方向は、異なるｎ種（ｎは３≦ｎ≦ｍの正整数）の配線
方向Ｒ１，Ｒ２，及びＲ３であることを特徴とする。
を有効に使用することにより、集積回路のレイアウトに
おける配線効率を向上させ、且つ配線距離の短い集積回
路の多層配線方法を提供することを目的とする。 【構成】 ｍ層（ｍは３以上の正整数）の配線層Ｌ１，
Ｌ２，及びＬ３を備える集積回路の多層配線方法におい
て、ｍ層の配線層Ｌ１，Ｌ２，及びＬ３のメインの配線
方向は、異なるｎ種（ｎは３≦ｎ≦ｍの正整数）の配線
方向Ｒ１，Ｒ２，及びＲ３であることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は集積回路のチップレイア
ウト方法に係り、特に、多層配線を行う集積回路におい
て、各配線層を有効に使用することにより集積回路のレ
イアウトにおける配線効率を向上させた、また配線距離
を短くし得る集積回路の多層配線方法に関する。
ウト方法に係り、特に、多層配線を行う集積回路におい
て、各配線層を有効に使用することにより集積回路のレ
イアウトにおける配線効率を向上させた、また配線距離
を短くし得る集積回路の多層配線方法に関する。
【０００２】近年のＬＳＩは、高集積化に伴うチップの
大規模化により、配線層の多層化が進んでいる。そのた
め、配線層の多層化に伴う効率的な配線手法を確立させ
る必要がある。
大規模化により、配線層の多層化が進んでいる。そのた
め、配線層の多層化に伴う効率的な配線手法を確立させ
る必要がある。
【０００３】
【従来の技術】従来の半導体集積回路においては、垂直
に交差する縦横の２方向をメイン配線方向としてレイア
ウトが行われている。ここで、メイン配線方向というの
は、基本的に各配線層に対して決められる配線方向のこ
とを言い、各配線層の配線方向は完全に１方向ではな
く、部分的には（配線が混雑している部分等では）異な
る方向にも配線がなされるのが一般的である。
に交差する縦横の２方向をメイン配線方向としてレイア
ウトが行われている。ここで、メイン配線方向というの
は、基本的に各配線層に対して決められる配線方向のこ
とを言い、各配線層の配線方向は完全に１方向ではな
く、部分的には（配線が混雑している部分等では）異な
る方向にも配線がなされるのが一般的である。
【０００４】例えば３層配線の場合には、図５（ａ）及
び（ｂ）に示すように、第１層目Ｌ１１と第２層目Ｌ１
２が垂直に交差するような配線方向Ｒ１１及びＲ１２を
メインの配線方向とし、更に、第２層目Ｌ１２と第３層
目Ｌ１３が垂直に交差するような配線方向Ｒ１２及びＲ
１１をメインの配線方向としていた。結果として、第１
層目Ｌ１１と第３層目Ｌ１３が同じ方向をメインの配線
方向Ｒ１１とすることとなる。このような場合に、第１
層目Ｌ１１及び第２層目Ｌ１２を基本的な配線に使用し
て、第３層目Ｌ１３を混雑している部分について補助的
に使用することが多かった。
び（ｂ）に示すように、第１層目Ｌ１１と第２層目Ｌ１
２が垂直に交差するような配線方向Ｒ１１及びＲ１２を
メインの配線方向とし、更に、第２層目Ｌ１２と第３層
目Ｌ１３が垂直に交差するような配線方向Ｒ１２及びＲ
１１をメインの配線方向としていた。結果として、第１
層目Ｌ１１と第３層目Ｌ１３が同じ方向をメインの配線
方向Ｒ１１とすることとなる。このような場合に、第１
層目Ｌ１１及び第２層目Ｌ１２を基本的な配線に使用し
て、第３層目Ｌ１３を混雑している部分について補助的
に使用することが多かった。
【０００５】
【発明が解決しようとする課題】従って、従来の多層配
線を行う集積回路では、各配線層、特に第３層目以降の
配線層における配線は、該配線層を有効に使用しておら
ず、レイアウトの配線効率が悪いという問題があった。
線を行う集積回路では、各配線層、特に第３層目以降の
配線層における配線は、該配線層を有効に使用しておら
ず、レイアウトの配線効率が悪いという問題があった。
【０００６】本発明は、上記問題点を解決するもので、
多層配線を行う集積回路において、各配線層を有効に使
用することにより、集積回路のレイアウトにおける配線
効率を向上させ、且つ配線距離の短い集積回路の多層配
線方法を提供することを目的とする。
多層配線を行う集積回路において、各配線層を有効に使
用することにより、集積回路のレイアウトにおける配線
効率を向上させ、且つ配線距離の短い集積回路の多層配
線方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴の集積回路の多層配線方法は、
図１に示す如く、ｍ層（ｍは３以上の正整数）の配線層
Ｌ１，Ｌ２，及びＬ３を備える集積回路の多層配線方法
において、前記ｍ層の配線層Ｌ１，Ｌ２，及びＬ３のメ
インの配線方向は、異なるｎ種（ｎは３≦ｎ≦ｍの正整
数）の配線方向Ｒ１，Ｒ２，及びＲ３である。
に、本発明の第１の特徴の集積回路の多層配線方法は、
図１に示す如く、ｍ層（ｍは３以上の正整数）の配線層
Ｌ１，Ｌ２，及びＬ３を備える集積回路の多層配線方法
において、前記ｍ層の配線層Ｌ１，Ｌ２，及びＬ３のメ
インの配線方向は、異なるｎ種（ｎは３≦ｎ≦ｍの正整
数）の配線方向Ｒ１，Ｒ２，及びＲ３である。
【０００８】また、本発明の第２の特徴の集積回路の多
層配線方法は、請求項１に記載の集積回路の多層配線方
法において、前記ｎ種の配線方向Ｒ１，Ｒ２，及びＲ３
は、お互いに等角度で交差する。
層配線方法は、請求項１に記載の集積回路の多層配線方
法において、前記ｎ種の配線方向Ｒ１，Ｒ２，及びＲ３
は、お互いに等角度で交差する。
【０００９】また、本発明の第３の特徴の集積回路の多
層配線方法は、請求項１または２に記載の集積回路の多
層配線方法において、前記集積回路は、論理セルを備え
るゲートアレイ、スタンダードセル等の集積回路であ
る。
層配線方法は、請求項１または２に記載の集積回路の多
層配線方法において、前記集積回路は、論理セルを備え
るゲートアレイ、スタンダードセル等の集積回路であ
る。
【００１０】更に、本発明の第４の特徴の集積回路の多
層配線方法は、請求項３に記載の集積回路の多層配線方
法において、前記集積回路の多層配線方法は、前記論理
セルまたは前記論理セルの端子をグリッドと見做し、該
グリッド間の間隔が等しいアイソメトリック・グリッド
を用いて行われる。
層配線方法は、請求項３に記載の集積回路の多層配線方
法において、前記集積回路の多層配線方法は、前記論理
セルまたは前記論理セルの端子をグリッドと見做し、該
グリッド間の間隔が等しいアイソメトリック・グリッド
を用いて行われる。
【００１１】
【作用】本発明の第１及び第２の特徴の集積回路の多層
配線方法では、図１に示す如く、ｍ層（ｍは３以上の正
整数であり、図１ではｍ＝３）の配線層Ｌ１，Ｌ２，及
びＬ３を備える集積回路の多層配線方法において、前記
ｍ層の配線層のメインの配線方向を、それぞれ異なるｎ
種（ｎは３≦ｎ≦ｍの正整数であり、図１ではｎ＝３）
の配線方向Ｒ１，Ｒ２，及びＲ３とし、特に、第２の特
徴の集積回路の多層配線方法では、ｎ種の配線方向Ｒ
１，Ｒ２，及びＲ３がお互いに等角度で交差するように
している。
配線方法では、図１に示す如く、ｍ層（ｍは３以上の正
整数であり、図１ではｍ＝３）の配線層Ｌ１，Ｌ２，及
びＬ３を備える集積回路の多層配線方法において、前記
ｍ層の配線層のメインの配線方向を、それぞれ異なるｎ
種（ｎは３≦ｎ≦ｍの正整数であり、図１ではｎ＝３）
の配線方向Ｒ１，Ｒ２，及びＲ３とし、特に、第２の特
徴の集積回路の多層配線方法では、ｎ種の配線方向Ｒ
１，Ｒ２，及びＲ３がお互いに等角度で交差するように
している。
【００１２】また、ｍ＝５，ｎ＝３とした場合には、５
層の配線層Ｌ１〜Ｌ５を備える集積回路において、前記
ｍ層の配線層のメインの配線方向を、それぞれ３種の配
線方向Ｒ１，Ｒ２，Ｒ３，Ｒ１，及びＲ２として配線さ
れることになる。
層の配線層Ｌ１〜Ｌ５を備える集積回路において、前記
ｍ層の配線層のメインの配線方向を、それぞれ３種の配
線方向Ｒ１，Ｒ２，Ｒ３，Ｒ１，及びＲ２として配線さ
れることになる。
【００１３】即ち、図１において、ｎ種の配線方向Ｒ
１，Ｒ２，及びＲ３が均等の角度で交差するｎ層の配線
層（第１、第２、及び第３層）Ｌ１，Ｌ２，及びＬ３を
用いて配線を行うことにより、各配線層を有効に使用す
ることができ、集積回路のレイアウトにおける配線効率
を向上させることができる。また斜め配線が可能となる
ため、従来の配線に比べて配線距離の短いレイアウトを
実現できる。
１，Ｒ２，及びＲ３が均等の角度で交差するｎ層の配線
層（第１、第２、及び第３層）Ｌ１，Ｌ２，及びＬ３を
用いて配線を行うことにより、各配線層を有効に使用す
ることができ、集積回路のレイアウトにおける配線効率
を向上させることができる。また斜め配線が可能となる
ため、従来の配線に比べて配線距離の短いレイアウトを
実現できる。
【００１４】また、本発明の第３及び第４の特徴の集積
回路の多層配線方法では、論理セルを備えるゲートアレ
イ、スタンダードセル等の集積回路に対し、レイアウト
のＣＡＤを行うシステム上で論理セルまたは論理セルの
端子をグリッドと見做し、該グリッド間の間隔が等しい
アイソメトリック・グリッドを用いて配線決定が行われ
る。
回路の多層配線方法では、論理セルを備えるゲートアレ
イ、スタンダードセル等の集積回路に対し、レイアウト
のＣＡＤを行うシステム上で論理セルまたは論理セルの
端子をグリッドと見做し、該グリッド間の間隔が等しい
アイソメトリック・グリッドを用いて配線決定が行われ
る。
【００１５】これにより、レイアウト設計の自動化が図
れると共に、各配線層を有効に使用することができ、集
積回路のレイアウトにおける配線効率を向上させること
ができる。
れると共に、各配線層を有効に使用することができ、集
積回路のレイアウトにおける配線効率を向上させること
ができる。
【００１６】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。第１実施例 図１に本発明の第１実施例に係る集積回路の多層配線方
法の概念説明図を示す。図１（ａ）は立体図、図１
（ｂ）は平面図である。本実施例の集積回路は３層の配
線層を用いて配線される。集積回路としては、論理セル
を備えるゲートアレイ、スタンダードセル等の集積回路
を想定している。
説明する。第１実施例 図１に本発明の第１実施例に係る集積回路の多層配線方
法の概念説明図を示す。図１（ａ）は立体図、図１
（ｂ）は平面図である。本実施例の集積回路は３層の配
線層を用いて配線される。集積回路としては、論理セル
を備えるゲートアレイ、スタンダードセル等の集積回路
を想定している。
【００１７】同図において、Ｌ１は第１層目の配線、Ｌ
２は第２層目の配線、Ｌ３は第３層目の配線、Ｒ１は第
１層目Ｌ１のメイン配線方向、Ｒ２は第２層目Ｌ２の配
線方向、Ｒ３は第３層目Ｌ３の配線方向を、それぞれ表
す。
２は第２層目の配線、Ｌ３は第３層目の配線、Ｒ１は第
１層目Ｌ１のメイン配線方向、Ｒ２は第２層目Ｌ２の配
線方向、Ｒ３は第３層目Ｌ３の配線方向を、それぞれ表
す。
【００１８】本実施例の集積回路の多層配線方法は、論
理セルまたは論理セルの端子をグリッドと見做し、該グ
リッド間の間隔が等しいアイソメトリック・グリッドを
用いて行われる。図２（ａ）は、本実施例におけるアイ
ソメトリック・グリッドを表す。各層の配線方向Ｒ１，
Ｒ２，及びＲ３は、お互いに等角度（６０［deg ］）で
交差している。
理セルまたは論理セルの端子をグリッドと見做し、該グ
リッド間の間隔が等しいアイソメトリック・グリッドを
用いて行われる。図２（ａ）は、本実施例におけるアイ
ソメトリック・グリッドを表す。各層の配線方向Ｒ１，
Ｒ２，及びＲ３は、お互いに等角度（６０［deg ］）で
交差している。
【００１９】図２（ｂ）は、ゲートアレイ、スタンダー
ドセル等の集積回路における配線例を示す。図中、Ａは
論理セルであり、１２個の論理セルから成るセル列Ｂを
５列備えた構成である。また、第１層目Ｌ１の配線方向
Ｒ１は、セル列に対して垂直方向である。
ドセル等の集積回路における配線例を示す。図中、Ａは
論理セルであり、１２個の論理セルから成るセル列Ｂを
５列備えた構成である。また、第１層目Ｌ１の配線方向
Ｒ１は、セル列に対して垂直方向である。
【００２０】同図において、ノードＭ１及びノードＮ１
間の配線は、第１層目の配線Ｌ１〜第２層目の配線Ｌ２
〜第３層目の配線Ｌ３〜第２層目の配線Ｌ２〜第１層目
の配線Ｌ１により配線され、また、ノードＭ２及びノー
ドＮ２間の配線は、第１層目の配線Ｌ１〜第２層目の配
線Ｌ２〜第１層目の配線Ｌ１により配線されている。ま
た、ノードＮ１近傍のアイソメトリック・グリッド及び
配線を同図（ｃ）に示す。
間の配線は、第１層目の配線Ｌ１〜第２層目の配線Ｌ２
〜第３層目の配線Ｌ３〜第２層目の配線Ｌ２〜第１層目
の配線Ｌ１により配線され、また、ノードＭ２及びノー
ドＮ２間の配線は、第１層目の配線Ｌ１〜第２層目の配
線Ｌ２〜第１層目の配線Ｌ１により配線されている。ま
た、ノードＮ１近傍のアイソメトリック・グリッド及び
配線を同図（ｃ）に示す。
【００２１】このように、本実施例による集積回路の多
層配線方法では、各層の配線方向Ｒ１，Ｒ２，及びＲ３
が均等の角度で交差する第１、第２、及び第３層Ｌ１，
Ｌ２，及びＬ３を用いて配線し、またＣＡＤシステム上
では、論理セルまたは論理セルの端子をグリッドと見做
したアイソメトリック・グリッドの構造モデルを使用し
て、配線決定を行うことにより、各配線層を有効に使用
することができ、集積回路のレイアウトにおける配線効
率を向上させることができる。
層配線方法では、各層の配線方向Ｒ１，Ｒ２，及びＲ３
が均等の角度で交差する第１、第２、及び第３層Ｌ１，
Ｌ２，及びＬ３を用いて配線し、またＣＡＤシステム上
では、論理セルまたは論理セルの端子をグリッドと見做
したアイソメトリック・グリッドの構造モデルを使用し
て、配線決定を行うことにより、各配線層を有効に使用
することができ、集積回路のレイアウトにおける配線効
率を向上させることができる。
【００２２】また、本実施例では斜め配線が可能となる
ため、従来の配線に比べて配線距離の短いレイアウトを
実現できる。第２実施例 図３に本発明の第２実施例に係る集積回路の多層配線方
法の説明図を示す。本実施例においても、第１実施例と
同様の（図１に示す）３層の配線層を用いて配線され
る。
ため、従来の配線に比べて配線距離の短いレイアウトを
実現できる。第２実施例 図３に本発明の第２実施例に係る集積回路の多層配線方
法の説明図を示す。本実施例においても、第１実施例と
同様の（図１に示す）３層の配線層を用いて配線され
る。
【００２３】図３（ａ）は、本実施例におけるアイソメ
トリック・グリッドを表す。第１、第２、及び第３層Ｌ
１，Ｌ２，及びＬ３の各層の配線方向Ｒ１，Ｒ２，及び
Ｒ３は、お互いに等角度（６０［deg ］）で交差してい
る。
トリック・グリッドを表す。第１、第２、及び第３層Ｌ
１，Ｌ２，及びＬ３の各層の配線方向Ｒ１，Ｒ２，及び
Ｒ３は、お互いに等角度（６０［deg ］）で交差してい
る。
【００２４】図３（ｂ）は、ゲートアレイ、スタンダー
ドセル等の集積回路における配線例を示す。第２層目Ｌ
２の配線方向Ｒ２は、セル列に対して同方向である。同
図において、ノードＭ１及びノードＮ１間の配線は、第
１層目の配線Ｌ１〜第２層目の配線Ｌ２〜第３層目の配
線Ｌ３により配線され、また、ノードＭ２及びノードＮ
２間の配線は、第１層目の配線Ｌ１〜第２層目の配線Ｌ
２〜第１層目の配線Ｌ１により配線されている。また、
ノードＮ１近傍のアイソメトリック・グリッド及び配線
を同図（ｃ）に示す。
ドセル等の集積回路における配線例を示す。第２層目Ｌ
２の配線方向Ｒ２は、セル列に対して同方向である。同
図において、ノードＭ１及びノードＮ１間の配線は、第
１層目の配線Ｌ１〜第２層目の配線Ｌ２〜第３層目の配
線Ｌ３により配線され、また、ノードＭ２及びノードＮ
２間の配線は、第１層目の配線Ｌ１〜第２層目の配線Ｌ
２〜第１層目の配線Ｌ１により配線されている。また、
ノードＮ１近傍のアイソメトリック・グリッド及び配線
を同図（ｃ）に示す。
【００２５】このように、本実施例による集積回路の多
層配線方法においても第１実施例と同様に、各配線層を
有効に使用することができ、集積回路のレイアウトにお
ける配線効率を向上させることができ、また斜め配線が
可能となることから、従来の配線に比べて配線距離の短
いレイアウトを実現できる。
層配線方法においても第１実施例と同様に、各配線層を
有効に使用することができ、集積回路のレイアウトにお
ける配線効率を向上させることができ、また斜め配線が
可能となることから、従来の配線に比べて配線距離の短
いレイアウトを実現できる。
【００２６】尚、第１及び第２実施例において、第ｉ層
目Ｌｉの配線方向Ｒｉのセル列に対する方向性は、上記
内容に限定されず、どのような組み合わせであっても構
わない。第３実施例 図４に本発明の第３実施例に係る集積回路の多層配線方
法の説明図を示す。
目Ｌｉの配線方向Ｒｉのセル列に対する方向性は、上記
内容に限定されず、どのような組み合わせであっても構
わない。第３実施例 図４に本発明の第３実施例に係る集積回路の多層配線方
法の説明図を示す。
【００２７】同図において、Ｒ１は第１層目Ｌ１のメイ
ン配線方向、Ｒ２は第２層目Ｌ２の配線方向、Ｒ３は第
３層目Ｌ３の配線方向、Ｒ４は第４層目Ｌ４の配線方向
を、それぞれ表す。
ン配線方向、Ｒ２は第２層目Ｌ２の配線方向、Ｒ３は第
３層目Ｌ３の配線方向、Ｒ４は第４層目Ｌ４の配線方向
を、それぞれ表す。
【００２８】本実施例の集積回路の多層配線方法は、論
理セルまたは論理セルの端子をグリッドと見做し、従来
と同様の平方グリッドを用いて行われる。図４（ａ）
は、本実施例における平方グリッドを表す。各層の配線
方向Ｒ１，Ｒ２，Ｒ３，及びＲ４は、お互いに等角度
（４５［deg ］）で交差している。
理セルまたは論理セルの端子をグリッドと見做し、従来
と同様の平方グリッドを用いて行われる。図４（ａ）
は、本実施例における平方グリッドを表す。各層の配線
方向Ｒ１，Ｒ２，Ｒ３，及びＲ４は、お互いに等角度
（４５［deg ］）で交差している。
【００２９】図４（ｂ）は、ゲートアレイ、スタンダー
ドセル等の集積回路における配線例を示す。図中、Ａは
論理セルであり、１２個の論理セルから成るセル列Ｂを
５列備えた構成である。また、第１層目Ｌ１の配線方向
Ｒ１はセル列に対して垂直方向で、第２層目Ｌ２の配線
方向Ｒ２はセル列に対して同じ方向である。
ドセル等の集積回路における配線例を示す。図中、Ａは
論理セルであり、１２個の論理セルから成るセル列Ｂを
５列備えた構成である。また、第１層目Ｌ１の配線方向
Ｒ１はセル列に対して垂直方向で、第２層目Ｌ２の配線
方向Ｒ２はセル列に対して同じ方向である。
【００３０】同図において、ノードＭ１及びノードＮ１
間の配線は、第１層目の配線Ｌ１〜第２層目の配線Ｌ２
〜第４層目の配線Ｌ４〜第２層目の配線Ｌ２〜第１層目
の配線Ｌ１により配線され、また、ノードＭ２及びノー
ドＮ２間の配線は、第１層目の配線Ｌ１〜第２層目の配
線Ｌ２〜第３層目Ｌ３の配線〜第２層目Ｌ２の配線〜第
１層目の配線Ｌ１により配線されている。また、ノード
Ｎ１近傍のアイソメトリック・グリッド及び配線を同図
（ｃ）に示す。
間の配線は、第１層目の配線Ｌ１〜第２層目の配線Ｌ２
〜第４層目の配線Ｌ４〜第２層目の配線Ｌ２〜第１層目
の配線Ｌ１により配線され、また、ノードＭ２及びノー
ドＮ２間の配線は、第１層目の配線Ｌ１〜第２層目の配
線Ｌ２〜第３層目Ｌ３の配線〜第２層目Ｌ２の配線〜第
１層目の配線Ｌ１により配線されている。また、ノード
Ｎ１近傍のアイソメトリック・グリッド及び配線を同図
（ｃ）に示す。
【００３１】このように、本実施例による集積回路の多
層配線方法では、各層の配線方向Ｒ１，Ｒ２，Ｒ３，及
びＲ４が均等の角度で交差する第１、第２、第３、及び
第４層Ｌ１，Ｌ２，Ｌ３，及びＬ４を用いて配線し、ま
たＣＡＤシステム上では、論理セルまたは論理セルの端
子をグリッドと見做した平方グリッドの構造モデルを使
用して、配線決定を行うことにより、各配線層を有効に
使用することができ、集積回路のレイアウトにおける配
線効率を向上させることができる。
層配線方法では、各層の配線方向Ｒ１，Ｒ２，Ｒ３，及
びＲ４が均等の角度で交差する第１、第２、第３、及び
第４層Ｌ１，Ｌ２，Ｌ３，及びＬ４を用いて配線し、ま
たＣＡＤシステム上では、論理セルまたは論理セルの端
子をグリッドと見做した平方グリッドの構造モデルを使
用して、配線決定を行うことにより、各配線層を有効に
使用することができ、集積回路のレイアウトにおける配
線効率を向上させることができる。
【００３２】また、本実施例では斜め配線が可能となる
ため、従来の配線に比べて配線距離の短いレイアウトを
実現できる。
ため、従来の配線に比べて配線距離の短いレイアウトを
実現できる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ｎ種の配線方向が均等の角度で交差するｍ層の配線層を
用いて配線し、またＣＡＤシステム上では、論理セルま
たは論理セルの端子をグリッドと見做した平方グリッド
の構造モデルを使用して配線決定を行うこととしたの
で、各配線層を有効に使用することができ、集積回路の
レイアウトにおける配線効率を向上させることができ、
また斜め配線が可能となるため、従来の配線に比べて配
線距離の短いレイアウトを実現でき、結果として、集積
回路のレイアウトにおける配線効率を向上させ、且つ配
線距離の短い集積回路の多層配線方法を提供することが
できる。
ｎ種の配線方向が均等の角度で交差するｍ層の配線層を
用いて配線し、またＣＡＤシステム上では、論理セルま
たは論理セルの端子をグリッドと見做した平方グリッド
の構造モデルを使用して配線決定を行うこととしたの
で、各配線層を有効に使用することができ、集積回路の
レイアウトにおける配線効率を向上させることができ、
また斜め配線が可能となるため、従来の配線に比べて配
線距離の短いレイアウトを実現でき、結果として、集積
回路のレイアウトにおける配線効率を向上させ、且つ配
線距離の短い集積回路の多層配線方法を提供することが
できる。
【図１】本発明の第１実施例に係る集積回路の多層配線
方法の概念説明図であり、図１（ａ）は立体図、図１
（ｂ）は平面図である。
方法の概念説明図であり、図１（ａ）は立体図、図１
（ｂ）は平面図である。
【図２】第１実施例の集積回路の多層配線方法の説明図
であり、図２（ａ）はアイソメトリック・グリッドの説
明図、図２（ｂ）はゲートアレイ、スタンダードセル等
の集積回路における配線例、図２（ｃ）はノードＮ１近
傍のアイソメトリック・グリッド及び配線を説明図であ
る。
であり、図２（ａ）はアイソメトリック・グリッドの説
明図、図２（ｂ）はゲートアレイ、スタンダードセル等
の集積回路における配線例、図２（ｃ）はノードＮ１近
傍のアイソメトリック・グリッド及び配線を説明図であ
る。
【図３】本発明の第２実施例の集積回路の多層配線方法
の説明図であり、図３（ａ）はアイソメトリック・グリ
ッドの説明図、図３（ｂ）は集積回路における配線例、
図３（ｃ）はノードＮ１近傍のアイソメトリック・グリ
ッド及び配線を説明図である。
の説明図であり、図３（ａ）はアイソメトリック・グリ
ッドの説明図、図３（ｂ）は集積回路における配線例、
図３（ｃ）はノードＮ１近傍のアイソメトリック・グリ
ッド及び配線を説明図である。
【図４】本発明の第３実施例の集積回路の多層配線方法
の説明図であり、図４（ａ）は平方グリッドの説明図、
図４（ｂ）は集積回路における配線例、図４（ｃ）はノ
ードＮ１近傍のアイソメトリック・グリッド及び配線を
説明図である。
の説明図であり、図４（ａ）は平方グリッドの説明図、
図４（ｂ）は集積回路における配線例、図４（ｃ）はノ
ードＮ１近傍のアイソメトリック・グリッド及び配線を
説明図である。
【図５】従来の集積回路の多層配線方法の概念説明図で
あり、図５（ａ）は立体図、図５（ｂ）は平面図であ
る。
あり、図５（ａ）は立体図、図５（ｂ）は平面図であ
る。
Ｌ１，Ｌ２，Ｌ３，Ｌ４…第１、第２、第３、及び第４
層（目の配線） Ｒ１，Ｒ２，Ｒ３，Ｒ４…第１、第２、第３、及び第４
層の配線方向 Ａ…論理セル Ｂ…セル列 Ｍ１，Ｍ２，Ｎ１，Ｎ２…ノード
層（目の配線） Ｒ１，Ｒ２，Ｒ３，Ｒ４…第１、第２、第３、及び第４
層の配線方向 Ａ…論理セル Ｂ…セル列 Ｍ１，Ｍ２，Ｎ１，Ｎ２…ノード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｄ
Claims (4)
- 【請求項１】 ｍ層（ｍは３以上の正整数）の配線層
（Ｌ１，Ｌ２，及びＬ３）を備える集積回路の多層配線
方法において、 前記ｍ層の配線層（Ｌ１，Ｌ２，及びＬ３）のメインの
配線方向は、異なるｎ種（ｎは３≦ｎ≦ｍの正整数）の
配線方向（Ｒ１，Ｒ２，及びＲ３）であることを特徴と
する集積回路の多層配線方法。 - 【請求項２】 前記ｎ種の配線方向（Ｒ１，Ｒ２，及び
Ｒ３）は、お互いに等角度で交差することを特徴とする
請求項１に記載の集積回路の多層配線方法。 - 【請求項３】 前記集積回路は、論理セルを備えるゲー
トアレイ、スタンダードセル等の集積回路であることを
特徴とする請求項１または２に記載の集積回路の多層配
線方法。 - 【請求項４】 前記集積回路の多層配線方法は、前記論
理セルまたは前記論理セルの端子をグリッドと見做し、
該グリッド間の間隔が等しいアイソメトリック・グリッ
ドを用いて行われることを特徴とする請求項３に記載の
集積回路多層配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22477393A JPH0786407A (ja) | 1993-09-09 | 1993-09-09 | 集積回路の多層配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22477393A JPH0786407A (ja) | 1993-09-09 | 1993-09-09 | 集積回路の多層配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786407A true JPH0786407A (ja) | 1995-03-31 |
Family
ID=16818993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22477393A Withdrawn JPH0786407A (ja) | 1993-09-09 | 1993-09-09 | 集積回路の多層配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786407A (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6745379B2 (en) | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
| US6795958B2 (en) | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US6802049B2 (en) | 2000-12-06 | 2004-10-05 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs by calculating bend values of connection graphs that model interconnect line topologies |
| US6848091B2 (en) | 2000-12-06 | 2005-01-25 | Cadence Design Systems, Inc. | Partitioning placement method and apparatus |
| US6859916B1 (en) | 2001-06-03 | 2005-02-22 | Cadence Design Systems, Inc. | Polygonal vias |
| US6883154B2 (en) | 2001-01-19 | 2005-04-19 | Cadence Design Systems, Inc. | LP method and apparatus for identifying route propagations |
| US6882055B1 (en) | 2001-06-03 | 2005-04-19 | Cadence Design Systems, Inc. | Non-rectilinear polygonal vias |
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US6895569B1 (en) | 2001-06-03 | 2005-05-17 | Candence Design Systems, Inc. | IC layout with non-quadrilateral Steiner points |
| US6904580B2 (en) | 2000-12-06 | 2005-06-07 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing placement costs |
| US6907593B2 (en) | 2000-12-06 | 2005-06-14 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing attributes of routes |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US6951006B1 (en) | 2002-01-22 | 2005-09-27 | Cadence Design Systems, Inc. | Decomposing IC regions and embedding routes |
| US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
| US6957410B2 (en) | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US6976238B1 (en) | 2001-06-03 | 2005-12-13 | Cadence Design Systems, Inc. | Circular vias and interconnect-line ends |
| US7003752B2 (en) | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7003754B2 (en) | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US7024650B2 (en) | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7047513B2 (en) | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7055120B2 (en) | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| US7058913B1 (en) | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US7073150B2 (en) | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
| US7080336B2 (en) | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
| US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
| US7171635B2 (en) | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7310793B1 (en) | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
| US7398498B2 (en) | 2001-08-23 | 2008-07-08 | Cadence Design Systems, Inc. | Method and apparatus for storing routes for groups of related net configurations |
-
1993
- 1993-09-09 JP JP22477393A patent/JPH0786407A/ja not_active Withdrawn
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US7080336B2 (en) | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
| US7089523B2 (en) | 2000-12-06 | 2006-08-08 | Cadence Design Systems, Inc. | Method and apparatus for using connection graphs with potential diagonal edges to model interconnect topologies during placement |
| US6826737B2 (en) | 2000-12-06 | 2004-11-30 | Cadence Design Systems, Inc. | Recursive partitioning placement method and apparatus |
| US6848091B2 (en) | 2000-12-06 | 2005-01-25 | Cadence Design Systems, Inc. | Partitioning placement method and apparatus |
| US7100137B2 (en) | 2000-12-06 | 2006-08-29 | Cadence Design Systems, Inc. | Method and apparatus for quantifying the quality of placement configurations in a partitioned region of an integrated circuit layout |
| US7024650B2 (en) | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7055120B2 (en) | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| US7013450B2 (en) | 2000-12-06 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US6988256B2 (en) | 2000-12-06 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing and using multiple placement cost attributes to quantify the quality of a placement configuration within a partitioned region |
| US6802049B2 (en) | 2000-12-06 | 2004-10-05 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs by calculating bend values of connection graphs that model interconnect line topologies |
| US6907593B2 (en) | 2000-12-06 | 2005-06-14 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing attributes of routes |
| US6904580B2 (en) | 2000-12-06 | 2005-06-07 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing placement costs |
| US6952815B2 (en) | 2000-12-06 | 2005-10-04 | Cadence Design Systems, Inc. | Probabilistic routing method and apparatus |
| US7073150B2 (en) | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
| US6957410B2 (en) | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US7003754B2 (en) | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
| US7096448B2 (en) | 2001-01-19 | 2006-08-22 | Cadence Design Systems, Inc. | Method and apparatus for diagonal routing by using several sets of lines |
| US6915501B2 (en) | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
| US6883154B2 (en) | 2001-01-19 | 2005-04-19 | Cadence Design Systems, Inc. | LP method and apparatus for identifying route propagations |
| US7139994B2 (en) | 2001-01-19 | 2006-11-21 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing routes |
| US6976238B1 (en) | 2001-06-03 | 2005-12-13 | Cadence Design Systems, Inc. | Circular vias and interconnect-line ends |
| US6895569B1 (en) | 2001-06-03 | 2005-05-17 | Candence Design Systems, Inc. | IC layout with non-quadrilateral Steiner points |
| US7310793B1 (en) | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
| US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
| US6859916B1 (en) | 2001-06-03 | 2005-02-22 | Cadence Design Systems, Inc. | Polygonal vias |
| US6882055B1 (en) | 2001-06-03 | 2005-04-19 | Cadence Design Systems, Inc. | Non-rectilinear polygonal vias |
| US7155697B2 (en) | 2001-08-23 | 2006-12-26 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US6745379B2 (en) | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
| US6877149B2 (en) | 2001-08-23 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing routes |
| US7398498B2 (en) | 2001-08-23 | 2008-07-08 | Cadence Design Systems, Inc. | Method and apparatus for storing routes for groups of related net configurations |
| US6795958B2 (en) | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
| US7058913B1 (en) | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US7493581B2 (en) | 2001-09-06 | 2009-02-17 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US6951006B1 (en) | 2002-01-22 | 2005-09-27 | Cadence Design Systems, Inc. | Decomposing IC regions and embedding routes |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US7003752B2 (en) | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7171635B2 (en) | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7047513B2 (en) | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786407A (ja) | 集積回路の多層配線方法 | |
| JPH02262354A (ja) | 半導体集積回路装置及びその配線方法 | |
| US5946477A (en) | Positioning/wiring method for flip-chip semiconductor device | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6207479B1 (en) | Place and route method for integrated circuit design | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| JPS59163837A (ja) | 半導体集積回路 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPWO2000003434A1 (ja) | 半導体集積回路の設計方法及び半導体集積回路 | |
| JP3001533B1 (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JP3281234B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
| EP0135019B1 (en) | Interconnection of elements on integrated cirrcuit substrate | |
| JPH0630376B2 (ja) | 半導体装置の製造方法 | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| JPH0242699A (ja) | 半導体メモリ回路 | |
| CN113284888A (zh) | 半导体单元块和计算机实现方法 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPS59232442A (ja) | 半導体集積回路 | |
| JP2889462B2 (ja) | 半導体集積回路 | |
| JPH0786414A (ja) | 半導体装置 | |
| JPH0443665A (ja) | 半導体装置及びその製造方法 | |
| JPS61214543A (ja) | ゲ−トアレイ | |
| JPH05259415A (ja) | ゲートアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |