JPH0786548A - イメ−ジセンサ - Google Patents

Abstract

(57)【要約】 【目的】 出力信号に含まれるオフセット電圧のばらつ
きが小さく安定した出力信号を得ることのできるイメ−
ジセンサを提供する。 【構成】 フォトダイオ−ドＰの近傍に配置された転送
用トランジスタＴＴのドレインとリセットトランジスタ
ＴＲのゲ−トとの間には補正用容量ＣA が設けられ、フ
ォトダイオ−ドＰから離れて配置された隣接する転送用
トランジスタＴＴのドレインとリセットトランジスタＴ
Ｒのゲ−トとの間における静電容量と比して不足する分
が補償される一方、フォトダイオ−ドＰから離れて配置
された転送用トランジスタＴＴのソ−トとゲ−トとの間
には補正用容量ＣB が設けられ、フォトダイオ−ドＰの
近傍に配置された隣接する転送用トランジスタＴＴのソ
−ス・ゲ−ト間の静電容量に比して不足する分が補償さ
れ、画素毎に出力信号が異なるようなことがなくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、ファクシミリ
や電子式複写機等の画像読取装置に用いられるイメ−ジ
センサに係り、特に、オフセットレベルの改善を図った
イメ−ジセンサに関する。

【０００２】

【従来の技術】従来、この種のイメ−ジセンサとして
は、例えば、特開平２−２６５３６２号公報に示される
ように、複数の受光素子を直線状に配置していわゆる１
次元の受光素子アレイを構成する一方、数個の受光素子
を１ブロックとして、受光素子アレイを複数のブロック
からなるようにし、原稿からの反射光の受光量に対応し
て各受光素子に発生した電荷を、ブロック毎に読み出す
ように各受光素子に読み出し用のトランジスタを直列接
続すると共に、受光素子の残留電荷をリセットするため
のリセット用のトランジスタを受光素子の出力側に接続
してなるものが、既に公知・周知となっている。

【０００３】図５には、上述のような従来のイメ−ジセ
ンサの一回路例が、図６にはこのイメ−ジセンサの動作
を説明するためのタイミングチャ−トが、それぞれ示さ
れており、以下、同図を参照しつつこのイメ−ジセンサ
について概括的に説明する。このイメ−ジセンサにおい
ては、イメ−ジセンサが原稿からの反射光を受光し、そ
の受光量に対応した信号を出力する状態のいわゆる明状
態にある場合、先ず、前回のリセットパルスΦＧＲの出
力後（図示せず）から今回の転送パルスΦＧＴ（図６
（ａ）参照）が転送用トランジスタＴＴに印加されるま
での間、フォトダイオ−ドＰには、受光量に応じた電荷
が発生している状態（電荷蓄積期間）にあり、転送用ト
ランジスタＴＴのドレイン電位は、後述する暗状態に比
して比較的急速に上昇してゆく（図６（ｃ）参照）。そ
して、転送パルスΦＧＴが転送用トランジスタＴＴのゲ
−トに印加されると同時に、同トランジスタＴＴのドレ
イン電圧は、転送パルスΦＧＴの立ち上がりに同期して
電圧ΔＶ1 だけ急峻に立ち上がる。この電圧ΔＶ1 は、
フィ−ドスル−量（或いはフィ−ドスル−電圧）と称さ
れ、この種の回路において良く知れれているところのい
わゆるフィ−ドスル−現象によるものである。

【０００４】この後、ドレインとソ−スとが同電位とな
るまで、ドレイン電位は指数関数的に減少してゆき、転
送パルスΦＧＴの立ち下がりに同期してドレイン電位も
フィ−ドスル−電圧分だけ急峻に降下し、フォトトラン
ジスタＰの残留電荷量によって定まる一定の電圧に落ち
着く（図６（ｃ）参照）。一方、転送用トランジスタＴ
Ｔのソ−ス電位は、転送パルスΦＧＴの立ち上がりと共
に除々に上昇し、転送パルスΦＧＴの立ち下がり時にフ
ィ−ドスル−電圧ΔＶ3 だけ急峻に降下する。この後、
読出用ＩＣ３０の内部に設けられたリセット用トランジ
スタ（図示せず）が導通状態となることによりソ−ス電
位は一旦ＧＮＤ電位へ降下する（図６（ｄ）参照）。そ
の後、転送用トランジスタＴＴのソ−ス電圧は、読出用
ＩＣ３０のリセット用トランジスタが非導通状態となる
ことに起因して生じるフィ−ドスル−電圧ΔＶ5 だけ先
のＧＮＤ電位から上昇し、この電圧ΔＶ5 が出力信号の
基準電圧となる。

【０００５】すなわち、明状態におけるイメ−ジセンサ
の出力電圧は、イメ−ジセンサの暗状態における出力電
圧が完全に零であるとの前提の下で、もし先の電圧ΔＶ
5 が生ずることがないとすると、転送パルスΦＧＴが立
ち下がった後において、フィ−ドスル−電圧ΔＶ3 を考
慮した転送用トランジスタＴＴのソ−ス電位Ｖs1である
ところ、先の電圧ΔＶ5 が生じているので、イメ−ジセ
ンサの出力電圧はＶs1−ΔＶ5 と、いわゆるオフセット
電圧を含むものとなる。しかし、実際には後述するよう
に暗状態においても、出力が完全に零となることがない
ので、この暗状態における出力電圧、すなわち、オフセ
ット電圧をＶOFとすると、結局、明状態における出力値
は、Ｖs1−ΔＶ5 からオフセット電圧ＶOFを差し引いた
値となる。

【０００６】続いて、リセットパルスΦＧＲがリセット
トランジスタＴＲのゲ−トに印加されて、リセットトラ
ンジスタＴＲの導通によりフォトダイオ−ドＰの残留電
荷が一掃されると、転送用トランジスタＴＴのドレイン
電圧はＧＮＤ電位となり、その後リセットパルスΦＧＲ
の立ち下がりと共に、再びＧＮＤ電位から負の電位へ下
降することとなる（図６（ｃ）参照）。そして、この
後、フォトダイオ−ドＰは、再び電荷蓄積状態となる
が、この電荷蓄積状態が暗状態（外部からの光の入射が
ない状態）であるとすると、転送用トランジスタＴＴの
ドレイン電位は、フォトダイオ−ドＰの暗電流により上
述の負電位から除々（明状態における電荷蓄積状態に比
して緩慢な電圧変化）に上昇してゆき、適宜な時間経過
後に転送パルスΦＧＴが転送用トランジスタＴＴのゲ−
トに印加されることによって、転送パルスΦＧＴの立ち
上がりと共に、ドレイン電位はフィ−ドスル−電圧ΔＶ
2 だけ急峻に立ち上り（図６（ｃ）参照）、以下、電圧
レベルの違いはあるが、先に説明した明状態におけると
同様なタイミングで電位変化が生じることとなる。転送
用トランジスタＴＴのソ−ス電位についても全く同様で
ある。ここで、暗状態におけるイメ−ジセンサの出力信
号は理想的には零であるが、実際には多少の電圧が発生
する。この電圧はオフセット電圧と称され、図６に示さ
れた例においてその大きさＶOFは、ＶOF＝Ｖs2−ΔＶ5
となる。

【０００７】ところで、上述したフィ−ドスル−量を定
める最大の要因となるものとしては、転送用トランジス
タＴＴ及びリセットトランジスタＴＲにおける、ゲ−ト
・ソ−ス間の容量ＣGS、ゲ−ト・ドレイン間の容量ＣGD
及びゲ−ト電圧の振幅が挙げられるが、特に、容量ＣG
S，ＣGDは、転送用トランジスタＴＴ及びリセットトラ
ンジスタＴＲの配置構造に大きく影響を受けるものであ
る。一方、上述のいわゆるラインイメ−ジセンサにおい
て、比較的解像度が低いものにあっては、フォトダイオ
−ドＰ、リセットトランジスタＴＲ及び転送用トランジ
スタＴＴの物理的配置は、図５の等価回路におけると同
様に、略同一の直線上に配設されるが、高解像度のイメ
−ジセンサを構成する場合には、隣接するフォトダイオ
−ドＰの間隔を極力小さくしなければならない。そのた
め、比較的平面的拡がりのあるリセットトランジスタＴ
Ｒ及び転送用トランジスタＴＴは、低解像度のイメ−ジ
センサの配置構造と同様にしようとすると、隣接するリ
セットトランジスタＴＲ及び転送用トランジスタＴＴ同
士を一部重ね合わせなければならなくなる。このため、
実際には、各リセットトランジスタＴＲと転送用トラン
ジスタＴＲとを、いわゆる千鳥状に配置する構造が採ら
れる。

【０００８】すなわち、図５で言えば、右端のフォトダ
イオ−ドＰのリセットトランジスタＴＲ及び転送用トラ
ンジスタＴＴの位置を図示された位置とすると、そのす
ぐ左隣のフォトダイオ−ドＰのリセットトランジスタＴ
Ｒ及び転送用トランジスタＴＴは、同図において丁度こ
れら２つのトランジスタＴＲ，ＴＴの記載されている位
置の下側に配置し、さらにすぐ左隣のリセットトランジ
スタＴＲ及び転送用トランジスタＴＴは、左右方向（図
５において紙面左右方向）において先に述べた右端の２
つのトランジスタＴＲ，ＴＴと略同一に配置するという
ように、一画素おきにリセットトランジスタＴＲ及び転
送用トランジスタＴＴの上下方向（図５において紙面上
下方向）の位置を違えるように配置するものである。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
ようにリセットトランジスタＴＲ及び転送用トランジス
タＴＴを千鳥状に配置すると、リセットトランジスタＴ
Ｒ及び転送用トランジスタＴＴとフォトダイオ−ドＰと
を接続する信号線（フォトダイオ−ドＰから出力される
電荷が伝送される配線）と、リセットトランジスタＴＲ
及び転送用トランジスタＴＴのゲ−トに接続されるゲ−
ト線の長さが一画素毎に異なることとなる。ところで、
先に説明したゲ−ト・ドレイン間容量及びゲ−ト・ソ−
ス間容量は、上述の信号線とゲ−ト線とのいわゆるカッ
プリングによって殆ど定まるものであるので、一画素毎
に信号線及びゲ−ト線の長さが異なることは、ゲ−ト・
ドレイン間容量及びゲ−ト・ソ−ス間容量が一画素毎に
異なることを意味する。このため、先に説明したフィ−
ドスル−電圧が一画素毎に異なるので、結局、先のオフ
セット電圧ΔＶOFが一画素毎に異なる、すなわち、イメ
−ジセンサの出力信号が一画素毎に異なることとなり、
出力信号に補正を施さなければ画像信号として用いるこ
とができないとう問題があった。

【００１０】本発明は、上記実情に鑑みてなされたもの
で、オフセット電圧のばらつきが小さく、安定確実な出
力信号を得ることのできるイメ−ジセンサを提供するも
のである。

【００１１】

【課題を解決するための手段】請求項１記載の発明に係
るイメ−ジセンサは、少なくとも、複数の受光素子から
なる受光素子アレイと、前記受光素子から転送された電
荷を蓄積する第１の蓄積容量と、前記複数の受光素子と
同数設けられ前記受光素子で生じた電荷を第１の蓄積容
量に転送する第１のスイッチング素子と、前記複数の受
光素子と同数設けられ前記受光素子の残留電荷を放電す
る第２のスイッチング素子と、を具備するイメ−ジセン
サにおいて、前記第１のスイッチング素子から延び前記
受光素子の電荷が伝送される信号用配線と、前記第２の
スイッチング素子から延びこの第２のスイッチング素子
の動作を制御する制御信号が伝送される制御用配線との
間に補正用容量を設けてなるものである。特に、補正容
量は、信号用配線と制御用配線とを平行に対向させて形
成されてなるものが好適である。

【００１２】請求項３記載の発明に係るイメ−ジセンサ
は、少なくとも、複数の受光素子からなる受光素子アレ
イと、前記受光素子から転送された電荷を蓄積する第１
の蓄積容量と、前記複数の受光素子と同数設けられ前記
受光素子で生じた電荷を第１の蓄積容量に転送する第１
のスイッチング素子と、前記複数の受光素子と同数設け
られ前記受光素子の残留電荷を放電する第２のスイッチ
ング素子と、を具備するイメ−ジセンサにおいて、前記
第１のスイッチング素子から延び前記受光素子の電荷が
伝送される信号用配線と、前記第１のスイッチング素子
から延びこの第１のスイッチング素子の動作を制御する
制御信号が伝送される制御用配線との間に補正用容量を
設けてなるものである。特に、補正容量は、信号用配線
と制御用配線とを平行に対向させて形成されてなるもの
が好適である。

【００１３】請求項５記載の発明に係るイメ−ジセンサ
は、少なくとも、複数の受光素子からなる受光素子アレ
イと、前記受光素子から転送された電荷を蓄積する第１
の蓄積容量と、前記複数の受光素子と同数設けられ前記
受光素子で生じた電荷を第１の蓄積容量に転送する第１
のスイッチング素子と、前記複数の受光素子と同数設け
られ前記受光素子の残留電荷を放電する第２のスイッチ
ング素子と、を具備し、前記受光素子、第１のスイッチ
ング素子及び第２のスイッチング素子の配置は、前記受
光素子に接続された第１及び第２のスイッチング素子が
受光素子の近傍に配置されたものと、前記受光素子に接
続された第１及び第２のスイッチング素子が受光素子と
の間に略一組の第１及び第２のスイッチング素子を配設
し得る程度の間隔を隔てて配置されたものとが交互に隣
接配置されてなるイメ−ジセンサにおいて、受光素子の
近傍に配置された第１のスイッチング素子から延び前記
受光素子の電荷が伝送される信号用配線と、第２のスイ
ッチング素子から延びこの第２のスイッチング素子の動
作を制御する制御信号が伝送される制御用配線との間に
補正用容量を設けてなるものである。特に、補正容量
は、信号用配線と制御用配線とを平行に対向させて形成
されてなるものが好適である。

【００１４】請求項７記載の発明に係るイメ−ジセンサ
は、少なくとも、複数の受光素子からなる受光素子アレ
イと、前記受光素子から転送された電荷を蓄積する第１
の蓄積容量と、前記複数の受光素子と同数設けられ前記
受光素子で生じた電荷を第１の蓄積容量に転送する第１
のスイッチング素子と、前記複数の受光素子と同数設け
られ前記受光素子の残留電荷を放電する第２のスイッチ
ング素子と、を具備し、前記受光素子、第１のスイッチ
ング素子及び第２のスイッチング素子の配置は、前記受
光素子に接続された第１及び第２のスイッチング素子が
受光素子の近傍に配置されたものと、前記受光素子に接
続された第１及び第２のスイッチング素子が受光素子と
の間に略一組の第１及び第２のスイッチング素子を配設
し得る程度の間隔を隔てて配置されたものとが交互に隣
接配置されてなるイメ−ジセンサにおいて、前記第１の
スイッチング素子から延び前記受光素子の電荷が伝送さ
れる信号用配線と、前記第１のスイッチング素子から延
びこの第１のスイッチング素子の動作を制御する制御信
号が伝送される制御用配線との間に補正用容量を設けて
なるものである。特に、補正容量は、信号用配線と制御
用配線とを平行に対向させて形成されてなるものが好適
である。

【００１５】

【作用】請求項１乃至４記載の発明に係るイメ−ジセン
サにおいては、信号用配線と制御用配線との間に補正用
容量を形成することにより、この信号用配線と制御用配
線との間においてもともと形成されている静電容量にこ
の補正用容量が付加されることとなるので、補正用容量
の付加前において不足した容量分が補われることとな
り、容量の不足に起因して出力信号が画素毎に不均一と
なるようなことがなくなる。

【００１６】請求項５及び６記載の発明に係るイメ−ジ
センサにおいては、受光素子の近傍に配置された第１の
スイッチング素子から延びる信号用配線と第２のスイッ
チング素子から延びる制御用配線との間に設けられた補
正用容量は、この受光素子の近傍に配置された第１のス
イッチング素子から延びる信号用配線と第２のスイッチ
ング素子から延びる制御用配線との間で形成される静電
容量が、隣接する第１及び第２のスイッチング素子にお
ける同様な静電容量に比して受光素子に近いことに起因
して不足する分を補うこととなり、そのため、この静電
容量の不足による隣接する画素との出力信号の不均一が
解消される。

【００１７】請求項７及び８記載の発明に係るイメ−ジ
センサにおいては、受光素子から隔てて配置された第１
のスイッチング素子から延びる信号用配線及び制御用配
線との間との間に設けられた補正用容量は、この受光素
子から隔てて配置された第１のスイッング素子から延び
る信号用配線及び制御用配線との間で形成される静電容
量が、隣接する第１のスイッチング素子における同様な
静電容量に比して不足する分を補うこととなり、そのた
め、この静電容量の不足による隣接する画素における出
力信号の不均一が解消される。

【００１８】

【実施例】以下、図１乃至図４を参照しつつ、本発明に
係るイメ−ジセンサについて説明する。ここで、図１は
本発明に係るイメ−ジセンサの等価回路図、図２は本発
明に係るイメ−ジセンサの一画素当りの等価回路図、図
３は本発明に係るイメ−ジセンサの動作を説明するため
のタイミング図、図４は本発明に係るイメ−ジセンサの
主要部の配置構造の一実施例を示す平面図である。

【００１９】先ず、図１を参照しつつ本発明に係るイメ
−ジセンサの回路構成について説明する。このイメ−ジ
センサは、受光素子アレイ１と、電荷転送部２と、電荷
リセット部３と、マトリックス配線部４と、共通信号線
５と、ゲ−トパルス発生回路６と、読出用ＩＣ７と、補
正用容量ＣA ，ＣB と、を主な構成要素としてなるもの
である。受光素子アレイ１は、例えばガラス等の絶縁性
部材からなる基板（図示せず）上に、受光素子としての
フォトダイオ−ドＰをＮ個を直線状に配設して１ブロッ
クとし、このブロックをｎ個直線状に設けてなるもので
ある。

【００２０】受光素子アレイ１には、電荷転送部２及び
電荷リセット部３が接続されている。この電荷転送部２
は、上述のフォトダイオ−ドＰと同数設けられた転送用
トランジスタＴＴからなるもので、転送用トランジスタ
ＴＴのドレインがフォトダイオ−ドＰのアノ−ドに接続
され、転送用トランジスタＴＴのソ−スは後述するマト
リックス配線部４に接続されている。尚、転送用トラン
ジスタＴＴには、薄膜トランジスタが用いられている。
さらに、各フォトダイオ−ドＰには、電荷リセット部３
が接続されている。すなわち、この電荷リセット部３
は、フォトダイオ−ドＰの数と同数設けられたリセット
トランジスタＴＲからなるもので、リセットトランジス
タＴＲのドレインがフォトダイオ−ドＰのアノ−ド側に
接続される一方、ソ−ス側は接地されている。尚、リセ
ットトランジスタＴＲには、薄膜トランジスタが用いら
れている。

【００２１】本実施例において、転送用トランジスタＴ
Ｔ及びリセットトランジスタＴＲの薄膜トランジスタ
は、同一特性のもの用いており、そのＷ／Ｌは、８乃至
１８程度が好適である。

【００２２】マトリックス配線部４は、各ブロックで同
一の位置にある転送用薄膜トランジスタＴＴのソ−ス同
士を接続するもので、例えば、第１のブロックの一番目
のフォトダイオ−ドＰ（図１において「１ｓｔ」と記さ
れたブロックの右端に位置するフォトダイオ−ド）に接
続されている転送用薄膜トランジスタＴＴのソ−スは、
他のブロックの一番目のフォトダイオ−ド（図１におい
て各ブロックの一番右端に位置するフォトダイオ−ド）
Ｐに接続されている。そして、このマトリックス配線部
４は、ブロックの数に等しいｎ本の共通信号線５に接続
され、この共通信号線５を介して読出用ＩＣ７に接続さ
れている。そして、各共通信号線５とア−スとの間に
は、配線容量ＣL がそれぞれ設けられており、転送用ト
ランジスタＴＴを介して転送されたフォトダイオ−ドＰ
からの電荷が蓄積されるようになっている。尚、本実施
例において配線容量ＣL としては、１０乃至１００ｐＦ
程度が好適な値となっている。

【００２３】読出用ＩＣ７は、配線容量ＣL への電荷の
蓄積により生じた共通信号線５の電位を読み取って、こ
れを各フォトダイオ−ドＰにより取得された画像信号と
して時系列的に選択出力するものである。ゲ−トパルス
発生回路６は、転送用トランジスタＴＴ及びリセットト
ランジスタＴＲを導通状態とするためのゲ−トパルスΦ
ＧＴ，ΦＧＲを発生するもので、その出力段には各転送
用トランジスタＴＴのゲ−トが、同一のブロック内のも
の同士がまとめて接続されると共に、各リセットトラン
ジスタＴＲのゲ−トが転送用トランジスタＴＴと同様に
各ブロック毎にまとめられて接続されている。

【００２４】このイメ−ジセンサにおいては、一画素お
きに転送用トランジスタＴＴ及びリセットトランジスタ
ＴＲが図１で言えば紙面左右方向にいわゆる千鳥状に配
置された構造となっている。すなわち、図１において右
端の転送用トランジスタＴＴ及びリセットトランジスタ
ＴＲの番号を１とし、以下、順に隣接する転送用トラン
ジスタＴＴ及びリセットトランジスタＴＲに番号を付し
たとすると、奇数番の転送用トランジスタＴＴ及びリセ
ットトランジスタＴＲがフォトダイオ−ドＰの比較的近
傍に、偶数番の転送用トランジスタＴＴ及びリセットト
ランジスタＴＲがフォトダイオ−ドＰより離れて配置さ
れており、フォトダイオ−ドＰとの間は、丁度フォトダ
イオ−ドＰとの間に一組の転送用トランジスタＴＴとリ
セットトランジスタＴＲが配設できるような間隔を空け
てある（具体的配置例は後述）。

【００２５】そして、補正用容量ＣA は、偶数番の転送
トランジスタＴＴ及びリセットトランジスタＴＲのドレ
インとリセットトランジスタＴＲのゲ−ト間に接続され
ている。また、補正用容量ＣB は、奇数番の転送用トラ
ンジスタＴＴのソ−スとゲ−トとの間に接続されてい
る。

【００２６】図２には上述したイメ−ジセンサにおける
一画素当りの等価回路が示されており、以下、同図を参
照しつつその内容について概略的に説明する。尚、既に
図２において説明された構成要素については、ここでの
説明を省略し、以下、図１には示されていない構成要素
を中心に説明することとする。フォトダイオ−ドＰは、
それ自体の寄生容量Ｃｐを有しており、フォトダイオ−
ドＰのアノ−ドとカソ−ドとの間に接続された状態とし
て表されている。本実施例において寄生容量Ｃｐは、約
１ｐＦとなっている。また、読出用ＩＣ７は、増幅器８
を有しており、その入力側には転送用トランジスタＴＴ
のソ−スが接続されると共に、リセット用ＭＯＳトラン
ジスタ９のドレインが接続されている。そして、リセッ
ト用ＭＯＳトランジスタ８は、ソ−ス側が接地されてお
り、図示されないパルス信号発生回路からのゲ−ト信号
が、ゲ−トに入力されることにより導通状態となって配
線容量ＣL の残留電荷を放電するようになっているもの
である。尚、同図において、ゲ−ト・ドレイン間容量Ｃ
GD及びゲ−ト・ソ−ス間容量ＣGSの後に括弧書きされた
ＴＲ或るいはＴＴの文字は、それぞれ、リセットトラン
ジスタＴＲにおける或るいは転送用トランジスタＴＴに
おける容量であることを表すためのものである。

【００２７】次に、このイメ−ジセンサの具体的配置構
造の一例について図４を参照しつつ説明する。フォトダ
イオ−ドＰは、上部透明電極１０と、この上部透明電極
１０に対向し且つ各フォトダイオ−ドＰに共通の共通下
部電極１１と、これら２つの電極１０，１１の間に挟持
された光電変換層（図示せず）とを有してなり、共通下
部電極１１は基板に接合されている。図４において紙面
右側のフォトダイオ−ドＰに接続されたリセットトラン
ジスタＴＲ及び転送用トランジスタＴＴは、フォトダイ
オ−ドＰの下側（図４において紙面下側）の位置に、リ
セットトランジスタＴＲ及び転送用トランジスタＴＴ
が、それぞれ１つづつ配置できる間隔を空けて配置され
ている。

【００２８】図４において紙面右側のフォトダイオ−ド
Ｐのアノ−ドに接続されたアノ−ド電極１２からは、リ
セットトランジスタＴＲへ向かって直線状に形成された
接続配線１２ａが延設されており、その先にはリセット
トランジスタＴＲ及び転送用トランジスタＴＴの各ドレ
インに接続されたドレイン電極部１３ａ，１３ｂが形成
されている。一方、図４右側のリセットトランジスタＴ
Ｒのソ−ス領域１４の上部にはソ−ス電極１５が配され
ている。このソ−ス電極１５は、チャンネル領域側（図
４においてソ−ス電極１５の右側）へ延設されており、
この延設された部位はチャネル遮光部１６として、チャ
ンネル領域への光の入射を遮断するようになっている。
さらに、このチャンネル遮光部１６は下側（図４におい
て紙面下側）へも延設されており、転送用トランジスタ
ＴＴのチャンネル遮光部としての機能をも果たしてい
る。そして、このチャンネル遮光部１６は、転送用トラ
ンジスタＴＴの下側へ延設されて、グランド配線１７に
接続されている。

【００２９】また、図４右側のリセットトランジスタＴ
Ｒのゲ−トに接続されたゲ−ト電極１８は上方（図４に
おいて紙面上方）へ延設されて、ゲ−ト電極接続線１９
に接続されている。このゲ−ト電極接続線１９は、図４
左側で隣接するリセットトランジスタＴＲと転送用トラ
ンジスタＴＴの間を通り左右方向（図４において紙面左
右方向）に配設されており、図４左側のリセットトラン
ジスタＴＲのゲ−トも接続されているものである。さら
に、図４右側の転送用トランジスタＴＴのソ−スに接続
されたソ−ス電極２０は、この転送用トランジスタＴＴ
の下側で左右方向（図４において紙面左右方向）に配置
されている共通信号線５に接続されている。また、ソ−
ス電極２０は、転送用トランジスタＴＴの下側において
左右方向（図４において紙面左右方向）に配置されたゲ
−ト電極接続線２１と、基板の表裏方向（図４の紙面表
裏方向）において一定の間隙を隔て略直角に交差した状
態となっている。

【００３０】一方、図４において左側に位置するフォト
ダイオ−ドＰの下側には、このフォトダイオ−ドＰに接
続されたリセットトランジスタＴＲ及び転送用トランジ
スタＴＴが配置されている。この左側に位置するフォト
ダイオ−ドＰのアノ−ド電極１２は下側に延び、リセッ
トトランジスタＴＲのドレイン電極２２ａに接続され、
さらに、このドレイン電極２２ａは下側へ延設されて転
送用トランジスタＴＴのドレイン電極２２ｂに接続され
ている。尚、このリセットトランジスタＴＲのドレイン
電極２２ａから転送用トランジスタＴＴのドレイン電極
２２ｂに延設された部位は、このリセットトランジスタ
ＴＲの下側において左右方向（図４において紙面表裏方
向）に配置されたゲ−ト電極接続配線１９と、基板の表
裏方向（図４において紙面表裏方向）において一定間隔
を隔てて略直角状態に交差している。

【００３１】また、図４左側のリセットトランジスタＴ
Ｒのソ−ス電極２３は、ゲ−ト側へ延設されると共に、
転送用トランジスタＴＴのゲ−ト側へ延設されて、チャ
ンネル遮光部２４を形成しているのは、右側のリセット
トランジスタＴＲのソ−ス電極１５と同様である。図４
左側の転送用トランジスタＴＴのソ−ス電極２５は下側
（図４において紙面下側）へ延設され、図４の右側の転
送用トランジスタＴＴのソ−ス電極２０と同様に共通信
号線５に接続されている。

【００３２】上述の構成において、図４右側のフォトダ
イオ−ドＰから延設され、リセットトランジスタＴＲの
ドレイン電極１３ａに接続されている接続配線１２ａの
一部イと、リセットトランジスタＴＲのゲ−トから延び
る配線部分ロとは平行（図４において二点鎖線で囲まれ
た部分参照）しているので、静電的ないわゆるカップリ
ングが生じ、この部分で静電容量が形成される。この結
果、図４右側のリセットトランジスタＴＲのゲ−ト・ド
レイン間容量ＣGDは、リセットトランジスタＴＲがフォ
トダイオ−ドＰの直ぐ下側に配置される場合に比して上
述の静電容量の分だけ大きいものとなる。

【００３３】一方、図４の紙面左側のリセットトランジ
スタＴＲのドレイン電極２２ａから転送用トランジスタ
ＴＴのドレイン電極２２ｂへ延びる部位ハと、この部位
ハと平行する部位を有して略直角に交差するゲ−ト電極
接続線１９との間において補正用容量ＣA が形成され、
この補正用容量ＣA は、図４左側のリセットトランジス
タＴＲのゲ−ト・ドレイン間容量ＣGDに付加されること
となる。尚、補正用容量ＣA は、主として上述した部分
で形成されるが、図４において左側のリセットトランジ
スタＴＴのドレイン電極２２ｂと、右側のリセットトラ
ンジスタＴＲのゲ−ト電極１８から延びる配線部分ロと
の平行している部分（図４において二点鎖線で囲まれた
領域参照）とによっても静電容量を生じ、補正用容量Ｃ
A の一部となる。そして、この補正容量ＣA は、図４右
側のリセットトランジスタＴＲにおけるゲ−ト・ドレイ
ン間容量ＣGDが前述したように増加した分に略等しくな
るように設定することにより、両リセットトランジスタ
ＴＲにおけるゲ−ト・ドレイン間容量ＣGDは略等しくな
る。

【００３４】また、図４において紙面左側の転送用トラ
ンジスタＴＴのソ−ス電極２５から共通信号線５へ延び
る配線の一部ニと、この転送用トランジスタＴＴのゲ−
トから延びる配線部分ホとの間（図４において二点鎖線
で囲まれた部分参照）にも静電的なカップリングによる
静電容量が形成され、この静電容量は図４左側の転送用
トランジスタＴＴのゲ−ト・ソ−ス間容量ＣGSの一部と
なる。一方、図４において紙面右側の転送用トランジス
タＴＴのソ−ス電極２０から共通信号線５へ延びる配線
部分ヘは、その長さが図４左側の転送用トランジスタＴ
Ｔのそれに比して短い。したがって、この配線部分ヘと
図４右側の転送用トランジスタＴＴのゲ−ト電極２６か
らゲ−ト電極接続線２１へ延びる部分とが、上述した図
４左側の場合と異なり平行する部分は極めて短いので、
それによる静電容量の形成は左隣の転送用トランジスタ
ＴＴの場合に比して少なく、その分ゲ−ト・ソ−ス間容
量ＣGSも小さい。しかし、本実施例においては、右側の
転送用トランジスタＴＴのソ−ス電極２０から共通信号
線５へ延びた配線の一部ヘが、ゲ−ト電極接続線２１と
直角に交差するようにして対向することで補正用容量Ｃ
Bを形成しており、上述した静電容量の減少分を補うこ
ととなる。したがって、右側の転送用トランジスタＴＴ
のゲ−ト・ソ−ス間容量ＣGSと左側の転送用トランジス
タＴＴのゲ−ト・ソ−ス間容量ＣGSとは、殆ど等しくな
る。

【００３５】また、図４右側の転送用トランジスタＴＴ
のソ−ス電極２０と、図４左側の転送用トランジスタＴ
Ｔのゲ−トから延びる配線ホの一部との間でも静電的カ
ップリングによる静電容量が生じ、補正用容量ＣB の一
部を形成している（図４において二点鎖線で囲まれた範
囲）。図３には補正用容量ＣA を設けた場合と、設けな
い場合とのそれぞれにおける転送用トランジスタＴＴの
ドレイン及びソ−ス電位の変化が示されており、以下、
同図を参照しつつその内容を説明する。先ず、この波形
図は、理解を容易にするために補正用容量ＣA だけに注
目して表されたものである。すなわち、この図３に示さ
れた波形図は、図４に示されたように千鳥状に配置され
た２つの転送用トランジスタＴＴの下側（図４において
紙面下側）における配線容量（図４で言えば配線イ、ロ
の間で形成される容量及び補正容量ＣB)がないと仮定し
た場合において、図３（ｃ），（ｄ）は補正用容量ＣA
を設けない場合の転送用トランジスタＴＴのドレイン及
びソ−ス電位の変化を、図３（ｅ），（ｆ）はフォトダ
イオ−ドＰから離れて配置されたことによりゲ−ト・ド
レイン間容量ＣGDが増えた転送用トランジスタＴＴ（図
４で言えば紙面右側の転送用トランジスタＴＴ）のドレ
イン及びソ−ス電位の変化を、それぞれ表すものであ
る。

【００３６】図３（ｃ）に示されたドレイン電位と同図
（ｅ）に示されたドレイン電位とを比較してみると、
（ｅ）の全体の電圧レベルは、（ｃ）の全体の電圧レベ
ルに比して負極側へシフトしていると共に、リセットパ
ルスΦＧＲの立ち上がり及び立ち下がりにおけるドレイ
ン電圧の変化量、すなわち、フィ−ドスル−電圧が
（ｃ）に比して大きくなっている。これは、図４で言え
ば、配線部分イ，ロによるリセットトランジスタＴＲの
ゲ−ト・ドレイン間容量ＣGDが増加したことによってフ
ィ−ドスル−電圧が増加したことに起因するものであ
る。そして、本実施例においては、補正用容量ＣA を設
けることによって、この補正用容量ＣA が設けられた側
の転送用トランジスタＴＴのドレイン電位の変化は、図
３（ｅ）に示された変化と同一となり、いわゆるオフセ
ット電圧ＶOF（図３（ｆ）参照）が画素毎に異なること
なく、略等しいレベルとなる。尚、図３（ｄ）は転送用
トラジスタＴＴのドレイン電位の変化が同図（ｃ）に示
された変化である場合における、同トランジスタＴＴの
ソ−ス電位変化を示した波形図であり、図３（ｆ）は転
送用トランジスタＴＴのドレイン電位変化が同図（ｅ）
に示された変化である場合における、同トランジスタＴ
Ｔのソ−ス電位変化を示した波形図である。

【００３７】本実施例において、補正用容量ＣA,ＣB
は、基板表裏方向で配線を対向させてなるいわゆる平行
平板型としたが、その構造はこれに限定されるものでは
なく、例えば、同一の平面上で２つの配線を平行させ、
この平行配線間で容量を形成するようにしても勿論よい
ものである。この場合、図７に示されたように、補正前
のドレイン電極イとゲ−ト電極ハとの間隔をＳo 、ドレ
イン電極イとゲ−ト電極ハの平行部分の長さをＬo とす
れば（図７（ａ）参照）、ドレイン電極イとゲ−ト電極
ハとの間隔をＳ1 へ変えたり（図７（ｂ）参照）、ドレ
イン電極イとゲ−ト電極ハの平行部分の長さをＬ１へ変
える（図７（ｃ）参照）ことにより容量値を調整するこ
とができる。尚、図７において符号ロはソ−ス電極であ
る。

【００３８】

【発明の効果】以上、述べたように、請求項１記載の発
明によれば、第１のスイッチング素子から延びる信号用
配線と第２のスイッチング素子から延びる制御用配線と
の間で形成される静電容量の違いを、補正用容量によっ
て補償するような構成とすることにより、各画素におけ
る第１のスイッチング素子から延びる信号用配線と第２
のスイッチング素子から延びる制御用配線との間で形成
される静電容量が略等しくなるので、そのため、出力信
号のオフセット量が略均一となり、出力信号のばらつき
のない画像信号を得ることができるという効果を奏する
ものである。請求項３記載の発明によれば、第１のスイ
ッチング素子から延びる信号用配線及び制御用線との間
で形成される静電容量の違いを、補正用容量によって補
償するような構成とすることにより、各画素における第
１のスイッチング素子から延びる信号用配線及び制御用
線との間で形成される静電容量が略等しくなるので、そ
のため、出力信号のオフセット量が略均一となり、出力
信号のばらつきのない画像信号を得ることができるとい
う効果を奏するものである。請求項５記載の発明によれ
ば、受光素子の近傍に配置された第１のスイッチング素
子から延びる信号用配線と第２のスイッチング素子から
延びる制御用配線との間に形成される静電容量が、隣接
する第１及び第２のスイッチング素子における同様な静
電容量に比して不足する分を、補正用容量によって補う
ように構成することにより、各画素における第１のスイ
ッチング素子から延びる信号用配線と第２のスイッチン
グ素子から延びる制御用配線との間の静電容量が略等し
くなるので、そのため、出力信号のオフセット量が略均
一となり、出力信号のばらつきのない画像信号を得るこ
とができるという効果を奏するものである。請求項７記
載の発明によれば、受光素子から隔てて配置された第１
のスイッチング素子から延びる信号用配線と制御用配線
との間で形成される静電容量が、隣接する第１のスイッ
チング素子における同様な静電容量に比して不足する分
を、補正用容量により補うように構成することにより、
各画素における第１のスイッチグ素子から延びる信号用
配線と制御用配線との間で形成される静電容量が略等し
くなるので、そのため、出力信号のオフセット量が略均
一となり、出力信号のばらつきのない画像信号を得るこ
とができるという効果を奏するものである。

【図面の簡単な説明】

【図１】 本発明に係るイメ−ジセンサの等価回路図で
ある。である。

【図２】 本発明に係るイメ−ジセンサの一画素当りの
等価回路図である。

【図３】 本発明に係るイメ−ジセンサの動作を説明す
るためのタイミング図である。

【図４】 本発明に係るイメ−ジセンサの主要部の配置
構造の一実施例を示す平面図である。

【図５】 従来のイメ−ジセンサの一例を示す等回路図
である。

【図６】 図５に示されたイメ−ジセンサの動作を説明
するためのタイミング図である。

【図７】 容量形成の他の方法を説明するための概略説
明図である。

【符号の説明】

２…電荷転送部、 ３…電荷リセット部、 ４…マトリ
ックス配線部、 ５…共通信号線、 １３ａ，１３ｂ，
２２ａ，２２ｂ…ドレイン電極、 １５，２０，２３，
２５…ソ−ス電極、 １９，２１…ゲ−ト電極接続線

Claims (8)

【特許請求の範囲】
1. 【請求項１】 少なくとも、複数の受光素子からなる受
   光素子アレイと、前記受光素子から転送された電荷を蓄
   積する第１の蓄積容量と、前記複数の受光素子と同数設
   けられ前記受光素子で生じた電荷を第１の蓄積容量に転
   送する第１のスイッチング素子と、前記複数の受光素子
   と同数設けられ前記受光素子の残留電荷を放電する第２
   のスイッチング素子と、を具備するイメ−ジセンサにお
   いて、前記第１のスイッチング素子から延び前記受光素
   子の電荷が伝送される信号用配線と、前記第２のスイッ
   チング素子から延びこの第２のスイッチング素子の動作
   を制御する制御信号が伝送される制御用配線との間に補
   正用容量を設けたことを特徴とするイメ−ジセンサ。
2. 【請求項２】 補正容量は、信号用配線と制御用配線と
   を平行に対向させて形成されてなることを特徴とする請
   求項１記載のイメ−ジセンサ。
3. 【請求項３】 少なくとも、複数の受光素子からなる受
   光素子アレイと、前記受光素子から転送された電荷を蓄
   積する第１の蓄積容量と、前記複数の受光素子と同数設
   けられ前記受光素子で生じた電荷を第１の蓄積容量に転
   送する第１のスイッチング素子と、前記複数の受光素子
   と同数設けられ前記受光素子の残留電荷を放電する第２
   のスイッチング素子と、を具備するイメ−ジセンサにお
   いて、前記第１のスイッチング素子から延び前記受光素
   子の電荷が伝送される信号用配線と、前記第１のスイッ
   チング素子から延びこの第１のスイッチング素子の動作
   を制御する制御信号が伝送される制御用配線との間に補
   正用容量を設けたことを特徴とするイメ−ジセンサ。
4. 【請求項４】 補正容量は、信号用配線と制御用配線と
   を平行に対向させて形成されてなることを特徴とする請
   求項３記載のイメ−ジセンサ。
5. 【請求項５】 少なくとも、複数の受光素子からなる受
   光素子アレイと、前記受光素子から転送された電荷を蓄
   積する第１の蓄積容量と、前記複数の受光素子と同数設
   けられ前記受光素子で生じた電荷を第１の蓄積容量に転
   送する第１のスイッチング素子と、前記複数の受光素子
   と同数設けられ前記受光素子の残留電荷を放電する第２
   のスイッチング素子と、を具備し、前記受光素子、第１
   のスイッチング素子及び第２のスイッチング素子の配置
   は、前記受光素子に接続された第１及び第２のスイッチ
   ング素子が受光素子の近傍に配置されたものと、前記受
   光素子に接続された第１及び第２のスイッチング素子が
   受光素子との間に略一組の第１及び第２のスイッチング
   素子を配設し得る程度の間隔を隔てて配置されたものと
   が交互に隣接配置されてなるイメ−ジセンサにおいて、
   受光素子の近傍に配置された第１のスイッチング素子か
   ら延び前記受光素子の電荷が伝送される信号用配線と、
   第２のスイッチング素子から延びこの第２のスイッチン
   グ素子の動作を制御する制御信号が伝送される制御用配
   線との間に補正用容量を設けたとを特徴とするイメ−ジ
   センサ。
6. 【請求項６】 補正容量は、信号用配線と制御用配線と
   を平行に対向させて形成されてなることを特徴とする請
   求項５記載のイメ−ジセンサ。
7. 【請求項７】 少なくとも、複数の受光素子からなる受
   光素子アレイと、前記受光素子から転送された電荷を蓄
   積する第１の蓄積容量と、前記複数の受光素子と同数設
   けられ前記受光素子で生じた電荷を第１の蓄積容量に転
   送する第１のスイッチング素子と、前記複数の受光素子
   と同数設けられ前記受光素子の残留電荷を放電する第２
   のスイッチング素子と、を具備し、前記受光素子、第１
   のスイッチング素子及び第２のスイッチング素子の配置
   は、前記受光素子に接続された第１及び第２のスイッチ
   ング素子が受光素子の近傍に配置されたものと、前記受
   光素子に接続された第１及び第２のスイッチング素子が
   受光素子との間に略一組の第１及び第２のスイッチング
   素子を配設し得る程度の間隔を隔てて配置されたものと
   が交互に隣接配置されてなるイメ−ジセンサにおいて、
   前記受光素子から略一組の第１及び第２のスイッチング
   素子が配置され得る間隔を隔てて配置された前記第１の
   スイッチング素子から延び前記受光素子の電荷が伝送さ
   れる信号用配線と、前記第１のスイッチング素子から延
   びこの第１のスイッチング素子の動作を制御する制御信
   号が伝送される制御用配線との間に補正用容量を設けた
   ことを特徴とするイメ−ジセンサ。
8. 【請求項８】 補正容量は、信号用配線と制御用配線と
   を平行に対向させて形成されてなることを特徴とする請
   求項７記載のイメ−ジセンサ。