JPH0786708A - Method of manufacturing ceramic circuit board - Google Patents

Method of manufacturing ceramic circuit board

Info

Publication number
JPH0786708A
JPH0786708A JP5185628A JP18562893A JPH0786708A JP H0786708 A JPH0786708 A JP H0786708A JP 5185628 A JP5185628 A JP 5185628A JP 18562893 A JP18562893 A JP 18562893A JP H0786708 A JPH0786708 A JP H0786708A
Authority
JP
Japan
Prior art keywords
ceramic
film
circuit board
glaze film
glaze
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5185628A
Other languages
Japanese (ja)
Inventor
Masashi Fukaya
昌志 深谷
Hideaki Araki
英明 荒木
Jun Araki
順 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP5185628A priority Critical patent/JPH0786708A/en
Publication of JPH0786708A publication Critical patent/JPH0786708A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Hall/Mr Elements (AREA)

Abstract

PURPOSE:To provide the title manufacturing method of ceramic circuit board having excellent thermal shock resistance and capable of preventing the disconnection of a surface layer conductor. CONSTITUTION:In order to manufacture the title ceramic circuit board having a grazed film 2 on the surface of a ceramic board, the grazed film 2 is formed on the surface of a ceramic green sheet 100 and then a molded body 19 comprising the ceramic green sheet 100 and the grazed film 2 is siumultaneously baked. Besides, it is preferable that the surface of the molded body 19 is pressed with a parallel flat plate 6 before the molded body 19 is baked. At this time, as the ceramic green sheet 100, a low temperature sintered board sintered at the temperature not exceeding 1000 deg.C can be used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,セラミックス基板の上
に,強磁性材料等の薄膜を形成するためのグレーズ膜を
設けた,セラミックス回路基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ceramics circuit board in which a glaze film for forming a thin film of a ferromagnetic material or the like is provided on a ceramics board.

【0002】[0002]

【従来技術】従来,セラミックス回路基板としては,図
17に示すごとく,絶縁性のセラミックス基板91の表
面にグレーズ膜92及び導体回路95を形成したものが
ある。上記セラミックス回路基板を製造するに当たって
は,セラミックスグリーンシートを焼成してセラミック
ス基板とし,その後該セラミックス基板の表面にグレー
ズ膜及び導体回路を印刷形成し,再度焼成することによ
り得られる。
2. Description of the Related Art Conventionally, as a ceramic circuit board, there is one in which a glaze film 92 and a conductor circuit 95 are formed on the surface of an insulating ceramic board 91 as shown in FIG. In manufacturing the above-mentioned ceramic circuit board, the ceramic green sheet is fired to obtain a ceramic board, and then a glaze film and a conductor circuit are formed by printing on the surface of the ceramic board and fired again.

【0003】このセラミックス回路基板は,例えば,グ
レーズ膜92の上に磁気検出用の強磁性膜を形成するこ
とにより,磁気センサとして用いられる。グレーズ膜9
2の上には,図19に示すごとく,スパッタリング等に
より,ニッケル合金等の強磁性材料を付着させて,強磁
性膜97が形成される。これにより,上記セラミックス
回路基板を磁気センサとして用いることができる。
This ceramic circuit board is used as a magnetic sensor by forming a ferromagnetic film for magnetic detection on the glaze film 92, for example. Glaze film 9
As shown in FIG. 19, a ferromagnetic material such as a nickel alloy is deposited on the second layer 2 by sputtering or the like to form a ferromagnetic film 97. This allows the ceramic circuit board to be used as a magnetic sensor.

【0004】[0004]

【解決しようとする課題】しかしながら,上記セラミッ
クス基板91の熱膨張係数は,グレーズ膜92の熱膨張
係数よりも小さい。そのため,図18に示すごとく,グ
レーズ膜焼成後の冷却時に,両者にストレスが加わる。
そのため,このセラミックス回路基板に熱衝撃を与える
と,グレーズ膜92にクラック98が発生することがあ
る。また,グレーズ膜92の表面は,強磁性材料の膜厚
の均一性を維持するために,ある程度の表面平滑が必要
である。この表面平滑を得るためには,グレーズ膜92
に十分な厚さがなければならない。
However, the coefficient of thermal expansion of the ceramic substrate 91 is smaller than that of the glaze film 92. Therefore, as shown in FIG. 18, stress is applied to both during cooling after baking the glaze film.
Therefore, when thermal shock is applied to this ceramic circuit board, cracks 98 may occur in the glaze film 92. Further, the surface of the glaze film 92 needs a certain degree of surface smoothness in order to maintain the uniformity of the film thickness of the ferromagnetic material. To obtain this surface smoothness, the glaze film 92
Must be thick enough.

【0005】しかし,図19に示すごとく,グレーズ膜
92が厚くなると,グレーズ膜92の表面に形成された
強磁性膜97と導体回路95との間に表層回路99を形
成したとき,表層回路99におけるグレーズ膜92との
つなぎ部分で断線999が発生する。そのため,磁気検
出部としての強磁性膜97の信号が,導体回路95に接
続された外部端子94へ伝達されない。本発明はかかる
従来の問題点に鑑み,耐熱衝撃性に優れ,かつ表層回路
の断線を防止することができるセラミックス回路基板の
製造方法を提供しようとするものである。
However, as shown in FIG. 19, when the glaze film 92 becomes thick, when the surface layer circuit 99 is formed between the ferromagnetic film 97 formed on the surface of the glaze film 92 and the conductor circuit 95, the surface layer circuit 99 is formed. A disconnection 999 occurs at the connection portion with the glaze film 92 at. Therefore, the signal of the ferromagnetic film 97 as the magnetic detector is not transmitted to the external terminal 94 connected to the conductor circuit 95. In view of the above conventional problems, the present invention is to provide a method for manufacturing a ceramic circuit board which is excellent in thermal shock resistance and can prevent disconnection of a surface layer circuit.

【0006】[0006]

【課題の解決手段】本願にかかる第一発明は,セラミッ
クス基板の表面にグレーズ膜を有するセラミックス回路
基板の製造方法において,セラミックスグリーンシート
の表面にグレーズ膜を形成し,その後上記セラミックス
グリーンシート及びグレーズ膜を同時焼成することを特
徴とするセラミックス回路基板の製造方法にある。
According to a first aspect of the present invention, in a method for manufacturing a ceramic circuit board having a glaze film on the surface of a ceramic substrate, a glaze film is formed on the surface of a ceramic green sheet, and then the ceramic green sheet and the glaze film are formed. A method for manufacturing a ceramics circuit board is characterized in that the film is co-fired.

【0007】第一発明において最も注目すべきことは,
セラミックスグリーンシート(焼成前の生成形シート)
とグレーズ膜とを同時焼成することである。上記セラミ
ックスグリーンシートは,セラミックス材料をバインダ
ー,可塑剤,溶剤等の混合剤と混練し,これをドクター
ブレード法等によりシート状に成形したものである。
The most remarkable thing in the first invention is that
Ceramics green sheet (production sheet before firing)
And firing the glaze film at the same time. The ceramic green sheet is obtained by kneading a ceramic material with a mixture of a binder, a plasticizer, a solvent, etc., and molding this into a sheet by a doctor blade method or the like.

【0008】上記セラミックスグリーンシートとして
は,1000℃以下の温度で焼結する低温焼結基板を用
いることができる。該低温焼結基板としては,CaO−
Al2 3 ─SiO2 ─B2 3 系ガラスにアルミナを
加えた材料等を用いる。
As the ceramic green sheet, a low temperature sintered substrate which can be sintered at a temperature of 1000 ° C. or lower can be used. As the low temperature sintered substrate, CaO-
A material obtained by adding alumina to Al 2 O 3 --SiO 2 --B 2 O 3 system glass is used.

【0009】上記セラミックスグリーンシートには,そ
の内部或いは表面に,グレーズ膜の他にも,多種多様の
回路パターンを形成することができる。上記グレーズ膜
としては,PbO−B2 3 −SiO2 系ガラス等の材
料を用いることができる。
In addition to the glaze film, various types of circuit patterns can be formed on the inside or surface of the ceramic green sheet. Examples of the glaze layer, it is possible to use a PbO-B 2 O 3 -SiO 2 based material such as glass.

【0010】上記グレーズ膜の厚みは,10〜50μm
が好ましい。10μm未満の場合には,グレーズ材料と
グリーンシート材料とが反応し,グレーズ膜の表面が粗
くなり,その表面に例えば強磁性膜を形成したときは,
強磁性膜が不均一となり,配線抵抗が一定にならない。
一方,50μmを越える場合には,グレーズ膜とセラミ
ックス基板との表面に表層回路を形成したとき,グレー
ズ膜の表面とセラミックス基板の表面との繋ぎ部分で,
上記表層回路に断線が発生することがある。上記グレー
ズ膜の表面に強磁性膜を形成する場合には,グレーズ膜
の表面粗さは,0.001〜0.500μmRaが好ま
しい。これにより,グレーズ膜上の強磁性膜の膜厚均一
性が向上する。
The thickness of the glaze film is 10 to 50 μm.
Is preferred. When the thickness is less than 10 μm, the glaze material and the green sheet material react with each other, and the surface of the glaze film becomes rough. For example, when a ferromagnetic film is formed on the surface,
The ferromagnetic film becomes non-uniform and the wiring resistance is not constant.
On the other hand, when the thickness exceeds 50 μm, when a surface layer circuit is formed on the surfaces of the glaze film and the ceramic substrate, at the connecting portion between the surface of the glaze film and the surface of the ceramic substrate,
A disconnection may occur in the surface layer circuit. When a ferromagnetic film is formed on the surface of the glaze film, the surface roughness of the glaze film is preferably 0.001 to 0.500 μmRa. This improves the film thickness uniformity of the ferromagnetic film on the glaze film.

【0011】本発明により得られたセラミックス回路基
板における,グレーズ膜の表面には,磁気検出用の強磁
性材料,Ni,Cr,Fe,Co,Mo,Ti又はその
合金等の薄膜が形成され,磁気センサ,薄膜付き回路基
板等として用いることができる。該薄膜の形成方法とし
ては,スパッタリング技術,蒸着技術等がある。
On the surface of the glaze film in the ceramic circuit board obtained by the present invention, a thin film of a ferromagnetic material for magnetic detection, Ni, Cr, Fe, Co, Mo, Ti, or an alloy thereof is formed. It can be used as a magnetic sensor or a circuit board with a thin film. As a method of forming the thin film, there are a sputtering technique, a vapor deposition technique and the like.

【0012】本願にかかる第二発明は,セラミックス基
板の表面にグレーズ膜を有するセラミックス回路基板の
製造方法において,セラミックスグリーンシートの表面
にグレーズ膜を形成して成形体を作成し,次いで該成形
体の表面を平行平板により加圧し,その後成形体を焼成
することを特徴とするセラミックス回路基板の製造方法
にある。
The second invention according to the present application is a method for manufacturing a ceramic circuit board having a glaze film on the surface of a ceramic substrate, in which a glaze film is formed on the surface of a ceramic green sheet to prepare a molded body, and then the molded body. The method of manufacturing a ceramics circuit board is characterized in that the surface of is pressed by a parallel plate and then the molded body is fired.

【0013】第二発明において最も注目すべきことは,
セラミックスグリーンシートとグレーズ膜とからなる成
形体を同時焼成する前に,該成形体を平行平板により加
圧することである。上記平行平板は,表面が平滑な板で
ある。上記平行平板による成形体への加圧は,10〜1
00kg/cm2 が好ましい。その他は,上記第一発明
と同様である。
The most remarkable thing in the second invention is that
Prior to co-firing a molded body composed of a ceramic green sheet and a glaze film, the molded body is pressed by a parallel plate. The parallel plate has a smooth surface. The pressure applied to the compact by the parallel plate is 10 to 1
00 kg / cm 2 is preferable. Others are the same as the above-mentioned first invention.

【0014】[0014]

【作用及び効果】上記第一発明においては,セラミック
スグリーンシートとグレーズ膜とを同時焼成している。
このとき,グレーズ膜のガラス成分がセラミックス基板
内に拡散し,ガラス拡散層が形成される。該ガラス拡散
層は,セラミックス基板とグレーズ膜との中間の熱膨張
係数を有する。そのため,同時焼成後の冷却時にグレー
ズ膜に加わるストレスが減少する。このため,熱衝撃に
より,グレーズ膜にクラックが発生することなく,耐熱
衝撃に優れたセラミックス回路基板が得られる。
FUNCTION AND EFFECT In the first invention, the ceramic green sheet and the glaze film are simultaneously fired.
At this time, the glass component of the glaze film diffuses into the ceramic substrate to form a glass diffusion layer. The glass diffusion layer has a coefficient of thermal expansion intermediate between those of the ceramic substrate and the glaze film. Therefore, the stress applied to the glaze film during cooling after co-firing is reduced. Therefore, a ceramic circuit board excellent in thermal shock resistance can be obtained without cracking in the glaze film due to thermal shock.

【0015】また,上記第二発明においては,グレーズ
膜を形成したセラミックスグリーンシートは,平行平板
により加圧される。そのため,グレーズ膜がセラミック
スグリーンシートの内部に入り込む。それ故,これを焼
成した場合,セラミックス基板とグレーズ膜との間の表
面の段差が少ないセラミックス回路基板が得られる。
Further, in the above-mentioned second invention, the ceramic green sheet having the glaze film formed thereon is pressed by a parallel plate. Therefore, the glaze film gets inside the ceramic green sheet. Therefore, when this is fired, a ceramic circuit board with few surface steps between the ceramic board and the glaze film can be obtained.

【0016】従って,グレーズ膜とセラミックス回路基
板との表面に,表層回路を断線させることなく形成する
ことができる。その他,上記第一発明と同様の効果を有
する。以上のごとく,本発明によれば,耐熱衝撃性に優
れ,かつ表層回路の断線を防止することができるセラミ
ックス回路基板の製造方法を提供することができる。
Therefore, the surface layer circuit can be formed on the surfaces of the glaze film and the ceramics circuit board without disconnection. In addition, it has the same effect as the first invention. As described above, according to the present invention, it is possible to provide a method for manufacturing a ceramic circuit board which has excellent thermal shock resistance and can prevent the disconnection of the surface layer circuit.

【0017】[0017]

【実施例】実施例1 本発明にかかるセラミックス回路基板について,図1を
用いて説明する。本例のセラミックス回路基板1は,セ
ラミックス基板10の表面にグレーズ膜2を有する。グ
レーズ膜2とセラミックス基板10との間には,ガラス
拡散層3が形成されている。
EXAMPLES Example 1 A ceramic circuit board according to the present invention will be described with reference to FIG. The ceramic circuit board 1 of this example has a glaze film 2 on the surface of the ceramic substrate 10. A glass diffusion layer 3 is formed between the glaze film 2 and the ceramic substrate 10.

【0018】上記セラミックス回路基板1を製造するに
当たっては,まず,CaO−Al23 ─SiO2 ─B
2 3 系ガラス60重量%とアルミナ40重量%とを混
合してなるセラミックス材料に,バインダー,可塑剤,
溶剤を加えて混練し,これをドクターブレード法により
成形し,厚さ0.3mmのセラミックスグリーンシート
を得た。また,PbO−B2 3 −SiO2 系ガラスに
より,グレーズペーストを得た。
In manufacturing the ceramic circuit board 1, first, CaO--Al 2 O 3 --SiO 2 --B
A ceramic material prepared by mixing 60% by weight of 2 O 3 based glass and 40% by weight of alumina with a binder, a plasticizer,
A solvent was added and kneaded, and this was molded by a doctor blade method to obtain a ceramic green sheet having a thickness of 0.3 mm. Further, the PbO-B 2 O 3 -SiO 2 based glass to obtain a glaze paste.

【0019】次いで,このセラミックスグリーンシート
の表面に上記グレーズペーストを用いて厚さ45μmの
グレーズ膜を印刷形成し,成形体を得た。その後,上記
セラミックスグリーンシート及びグレーズ膜を900℃
にて同時焼成する。このとき,グレーズ膜のガラス成分
がセラミックスグリーンシート内に拡散し,上記ガラス
拡散層3が形成される。これにより上記セラミックス回
路基板1を得る。
Then, a 45 μm-thick glaze film was formed by printing on the surface of the ceramic green sheet by using the glaze paste to obtain a molded body. After that, the ceramic green sheet and glaze film are heated to 900 ° C.
At the same time. At this time, the glass component of the glaze film diffuses into the ceramic green sheet, and the glass diffusion layer 3 is formed. As a result, the ceramic circuit board 1 is obtained.

【0020】上記セラミックス基板10の熱膨張係数
は,5.5×10-6/Kである。上記ガラス拡散層3の
熱膨張係数は,7.5×10-6/Kである。上記グレー
ズ膜2の熱膨張係数は,9.5×10-6/Kである。上
記グレーズ膜2の表面粗さは,0.03μmRaであ
る。
The coefficient of thermal expansion of the ceramic substrate 10 is 5.5 × 10 -6 / K. The thermal expansion coefficient of the glass diffusion layer 3 is 7.5 × 10 −6 / K. The thermal expansion coefficient of the glaze film 2 is 9.5 × 10 −6 / K. The surface roughness of the glaze film 2 is 0.03 μmRa.

【0021】次に,本例の作用効果について説明する。
本例においては,セラミックスグリーンシートとグレー
ズ膜とを同時焼成する際に,両者の中間の熱膨張係数を
有するガラス拡散層3が形成される。そのため,同時焼
成後の冷却時にグレーズ膜2に加わるストレスが減少す
る。このため,グレーズ膜2にクラックが発生すること
を防止することができる。また,グレーズ膜2の表面は
平滑である。そのため,グレーズ膜2の表面に,磁気検
出用の強磁性膜を均一な膜厚とすることができ,磁気セ
ンサとして用いることができる。
Next, the function and effect of this example will be described.
In this example, when the ceramic green sheet and the glaze film are co-fired, the glass diffusion layer 3 having a coefficient of thermal expansion intermediate between the two is formed. Therefore, the stress applied to the glaze film 2 at the time of cooling after the simultaneous firing is reduced. Therefore, it is possible to prevent cracks from being generated in the glaze film 2. The surface of the glaze film 2 is smooth. Therefore, the ferromagnetic film for magnetic detection can be made to have a uniform film thickness on the surface of the glaze film 2, and it can be used as a magnetic sensor.

【0022】実施例2 本例のセラミックス回路基板は,図2に示すごとく,セ
ラミックス基板10の上面側に,グレーズ膜2及び導体
回路51を設けている。上記グレーズ膜2及び導体回路
51は,セラミックス基板10の内部に埋め込まれてい
る。そして,図3に示すごとく,グレーズ膜2とセラミ
ックス基板10との段差Hは,4μmである。また,グ
レーズ膜2とセラミックス基板10との間には,ガラス
拡散層3が形成されている。上記グレーズ膜2は,45
μmの厚さであり,表面粗さは0.03μmRaであ
る。
Example 2 In the ceramic circuit board of this example, as shown in FIG. 2, the glaze film 2 and the conductor circuit 51 are provided on the upper surface side of the ceramic board 10. The glaze film 2 and the conductor circuit 51 are embedded inside the ceramic substrate 10. Further, as shown in FIG. 3, the step H between the glaze film 2 and the ceramic substrate 10 is 4 μm. A glass diffusion layer 3 is formed between the glaze film 2 and the ceramic substrate 10. The glaze film 2 has 45
The thickness is μm, and the surface roughness is 0.03 μmRa.

【0023】上記セラミックス回路基板1を製造するに
当たっては,まず,セラミックスグリーンシートの表面
にグレーズ膜2及び導体回路を印刷して成形体を作成す
る。次いで,図4に示すごとく,上記成形体19を下型
用の平行平板4の上に載置する。次いで,成形体19の
上面側に上型用の平行平板6を載置する。次に,成形体
19の表面を平行平板4,6により加圧する。
In manufacturing the ceramic circuit board 1, first, the glaze film 2 and the conductor circuit are printed on the surface of the ceramic green sheet to form a molded body. Next, as shown in FIG. 4, the molded body 19 is placed on the parallel plate 4 for the lower mold. Next, the parallel plate 6 for the upper mold is placed on the upper surface side of the molded body 19. Next, the surface of the compact 19 is pressed by the parallel plates 4 and 6.

【0024】このとき,グレーズ膜2がセラミックスグ
リーンシート100の内部に入り込み,グレーズ膜2と
セラミックスグリーンシート100との段差が少なくな
る。その後,該成形体を900℃にて焼成する。このと
き,セラミックス基板10内に,グレーズ膜中のガラス
成分が拡散し,ガラス拡散層3が形成される。これによ
り,セラミックス回路基板1が得られる。
At this time, the glaze film 2 enters the inside of the ceramic green sheet 100, and the step difference between the glaze film 2 and the ceramic green sheet 100 is reduced. Then, the molded body is fired at 900 ° C. At this time, the glass component in the glaze film is diffused in the ceramic substrate 10 to form the glass diffusion layer 3. As a result, the ceramic circuit board 1 is obtained.

【0025】上記製造方法により得られたセラミックス
回路基板1の表面付近の断面組織構造を,図6の顕微鏡
写真(倍率1000倍)に示す。同図中,セラミックス
基板10とセラミックスグリーンシート2との間に,グ
レーズ膜2中のガラス成分が拡散したガラス拡散層3が
見られる。その他は,上記実施例1と同様である。
The cross-sectional structure structure near the surface of the ceramic circuit board 1 obtained by the above manufacturing method is shown in the micrograph of FIG. 6 (magnification: 1000 times). In the figure, a glass diffusion layer 3 in which the glass component in the glaze film 2 has diffused can be seen between the ceramic substrate 10 and the ceramic green sheet 2. Others are the same as those in the first embodiment.

【0026】次に本例の作用効果について説明する。本
例においては,図4に示すごとく,グレーズ膜2を形成
したセラミックスグリーンシート100は,平行平板
4,6により加圧される。このとき,グレーズ膜2がセ
ラミックスグリーンシート100の内部に入り込む。そ
れ故,これを焼成した場合,表面の段差が少ないセラミ
ックス回路基板1が得られる。従って,図5に示すごと
く,セラミックス回路基板1の表面に薄膜の表層回路5
0を,断線させることなく形成することができる。その
他,実施例1と同様の効果を得ることができる。
Next, the function and effect of this example will be described. In this example, as shown in FIG. 4, the ceramic green sheet 100 having the glaze film 2 formed thereon is pressed by the parallel plates 4 and 6. At this time, the glaze film 2 enters the inside of the ceramic green sheet 100. Therefore, when this is fired, the ceramic circuit board 1 having few surface steps can be obtained. Therefore, as shown in FIG. 5, a thin surface layer circuit 5 is formed on the surface of the ceramic circuit board 1.
0 can be formed without breaking. In addition, the same effect as that of the first embodiment can be obtained.

【0027】実施例3 本例のセラミックス回路基板は,図7に示すごとく,6
枚のセラミックス基板11〜16を積層した多層板Aで
ある。最上層のセラミックス基板11の表面には,グレ
ーズ膜2が設けられている。セラミックス基板11とグ
レーズ膜2との間には,ガラス拡散層3が形成されてい
る。また,各セラミックス基板11〜16には,導体回
路51及び導体5が充填されたビアホール19が形成さ
れている。
Example 3 A ceramic circuit board of this example has a structure as shown in FIG.
It is a multilayer board A in which a plurality of ceramic substrates 11 to 16 are laminated. A glaze film 2 is provided on the surface of the uppermost ceramic substrate 11. A glass diffusion layer 3 is formed between the ceramic substrate 11 and the glaze film 2. Further, via holes 19 filled with the conductor circuit 51 and the conductor 5 are formed in each of the ceramic substrates 11 to 16.

【0028】上記多層板Aを製造するに当たっては,ま
ず,図8に示すごとく,6枚のセラミックスグリーンシ
ート111〜116に導体回路51及び導体5を充填し
たビアホール19を形成する。次いで,これらのセラミ
ックスグリーンシートを積層し,平行平板を用いて熱圧
着する。次に,図9に示すごとく,最上層のセラミック
スグリーンシート111の表面にグレーズ膜2を印刷形
成する。その後,この積層体を900℃にて同時焼成す
る。
In manufacturing the multilayer board A, first, as shown in FIG. 8, via holes 19 are formed by filling the six ceramic green sheets 111 to 116 with the conductor circuits 51 and the conductors 5. Next, these ceramic green sheets are laminated and thermocompression bonded using a parallel plate. Next, as shown in FIG. 9, the glaze film 2 is formed by printing on the surface of the uppermost ceramic green sheet 111. Then, this laminated body is co-fired at 900 ° C.

【0029】このとき,上記セラミックスグリーンシー
ト111〜116が焼結し,図7に示すセラミックス基
板11〜16が得られるとともに,グレーズ膜2のガラ
ス成分がセラミックス基板11内に拡散し,上記ガラス
拡散層3が形成される。これにより,上記多層板Aが得
られる。その他は,実施例1と同様である。
At this time, the ceramic green sheets 111 to 116 are sintered to obtain the ceramic substrates 11 to 16 shown in FIG. 7, and the glass component of the glaze film 2 diffuses into the ceramic substrate 11 to cause the glass diffusion. Layer 3 is formed. Thereby, the multilayer board A is obtained. Others are the same as in the first embodiment.

【0030】実施例4 本例のセラミックス回路基板は,図10に示すごとく,
6枚のセラミックス基板11〜16を積層した多層板B
である。最上層のセラミックス基板11の表面には,グ
レーズ膜2を設けている。上記グレーズ膜2は,セラミ
ックス基板11の内部に埋め込まれている。セラミック
ス基板11とグレーズ膜2との間には,ガラス拡散層3
が形成されている。また,多層板Bの内部には,内層回
路51及び導体5を充填したビアホール19が形成され
ている。
Example 4 The ceramic circuit board of this example has a structure as shown in FIG.
Multilayer board B in which six ceramic substrates 11 to 16 are laminated
Is. The glaze film 2 is provided on the surface of the uppermost ceramic substrate 11. The glaze film 2 is embedded inside the ceramic substrate 11. A glass diffusion layer 3 is provided between the ceramic substrate 11 and the glaze film 2.
Are formed. In addition, a via hole 19 filled with the inner layer circuit 51 and the conductor 5 is formed inside the multilayer board B.

【0031】上記多層板Bを製造するに当たっては,ま
ず,図11に示すごとく,6枚のセラミックスグリーン
シート111〜116に導体回路51及び導体5を充填
したビアホール19を形成する。また,最上層のセラミ
ックスグリーンシート111の上に,グレーズ膜2を印
刷形成する。次いで,上記セラミックスグリーンシート
111〜116を積層し,平行平板を用いて熱圧着す
る。
In manufacturing the multilayer board B, first, as shown in FIG. 11, six ceramic green sheets 111 to 116 are formed with via holes 19 filled with the conductor circuits 51 and the conductors 5. Further, the glaze film 2 is formed by printing on the uppermost ceramic green sheet 111. Next, the ceramic green sheets 111 to 116 are laminated and thermocompression bonded using a parallel plate.

【0032】このとき,図12に示すごとく,グレーズ
膜2がセラミックスグリーンシート111の内部に入り
込む。その後,この圧着体を900℃にて同時焼成する
と,セラミックス基板11とグレーズ膜2との間にガラ
ス拡散層3が形成される。これにより,上記多層板Bが
得られる。その他は,実施例2と同様である。
At this time, as shown in FIG. 12, the glaze film 2 enters the inside of the ceramic green sheet 111. Then, when the pressure-bonded body is simultaneously fired at 900 ° C., the glass diffusion layer 3 is formed between the ceramic substrate 11 and the glaze film 2. As a result, the multilayer board B is obtained. Others are the same as those in the second embodiment.

【0033】実施例5 本例においては,本発明に関するセラミックス回路基板
(試料1〜試料4)について,熱サイクルによるグレー
ズ膜のクラック,表面粗さ,及び表層回路の断線の発生
について調査した。試料1は,図7に示した実施例3の
多層板Aである。試料2〜4は,図10に示した実施例
4の多層板Bについて,それぞれグレーズ膜の厚さ,及
びグレーズ膜とセラミックス基板との段差を種々に変え
たものである。
Example 5 In this example, the ceramic circuit boards (Sample 1 to Sample 4) according to the present invention were examined for cracks in the glaze film, surface roughness, and breakage of the surface layer circuit due to thermal cycles. Sample 1 is the multilayer board A of Example 3 shown in FIG. Samples 2 to 4 are obtained by changing the thickness of the glaze film and the level difference between the glaze film and the ceramic substrate in the multilayer board B of Example 4 shown in FIG.

【0034】また,比較のために,図13に示すごと
く,焼成後のセラミックス基板の表面に,厚さの異なる
グレーズ膜2を印刷形成したセラミックス回路基板の多
層板Cを作製した(試料5〜8)。上記試料1〜7のセ
ラミックス回路基板の表面には,フォトリソグラフィ技
術により,図14に示すごとく,導体回路51と表層回
路50とを形成した。表層回路50は,グレーズ膜2の
表面に形成された強磁性膜7及び導体回路51に接触し
ている。
For comparison, as shown in FIG. 13, a multi-layered board C of a ceramic circuit board was produced in which the glaze films 2 having different thicknesses were formed by printing on the surface of the fired ceramics board (Samples 5 to 5). 8). As shown in FIG. 14, a conductor circuit 51 and a surface layer circuit 50 were formed on the surface of each of the ceramic circuit boards of Samples 1 to 7 by a photolithography technique. The surface layer circuit 50 is in contact with the ferromagnetic film 7 and the conductor circuit 51 formed on the surface of the glaze film 2.

【0035】上記調査結果を表1に示す。同表におい
て,「熱サイクルによるクラック」とは,25〜230
℃の間で10サイクルの温度変化を与えた場合の,グレ
ーズ膜のクラック発生率を測定した。「薄膜の断線」と
は,グレーズ膜の表面が粗いために起きる薄膜の強磁性
膜7の断線をいう。
The results of the above survey are shown in Table 1. In the table, “crack due to thermal cycle” means 25 to 230.
The crack occurrence rate of the glaze film was measured when a temperature change of 10 cycles was performed between 0 ° C. The “breakage of the thin film” means breakage of the thin ferromagnetic film 7 caused by the rough surface of the glaze film.

【0036】調査の結果,試料1〜4では,熱サイクル
テストによりグレーズ膜にクラックが発生しなかった。
これは,グレーズ膜とセラミックス基板との間に形成さ
れたガラス拡散層により,冷却時のグレーズ膜へのスト
レスが緩和されるためであると考えられる。
As a result of the investigation, in Samples 1 to 4, cracks did not occur in the glaze film due to the heat cycle test.
It is considered that this is because the glass diffusion layer formed between the glaze film and the ceramic substrate alleviates the stress on the glaze film during cooling.

【0037】試料1では,図15に示すごとく,グレー
ズ膜2とセラミックス基板11との間にガラス拡散層3
が形成されたために,熱サイクルテストによりグレーズ
膜2にクラックが発生しなかった。一方,グレーズ膜と
セラミックス基板との間の段差が大きいために,グレー
ズ膜2と表層回路50とのつなぎ部分で表層回路50の
断線509が発生した。しかし,不良率(グレーズ膜の
クラック及び表層回路の断線)は6.1%(試料7)か
ら1.8%(試料1)へと大幅に減少した。
In the sample 1, as shown in FIG. 15, the glass diffusion layer 3 is provided between the glaze film 2 and the ceramic substrate 11.
Due to the formation of cracks, no crack was generated in the glaze film 2 by the thermal cycle test. On the other hand, since the step difference between the glaze film and the ceramic substrate is large, the disconnection 509 of the surface layer circuit 50 occurred at the joint between the glaze film 2 and the surface layer circuit 50. However, the defect rate (craze of the glaze film and disconnection of the surface layer circuit) was significantly reduced from 6.1% (Sample 7) to 1.8% (Sample 1).

【0038】試料2〜4では,グレーズ膜と表層回路の
断線が発生しなかった。これは,図16に示すごとく,
セラミックス基板11とグレーズ膜2との段差Hが7μ
m以下と少ないために,グレーズ膜2の傾斜部にも表層
回路が十分な厚みを保って付着したためであると考えら
れる。一方,試料5〜7では,グレーズ膜2のクラック
発生だけでなく,グレーズ膜2と表層回路50との間で
断線も生じた。また,試料8は,グレーズ膜2の膜厚が
薄いために,その表面が粗く,グレーズ膜2の上に形成
された薄膜の強磁性膜7に断線が生じた。
In Samples 2 to 4, disconnection between the glaze film and the surface layer circuit did not occur. This is as shown in FIG.
The step H between the ceramic substrate 11 and the glaze film 2 is 7μ
It is considered that this is because the surface layer circuit adheres to the inclined portion of the glaze film 2 while maintaining a sufficient thickness because the surface layer circuit is as small as m or less. On the other hand, in Samples 5 to 7, not only cracking of the glaze film 2 but also disconnection between the glaze film 2 and the surface layer circuit 50 occurred. Further, since the sample 8 had a thin glaze film 2, the surface thereof was rough, and the thin ferromagnetic film 7 formed on the glaze film 2 was broken.

【0039】[0039]

【表1】 [Table 1]

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1のセラミックス回路基板の断面図。FIG. 1 is a cross-sectional view of a ceramics circuit board according to a first embodiment.

【図2】実施例2のセラミックス回路基板の断面図。FIG. 2 is a sectional view of a ceramics circuit board according to a second embodiment.

【図3】実施例2のセラミックス回路基板の表面付近の
断面図。
FIG. 3 is a cross-sectional view near the surface of the ceramic circuit board of Example 2.

【図4】実施例2のセラミックス回路基板の製造方法を
示す説明図。
FIG. 4 is an explanatory view showing a method for manufacturing a ceramics circuit board according to a second embodiment.

【図5】実施例2における,表面に表層回路を形成した
セラミックス回路基板の断面図。
FIG. 5 is a cross-sectional view of a ceramics circuit board having a surface layer circuit formed on its surface in Example 2.

【図6】実施例2のセラミックス回路基板の表面付近の
組織構造を示す断面顕微鏡写真(倍率500倍)。
FIG. 6 is a cross-sectional photomicrograph (magnification: 500 times) showing the structure structure near the surface of the ceramic circuit board of Example 2.

【図7】実施例3のセラミックス回路基板(積層板A)
の断面図。
FIG. 7 is a ceramic circuit board of Example 3 (laminated plate A).
Sectional view of.

【図8】実施例3のセラミックス回路基板の製造方法を
示す説明図。
FIG. 8 is an explanatory diagram showing a method for manufacturing a ceramics circuit board according to a third embodiment.

【図9】図8に続く,製造工程説明図。9 is an explanatory view of the manufacturing process following FIG. 8. FIG.

【図10】実施例4のセラミックス回路基板(積層板
B)の断面図。
FIG. 10 is a cross-sectional view of a ceramics circuit board (laminated board B) of Example 4.

【図11】実施例4のセラミックス回路基板の製造方法
を示す説明図。
FIG. 11 is an explanatory diagram showing a method for manufacturing a ceramics circuit board of Example 4.

【図12】図11に続く,製造工程説明図。FIG. 12 is an explanatory view of the manufacturing process following FIG. 11.

【図13】実施例5における,試料5〜8のセラミック
ス回路基板(積層板C)の断面図。
FIG. 13 is a sectional view of a ceramic circuit board (laminated plate C) of Samples 5 to 8 in Example 5.

【図14】実施例5における,表面に表層回路を形成し
たセラミックス回路基板の平面図。
FIG. 14 is a plan view of a ceramics circuit board having a surface layer circuit formed on the surface thereof in Example 5;

【図15】実施例5における,試料1のセラミックス回
路基板の断面図。
FIG. 15 is a cross-sectional view of the ceramic circuit board of sample 1 according to the fifth embodiment.

【図16】実施例5における,試料2〜4のセラミック
ス回路基板の断面図。
16 is a cross-sectional view of the ceramic circuit boards of Samples 2 to 4 in Example 5. FIG.

【図17】従来例のセラミックス回路基板の断面図。FIG. 17 is a cross-sectional view of a conventional ceramic circuit board.

【図18】従来例の問題点を説明する説明図。FIG. 18 is an explanatory diagram illustrating a problem of the conventional example.

【図19】従来例の他の問題点を説明する説明図。FIG. 19 is an explanatory diagram illustrating another problem of the conventional example.

【符号の説明】[Explanation of symbols]

1...セラミックス回路基板, 10〜16...セラミックス基板, 100,111〜116...セラミックスグリーンシ
ート, 2...グレーズ膜, 3...ガラス拡散層, 4,6...平行平板, 50...表層回路, 51...導体回路, 7...強磁性膜,
1. . . Ceramic circuit board, 10-16. . . Ceramic substrate, 100, 111-116. . . Ceramics green sheet, 2. . . Glaze film, 3. . . Glass diffusion layer, 4, 6. . . Parallel plate, 50. . . Surface layer circuit, 51. . . Conductor circuit, 7. . . Ferromagnetic film,

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 H 6921−4E // H01L 43/02 Z ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H05K 3/46 H 6921-4E // H01L 43/02 Z

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 セラミックス基板の表面にグレーズ膜を
有するセラミックス回路基板の製造方法において, セラミックスグリーンシートの表面にグレーズ膜を形成
し,その後上記セラミックスグリーンシート及びグレー
ズ膜を同時焼成することを特徴とするセラミックス回路
基板の製造方法。
1. A method for manufacturing a ceramic circuit board having a glaze film on the surface of a ceramic substrate, wherein a glaze film is formed on the surface of a ceramic green sheet, and then the ceramic green sheet and the glaze film are co-fired. Ceramic circuit board manufacturing method.
【請求項2】 セラミックス基板の表面にグレーズ膜を
有するセラミックス回路基板の製造方法において, セラミックスグリーンシートの表面にグレーズ膜を形成
して成形体を作成し,次いで該成形体の表面を平行平板
により加圧し,その後成形体を焼成することを特徴とす
るセラミックス回路基板の製造方法。
2. A method of manufacturing a ceramic circuit board having a glaze film on the surface of a ceramic substrate, wherein a glaze film is formed on the surface of a ceramic green sheet to prepare a molded body, and then the surface of the molded body is formed by a parallel plate. A method for manufacturing a ceramics circuit board, which comprises pressurizing and then firing the molded body.
【請求項3】 請求項1,又は2において,上記セラミ
ックスグリーンシートは,1000℃以下で焼結する低
温焼結基板であることを特徴とするセラミックス回路基
板の製造方法。
3. The method for manufacturing a ceramic circuit board according to claim 1, wherein the ceramic green sheet is a low temperature sintered substrate that is sintered at 1000 ° C. or lower.
【請求項4】 請求項1,又は2において,上記グレー
ズ膜は,1000℃以下で焼結する材料であることを特
徴とするセラミックス回路基板の製造方法。
4. The method of manufacturing a ceramic circuit board according to claim 1, wherein the glaze film is a material that is sintered at 1000 ° C. or lower.
JP5185628A 1993-06-28 1993-06-28 Method of manufacturing ceramic circuit board Pending JPH0786708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5185628A JPH0786708A (en) 1993-06-28 1993-06-28 Method of manufacturing ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5185628A JPH0786708A (en) 1993-06-28 1993-06-28 Method of manufacturing ceramic circuit board

Publications (1)

Publication Number Publication Date
JPH0786708A true JPH0786708A (en) 1995-03-31

Family

ID=16174113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5185628A Pending JPH0786708A (en) 1993-06-28 1993-06-28 Method of manufacturing ceramic circuit board

Country Status (1)

Country Link
JP (1) JPH0786708A (en)

Similar Documents

Publication Publication Date Title
US6560860B2 (en) Low temperature co-fired ceramic with improved registration
US7618843B2 (en) Method of fabricating multilayer ceramic substrate
JPH01282890A (en) Manufacture of multilayer circuit
KR20020070483A (en) Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
US5597644A (en) Ceramic circuit board and process for producing same
JPH07505506A (en) Laminated chip structure
JP3003413B2 (en) Method for manufacturing multilayer ceramic substrate
JP2955442B2 (en) Manufacturing method of ceramic circuit board
JPH0786743A (en) Method for manufacturing multilayer ceramic substrate
JPH0786708A (en) Method of manufacturing ceramic circuit board
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2001085839A (en) Method for manufacturing multi-ceramic substrate
JPH08153945A (en) Ceramic circuit board
JP2002076628A (en) Manufacturing method of glass ceramic substrate
JPH0389590A (en) Manufacture of circuit substrate fitted with thick film resistor
JP2681328B2 (en) Circuit board manufacturing method
JP2001267742A (en) Method for manufacturing ceramic multilayer substrate and conductor paste used therefor
JP2566868B2 (en) Multilayer ceramic wiring board including through holes and method of manufacturing the same
EP0983843A2 (en) Low temperature co-fired ceramic
JPH10294561A (en) Highly debinderable multilayer wiring board and its manufacturing method
JPH088505A (en) Low temperature fired ceramic circuit board and manufacture thereof
JPS6353995A (en) Manufacture of wiring board
JPS6226200B2 (en)
JPH10341067A (en) Inorganic multilayered substrate and conductor paste for via holes
JPH0575262A (en) Manufacture of ceramic multilayer circuit board