JPH0786754A - 積層型混成集積回路部品 - Google Patents
積層型混成集積回路部品Info
- Publication number
- JPH0786754A JPH0786754A JP5253810A JP25381093A JPH0786754A JP H0786754 A JPH0786754 A JP H0786754A JP 5253810 A JP5253810 A JP 5253810A JP 25381093 A JP25381093 A JP 25381093A JP H0786754 A JPH0786754 A JP H0786754A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- layer
- land
- semiconductor component
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】積層インダクタまたは積層コンデンサとランド
との作用により発生するノイズを低減することにより、
搭載半導体部品の誤動作を防止する手段を有する積層型
混成集積回路部品を提供する。 【構成】絶縁体層２と導体層３との交互積層によりイン
ダクタ４またはトランスが形成された積層型インダクタ
１Ａを構成する。積層型インダクタ１Ａに積層するか、
あるいは単独に、誘電体層と電極層との交互積層により
コンデンサが形成された積層型コンデンサを構成する場
合もある。これらの積層部品上に、半導体部品８を搭載
する。半導体部品８のリード９が接続されるランド７お
よび／または該半導体部品に関連した他の構成部品が接
続されるランドの下部に、絶縁層１６を挟んでシールド
層１５を設けた。さらに半導体部品８に直接的または間
接的に接続される抵抗層の下部にシールド層１５を設け
る場合もある。
との作用により発生するノイズを低減することにより、
搭載半導体部品の誤動作を防止する手段を有する積層型
混成集積回路部品を提供する。 【構成】絶縁体層２と導体層３との交互積層によりイン
ダクタ４またはトランスが形成された積層型インダクタ
１Ａを構成する。積層型インダクタ１Ａに積層するか、
あるいは単独に、誘電体層と電極層との交互積層により
コンデンサが形成された積層型コンデンサを構成する場
合もある。これらの積層部品上に、半導体部品８を搭載
する。半導体部品８のリード９が接続されるランド７お
よび／または該半導体部品に関連した他の構成部品が接
続されるランドの下部に、絶縁層１６を挟んでシールド
層１５を設けた。さらに半導体部品８に直接的または間
接的に接続される抵抗層の下部にシールド層１５を設け
る場合もある。
Description
【０００１】
【産業上の利用分野】本発明は、積層型インダクタ（本
明細書では内部にインダクタを積層構造により形成した
もののみならず、トランスのみまたはトランスとインダ
クタの双方を積層構造により形成したものも積層型イン
ダクタと称することとする）と積層型コンデンサの少な
くともいずれか一方でなる積層部品を基板とし、該基板
上に半導体部品を搭載してなる積層型混成集積回路部品
に係り、特に例えばＤＣ−ＤＣコンバータに用いられる
もののように、積層部品内部からの漏洩磁束等により半
導体部品のリードに載る微弱ノイズにより半導体部品が
誤動作するおそれがある場合におけるノイズ防止構造に
関する。
明細書では内部にインダクタを積層構造により形成した
もののみならず、トランスのみまたはトランスとインダ
クタの双方を積層構造により形成したものも積層型イン
ダクタと称することとする）と積層型コンデンサの少な
くともいずれか一方でなる積層部品を基板とし、該基板
上に半導体部品を搭載してなる積層型混成集積回路部品
に係り、特に例えばＤＣ−ＤＣコンバータに用いられる
もののように、積層部品内部からの漏洩磁束等により半
導体部品のリードに載る微弱ノイズにより半導体部品が
誤動作するおそれがある場合におけるノイズ防止構造に
関する。
【０００２】
【従来の技術】図４（Ａ）は従来の積層型混成集積回路
の一例を示す斜視図であり、ＤＣ−ＤＣコンバータに使
用されるものである。１Ａはインダクタあるいはトラン
スを内部に構成した積層部品であり、該積層部品１Ａは
例えば図４（Ｂ）に示すように、磁性フェライトのよう
な磁性体層２とコイルとなる導体層３とが印刷法やシー
ト法により例えば特開昭６０−２４４０９７号公報にお
いて開示した方法により積層、焼成して内部に１以上の
インダクタ４（またはトランス）を構成し、側面に外部
電極５を焼き付けやメッキにより形成して積層型インダ
クタからなる積層部品１Ａを構成する。該積層部品１Ａ
を基板としても利用するため、絶縁層６を表面または表
裏面に形成し、その上に一部が前記外部電極５に接続さ
れるランド７等を含む配線パターンを必要に応じて設け
られる抵抗層と共に形成し、その上にＤＣ−ＤＣコンバ
ータの場合にはスイッチング素子や増幅回路等を構成す
る樹脂モールドした半導体部品８等の電子部品を、その
リード９を前記ランド７に半田付けや導電性樹脂による
接着等によって固定することにより搭載し、混成集積回
路部品を構成する。
の一例を示す斜視図であり、ＤＣ−ＤＣコンバータに使
用されるものである。１Ａはインダクタあるいはトラン
スを内部に構成した積層部品であり、該積層部品１Ａは
例えば図４（Ｂ）に示すように、磁性フェライトのよう
な磁性体層２とコイルとなる導体層３とが印刷法やシー
ト法により例えば特開昭６０−２４４０９７号公報にお
いて開示した方法により積層、焼成して内部に１以上の
インダクタ４（またはトランス）を構成し、側面に外部
電極５を焼き付けやメッキにより形成して積層型インダ
クタからなる積層部品１Ａを構成する。該積層部品１Ａ
を基板としても利用するため、絶縁層６を表面または表
裏面に形成し、その上に一部が前記外部電極５に接続さ
れるランド７等を含む配線パターンを必要に応じて設け
られる抵抗層と共に形成し、その上にＤＣ−ＤＣコンバ
ータの場合にはスイッチング素子や増幅回路等を構成す
る樹脂モールドした半導体部品８等の電子部品を、その
リード９を前記ランド７に半田付けや導電性樹脂による
接着等によって固定することにより搭載し、混成集積回
路部品を構成する。
【０００３】図５は他の例の積層部品１Ｂに半導体部品
８を搭載したもので、誘電体層１０と内部電極１１とを
前記と同様の方法で積層して１以上のコンデンサ１２を
構成するものである。
８を搭載したもので、誘電体層１０と内部電極１１とを
前記と同様の方法で積層して１以上のコンデンサ１２を
構成するものである。
【０００４】
【発明が解決しようとする課題】図４に示した従来の積
層型混成集積回路部品においては、特にトランスを構成
するものの場合、トランスで発生した磁束Φの一部が漏
れてランド７と鎖交し、電磁誘導作用によってランド７
にノイズとして信号が載り、半導体部品８の誤動作を引
き起こすことがあるという問題点があった。また、図５
に示す場合においても、コンデンサ１２の最上層の電極
１１とランド７との間の静電誘導により信号のランド７
への漏れを生じて半導体部品８の誤動作を生じるおそれ
があるという問題点があった。
層型混成集積回路部品においては、特にトランスを構成
するものの場合、トランスで発生した磁束Φの一部が漏
れてランド７と鎖交し、電磁誘導作用によってランド７
にノイズとして信号が載り、半導体部品８の誤動作を引
き起こすことがあるという問題点があった。また、図５
に示す場合においても、コンデンサ１２の最上層の電極
１１とランド７との間の静電誘導により信号のランド７
への漏れを生じて半導体部品８の誤動作を生じるおそれ
があるという問題点があった。
【０００５】本発明は、上述のような積層型混成集積回
路部品において、積層インダクタまたは積層コンデンサ
とランドとの作用により発生するノイズを低減すること
により、搭載半導体部品の誤動作を防止する手段を有す
る積層型混成集積回路部品を提供することを目的とす
る。
路部品において、積層インダクタまたは積層コンデンサ
とランドとの作用により発生するノイズを低減すること
により、搭載半導体部品の誤動作を防止する手段を有す
る積層型混成集積回路部品を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するため、絶縁体層と導体層との交互積層により１以
上のインダクタまたはトランスの少なくともいずれかが
形成された積層型インダクタおよび／または誘電体層と
導体層との交互積層により１以上のコンデンサが形成さ
れた積層型コンデンサからなる積層部品上に、半導体部
品を搭載した積層型混成集積回路部品において、前記半
導体部品のリードが接続されるランドおよび／または該
半導体部品に関連した他の構成部品が接続されるランド
の下部に、あるいはさらに該半導体部品に直接的または
間接的に接続される抵抗層の下部に絶縁層を挟んでシー
ルド層を設けたことを特徴とする。
成するため、絶縁体層と導体層との交互積層により１以
上のインダクタまたはトランスの少なくともいずれかが
形成された積層型インダクタおよび／または誘電体層と
導体層との交互積層により１以上のコンデンサが形成さ
れた積層型コンデンサからなる積層部品上に、半導体部
品を搭載した積層型混成集積回路部品において、前記半
導体部品のリードが接続されるランドおよび／または該
半導体部品に関連した他の構成部品が接続されるランド
の下部に、あるいはさらに該半導体部品に直接的または
間接的に接続される抵抗層の下部に絶縁層を挟んでシー
ルド層を設けたことを特徴とする。
【０００７】
【作用】本発明によれば、積層インダクタの漏洩磁束は
ランド等の下部に形成したシールド層によりランドへの
到達分が減少するかあるいは無くなり、これによりノイ
ズを低減し、半導体部品等の誤動作を防止できる。ま
た、積層コンデンサ上に半導体部品を搭載したものにお
いては、内部電極とランド等との間にシールド層が介在
することになり、同様に内部電極とランドとの間に静電
誘導により発生するノイズが低減される。
ランド等の下部に形成したシールド層によりランドへの
到達分が減少するかあるいは無くなり、これによりノイ
ズを低減し、半導体部品等の誤動作を防止できる。ま
た、積層コンデンサ上に半導体部品を搭載したものにお
いては、内部電極とランド等との間にシールド層が介在
することになり、同様に内部電極とランドとの間に静電
誘導により発生するノイズが低減される。
【０００８】
【実施例】図１（Ａ）は本発明による積層型混成集積回
路部品の一実施例を示す断面図であり、図４（Ｂ）に対
応させて描いた図である。１４は前記積層インダクタ１
Ａの上に形成されたガラス等からなる絶縁層、１５は該
絶縁層１４上の、前記ランド７の下部に相当する箇所に
形成された銀、銀−パラジウム、銅、金等からなるシー
ルド層、１６は該シールド層１５および前記絶縁層１４
上に重ねて形成した絶縁層、７は同様のシールド層１５
と同様または異なる材質でなるランドであり、これらは
印刷法やシールド法によりインダクタ１Ａ上に積層して
形成する。このように、これらの層を積層し焼成した
後、外部電極５を焼き付けやメッキにより形成する。該
絶縁層１６上には前記ランド７の基層となる銀、銀−パ
ラジウム、銅、金を印刷、シート法等により形成した
後、その上にニッケル層、Ｓｎ等の半田付け層を順次積
層して形成する。なお、実施例においては、製品として
の絶縁層１４、１６の厚みは約２０μｍ程度とし、シー
ルド層１５やランド７の基層の厚みは約５μｍ程度とし
た。
路部品の一実施例を示す断面図であり、図４（Ｂ）に対
応させて描いた図である。１４は前記積層インダクタ１
Ａの上に形成されたガラス等からなる絶縁層、１５は該
絶縁層１４上の、前記ランド７の下部に相当する箇所に
形成された銀、銀−パラジウム、銅、金等からなるシー
ルド層、１６は該シールド層１５および前記絶縁層１４
上に重ねて形成した絶縁層、７は同様のシールド層１５
と同様または異なる材質でなるランドであり、これらは
印刷法やシールド法によりインダクタ１Ａ上に積層して
形成する。このように、これらの層を積層し焼成した
後、外部電極５を焼き付けやメッキにより形成する。該
絶縁層１６上には前記ランド７の基層となる銀、銀−パ
ラジウム、銅、金を印刷、シート法等により形成した
後、その上にニッケル層、Ｓｎ等の半田付け層を順次積
層して形成する。なお、実施例においては、製品として
の絶縁層１４、１６の厚みは約２０μｍ程度とし、シー
ルド層１５やランド７の基層の厚みは約５μｍ程度とし
た。
【０００９】このような構造とすれば、インダクタ４ま
たはトランスにおいて発生した磁束Φの一部の漏洩磁束
がランド７に到達する前にシールド層１５と鎖交して渦
電流として消費されるので、ランド７にほとんど到達し
なくなり、漏洩磁束の作用によるノイズがリード９に載
ることが防止され、半導体部品８の誤動作が防止され
る。
たはトランスにおいて発生した磁束Φの一部の漏洩磁束
がランド７に到達する前にシールド層１５と鎖交して渦
電流として消費されるので、ランド７にほとんど到達し
なくなり、漏洩磁束の作用によるノイズがリード９に載
ることが防止され、半導体部品８の誤動作が防止され
る。
【００１０】図１（Ｂ）は本発明の他の実施例であり、
前記絶縁層１６上に半導体部品８に接続される抵抗層１
７を形成した回路を有する場合、ランド７から抵抗層１
７ないしは抵抗層１７が接続されたランド１８にわたっ
てこれらの下部にシールド層１５を形成したものであ
り、このような構成とすれば、抵抗層１７において漏洩
磁束による電磁誘導によって発生したノイズが半導体部
品８に達して半導体部品８が誤動作することが防止され
る。なお、図示のように、抵抗層１７がリード９に直接
的に接続される場合のみならず、他の部品を介して接続
され、信号の伝播があって半導体部品８が誤動作するお
それがある場合には必要に応じて抵抗層１７の下部にシ
ールド層１５を設ける。
前記絶縁層１６上に半導体部品８に接続される抵抗層１
７を形成した回路を有する場合、ランド７から抵抗層１
７ないしは抵抗層１７が接続されたランド１８にわたっ
てこれらの下部にシールド層１５を形成したものであ
り、このような構成とすれば、抵抗層１７において漏洩
磁束による電磁誘導によって発生したノイズが半導体部
品８に達して半導体部品８が誤動作することが防止され
る。なお、図示のように、抵抗層１７がリード９に直接
的に接続される場合のみならず、他の部品を介して接続
され、信号の伝播があって半導体部品８が誤動作するお
それがある場合には必要に応じて抵抗層１７の下部にシ
ールド層１５を設ける。
【００１１】図２（Ａ）は半導体部品８に関連するダイ
オード、トタンジスタ等の他の構成部品２０を備えたも
のにおいて、ランド７から他の構成部品２０のリード２
１を固定するランド２２にわたり、これらの下部にシー
ルド層１５を設けた本発明の他の実施例であり、この実
施例によれば、他の構成部品２０搭載用ランド２２に漏
洩磁束による電磁誘導によってノイズが載ることが防止
され、半導体部品８の誤動作が防止される。なお、内部
のインダクタ４またはトランスとリード９、２１の配置
によっては、漏洩磁束による影響が大きいランド７の下
部のみあるいはランド２２の下部のみにシールド層１５
を設けてもよい。また、図１（Ｂ）に示したように、抵
抗層１７がさらに形成される場合には、抵抗層１７の下
部にもシールド層１５をさらに設けてもよい。
オード、トタンジスタ等の他の構成部品２０を備えたも
のにおいて、ランド７から他の構成部品２０のリード２
１を固定するランド２２にわたり、これらの下部にシー
ルド層１５を設けた本発明の他の実施例であり、この実
施例によれば、他の構成部品２０搭載用ランド２２に漏
洩磁束による電磁誘導によってノイズが載ることが防止
され、半導体部品８の誤動作が防止される。なお、内部
のインダクタ４またはトランスとリード９、２１の配置
によっては、漏洩磁束による影響が大きいランド７の下
部のみあるいはランド２２の下部のみにシールド層１５
を設けてもよい。また、図１（Ｂ）に示したように、抵
抗層１７がさらに形成される場合には、抵抗層１７の下
部にもシールド層１５をさらに設けてもよい。
【００１２】図２（Ｂ）は積層型コンデンサからなる積
層部品１Ｂ上に半導体部品８が搭載されたものに本発明
を適用した実施例であり、図１（Ａ）の実施例と同様に
ランド７の下部にシールド層１５を設けたものであっ
て、コンデンサ１２の電極１１とランド７との静電誘導
によってランド７にノイズが載ることが防止され、半導
体部品８の誤動作が防止される。
層部品１Ｂ上に半導体部品８が搭載されたものに本発明
を適用した実施例であり、図１（Ａ）の実施例と同様に
ランド７の下部にシールド層１５を設けたものであっ
て、コンデンサ１２の電極１１とランド７との静電誘導
によってランド７にノイズが載ることが防止され、半導
体部品８の誤動作が防止される。
【００１３】図３は内部にインダクタ４あるいはトラン
スを形成した積層型インダクタと内部にコンデンサ１２
を形成した積層型コンデンサとを一体化した積層部品１
Ｃに半導体部品８を搭載したものに本発明を適用した実
施例である。図示のように積層型インダクタが上（半導
体部品８の搭載面）、積層型コンデンサが下となるもの
においても、その反対に積層型コンデンサが上、積層型
インダクタが下になるものにおいても、前記実施例の説
明から明らかなように半導体部品８の誤動作が防止され
る。
スを形成した積層型インダクタと内部にコンデンサ１２
を形成した積層型コンデンサとを一体化した積層部品１
Ｃに半導体部品８を搭載したものに本発明を適用した実
施例である。図示のように積層型インダクタが上（半導
体部品８の搭載面）、積層型コンデンサが下となるもの
においても、その反対に積層型コンデンサが上、積層型
インダクタが下になるものにおいても、前記実施例の説
明から明らかなように半導体部品８の誤動作が防止され
る。
【００１４】上記実施例においては、ランド７等の下部
のみに浮島状にシールド層１５を設けたが、積層部品１
Ａ〜１Ｃの周囲を除いてほぼ全面にシールド層１５を形
成してもよく、また、シールド層１５をグランドパター
ンに接続してもよい。また、インダクタ４としては磁性
体２ではなく、用途によっては非磁性体を用いる場合も
ある。
のみに浮島状にシールド層１５を設けたが、積層部品１
Ａ〜１Ｃの周囲を除いてほぼ全面にシールド層１５を形
成してもよく、また、シールド層１５をグランドパター
ンに接続してもよい。また、インダクタ４としては磁性
体２ではなく、用途によっては非磁性体を用いる場合も
ある。
【００１５】
【発明の効果】請求項１によれば、前記半導体部品およ
び／または他の構成部品搭載用ランドの下部に絶縁層を
挟んでシールド層を設けたので、漏洩磁束による電磁誘
導あるいは静電誘導によってランドにノイズが載ること
が防止され、半導体部品の誤動作が防止される。
び／または他の構成部品搭載用ランドの下部に絶縁層を
挟んでシールド層を設けたので、漏洩磁束による電磁誘
導あるいは静電誘導によってランドにノイズが載ること
が防止され、半導体部品の誤動作が防止される。
【００１６】請求項２によれば、抵抗層の下部にもシー
ルド層を設けたことにより、抵抗層にノイズが載ること
による半導体部品の誤動作も防止できる。
ルド層を設けたことにより、抵抗層にノイズが載ること
による半導体部品の誤動作も防止できる。
【図１】（Ａ）は本発明による積層型混成集積回路部品
の一実施例を示す断面図、（Ｂ）は本発明の他の実施例
を示す断面図である。
の一実施例を示す断面図、（Ｂ）は本発明の他の実施例
を示す断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ本発明の他の実施例
をさらに示す断面図である。
をさらに示す断面図である。
【図３】本発明の他の実施例をさらに示す断面図であ
る。
る。
【図４】（Ａ）は従来の積層型混成集積回路部品の一実
施例を示す斜視図、（Ｂ）はその断面図である。
施例を示す斜視図、（Ｂ）はその断面図である。
【図５】従来の積層型混成集積回路部品の他の例を示す
断面図である。
断面図である。
１Ａ 積層型インダクタ １Ｂ 積層型コンデンサ １Ｃ インダクタとコンデンサを重ねた積層部品 ２ 磁性体層 ３ 導体層 ４ インダクタ ５ 外部電極 ７、１８、２２ ランド ８ 半導体部品 ９、２１ リード １０ 誘電体層 １１ 内部電極 １２ コンデンサ １４、１６ 絶縁層 １５ シールド層 １７ 抵抗層 ２０ 他の構成部品
Claims (2)
- 【請求項１】絶縁体層と導体層との交互積層により１以
上のインダクタまたはトランスの少なくともいずれかが
形成された積層型インダクタおよび／または誘電体層と
導体層との交互積層により１以上のコンデンサが形成さ
れた積層型コンデンサからなる積層部品上に、半導体部
品を搭載した積層型混成集積回路部品において、 前記半導体部品のリードが接続されるランドおよび／ま
たは該半導体部品に関連した他の構成部品が接続される
ランドの下部に、絶縁層を挟んでシールド層を設けたこ
とを特徴とする積層型混成集積回路部品。 - 【請求項２】請求項１において、前記半導体部品に接続
される抵抗層の下部にも絶縁層を挟んでシールド層を設
けたことを特徴とする積層型混成集積回路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253810A JPH0786754A (ja) | 1993-09-16 | 1993-09-16 | 積層型混成集積回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253810A JPH0786754A (ja) | 1993-09-16 | 1993-09-16 | 積層型混成集積回路部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786754A true JPH0786754A (ja) | 1995-03-31 |
Family
ID=17256465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253810A Withdrawn JPH0786754A (ja) | 1993-09-16 | 1993-09-16 | 積層型混成集積回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786754A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216769A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
| EP1761118A1 (en) * | 2005-09-01 | 2007-03-07 | Ngk Spark Plug Co., Ltd | Wiring board and capacitor |
| JP2007173713A (ja) * | 2005-12-26 | 2007-07-05 | Hitachi Metals Ltd | インダクタ内蔵部品、及びこれを用いたｄｃ−ｄｃコンバータ |
| JP2008084921A (ja) * | 2006-09-26 | 2008-04-10 | Kyocera Corp | コイル内蔵基板 |
| WO2011148678A1 (ja) * | 2010-05-26 | 2011-12-01 | 株式会社 村田製作所 | Ｌｃ共焼結基板及びその製造方法 |
| WO2012137386A1 (ja) * | 2011-04-06 | 2012-10-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| WO2012140805A1 (ja) * | 2011-04-11 | 2012-10-18 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| JP2014155265A (ja) * | 2013-02-06 | 2014-08-25 | Fujitsu Telecom Networks Ltd | Ｄｃ−ｄｃコンバータのトランス配線構造 |
| WO2017018134A1 (ja) * | 2015-07-30 | 2017-02-02 | 株式会社村田製作所 | 多層基板および電子機器 |
-
1993
- 1993-09-16 JP JP5253810A patent/JPH0786754A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216769A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
| EP1761118A1 (en) * | 2005-09-01 | 2007-03-07 | Ngk Spark Plug Co., Ltd | Wiring board and capacitor |
| US7742314B2 (en) | 2005-09-01 | 2010-06-22 | Ngk Spark Plug Co., Ltd. | Wiring board and capacitor |
| JP2007173713A (ja) * | 2005-12-26 | 2007-07-05 | Hitachi Metals Ltd | インダクタ内蔵部品、及びこれを用いたｄｃ−ｄｃコンバータ |
| JP2008084921A (ja) * | 2006-09-26 | 2008-04-10 | Kyocera Corp | コイル内蔵基板 |
| WO2011148678A1 (ja) * | 2010-05-26 | 2011-12-01 | 株式会社 村田製作所 | Ｌｃ共焼結基板及びその製造方法 |
| WO2012137386A1 (ja) * | 2011-04-06 | 2012-10-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| JPWO2012137386A1 (ja) * | 2011-04-06 | 2014-07-28 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| US9129733B2 (en) | 2011-04-06 | 2015-09-08 | Murata Manufacturing Co., Ltd. | Laminated inductor element and manufacturing method thereof |
| WO2012140805A1 (ja) * | 2011-04-11 | 2012-10-18 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
| US8810352B2 (en) | 2011-04-11 | 2014-08-19 | Murata Manufacturing Co., Ltd. | Laminated inductor element and manufacturing method thereof |
| EP2698798A4 (en) * | 2011-04-11 | 2014-09-03 | Murata Manufacturing Co | COATED INDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR |
| JP2014155265A (ja) * | 2013-02-06 | 2014-08-25 | Fujitsu Telecom Networks Ltd | Ｄｃ−ｄｃコンバータのトランス配線構造 |
| WO2017018134A1 (ja) * | 2015-07-30 | 2017-02-02 | 株式会社村田製作所 | 多層基板および電子機器 |
| US10374305B2 (en) | 2015-07-30 | 2019-08-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903938B2 (en) | Printed circuit board | |
| US8050045B2 (en) | Electronic component and method of manufacturing the same | |
| KR102724901B1 (ko) | 전자 부품 | |
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| US6301114B1 (en) | Multilayered electronic part and electronic circuit module including therein the multilayered electronic part | |
| KR102127811B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
| JP2001167969A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| US7649252B2 (en) | Ceramic multilayer substrate | |
| JP2005159223A (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
| GB2083952A (en) | Microcoil Assembly | |
| JP3196187B2 (ja) | 電磁気回路の実装構造 | |
| JPH0786754A (ja) | 積層型混成集積回路部品 | |
| JP5716391B2 (ja) | コイル内蔵基板 | |
| JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
| WO2004040599A1 (en) | A circuit board with a planar magnetic element | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP3447786B2 (ja) | 積層型電子部品 | |
| CN113345700A (zh) | 线圈部件以及具备其的电路基板 | |
| JP2583792Y2 (ja) | 薄型ｄｃ−ｄｃコンバータ | |
| JP5617614B2 (ja) | コイル内蔵基板 | |
| JP2810182B2 (ja) | 混成集積回路部品の構造 | |
| JP2571389B2 (ja) | 積層型混成集積回路部品 | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JPH0888474A (ja) | 積層混成集積回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |