JPH0786893A - クロック信号異常検出回路 - Google Patents
クロック信号異常検出回路Info
- Publication number
- JPH0786893A JPH0786893A JP23196193A JP23196193A JPH0786893A JP H0786893 A JPH0786893 A JP H0786893A JP 23196193 A JP23196193 A JP 23196193A JP 23196193 A JP23196193 A JP 23196193A JP H0786893 A JPH0786893 A JP H0786893A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- circuit
- abnormality detection
- fixed pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 本発明はクロック信号異常検出回路に関し、
装置に供給されるクロック信号と同一周波数の模擬クロ
ック信号を用いることで、クロック信号の異常（断及び
周波数劣化）を即時に検出することが可能なクロック信
号異常検出回路を提供するものである。 【構成】 回路に供給されるクロック信号Ａと同一の周
波数の模擬クロック信号Ｃを模擬クロック信号発生回路
１により発生し、クロック信号Ａに同期した固定パター
ン信号Ｂをパターン信号生成回路２により生成し、比較
回路３で固定パターン信号Ｂの周期時間を模擬クロック
信号Ｃの周期時間を基準にして比較することによりクロ
ック信号Ａの断および周波数の劣化を検出するよう構成
されている。
装置に供給されるクロック信号と同一周波数の模擬クロ
ック信号を用いることで、クロック信号の異常（断及び
周波数劣化）を即時に検出することが可能なクロック信
号異常検出回路を提供するものである。 【構成】 回路に供給されるクロック信号Ａと同一の周
波数の模擬クロック信号Ｃを模擬クロック信号発生回路
１により発生し、クロック信号Ａに同期した固定パター
ン信号Ｂをパターン信号生成回路２により生成し、比較
回路３で固定パターン信号Ｂの周期時間を模擬クロック
信号Ｃの周期時間を基準にして比較することによりクロ
ック信号Ａの断および周波数の劣化を検出するよう構成
されている。
Description
【０００１】
【産業上の利用分野】本発明はクロック信号異常検出回
路に関し、詳しくは、伝送路装置等において、装置に供
給されるクロック信号の異常（断・周波数劣化）を検出
し、異常を検出した際には異常検出信号を出力するクロ
ック信号異常検出回路に関する。
路に関し、詳しくは、伝送路装置等において、装置に供
給されるクロック信号の異常（断・周波数劣化）を検出
し、異常を検出した際には異常検出信号を出力するクロ
ック信号異常検出回路に関する。
【０００２】
【従来の技術】従来、伝送路装置等において、装置に供
給されるクロック信号が断・周波数劣化が発生すると、
装置が動作しなくなり、伝送するデータも正しく伝送さ
れなくなる。従って、供給されるクロック信号を監視
し、そのクロック信号に異常が発生した際には、装置を
保障するために異常検出信号（アラーム信号）を出力す
るクロック信号異常検出回路が設けられていた。
給されるクロック信号が断・周波数劣化が発生すると、
装置が動作しなくなり、伝送するデータも正しく伝送さ
れなくなる。従って、供給されるクロック信号を監視
し、そのクロック信号に異常が発生した際には、装置を
保障するために異常検出信号（アラーム信号）を出力す
るクロック信号異常検出回路が設けられていた。
【０００３】図６は従来のクロック信号異常検出回路の
構成を示すブロック図である。図６において、６１はパ
ルス発生回路で構成されたタイマーであり、タイマー信
号ｃを所定の間隔で周期的に発生するものである。６２
はＲ−Ｓフリップフロップで構成されたラッチ回路であ
り、周期的に発生するタイマー信号ｃをラッチし、その
ラッチされた信号ｂをクロック信号ａによりリセットす
るものである。６３はＤフリップフロップで構成された
検出回路であり、ラッチ信号ｂをタイマー信号ｃの同期
でラッチすることによりクロック信号ａの異常を検出
し、アラーム信号ｄを出力するものである。
構成を示すブロック図である。図６において、６１はパ
ルス発生回路で構成されたタイマーであり、タイマー信
号ｃを所定の間隔で周期的に発生するものである。６２
はＲ−Ｓフリップフロップで構成されたラッチ回路であ
り、周期的に発生するタイマー信号ｃをラッチし、その
ラッチされた信号ｂをクロック信号ａによりリセットす
るものである。６３はＤフリップフロップで構成された
検出回路であり、ラッチ信号ｂをタイマー信号ｃの同期
でラッチすることによりクロック信号ａの異常を検出
し、アラーム信号ｄを出力するものである。
【０００４】図７及び図８は従来のクロック信号異常検
出回路のタイムチャート（その１及びその２）である。
なお、図７は、クロック信号ａの断を検出する際のタイ
ムチャート（その１）である。また、図８は、クロック
信号ａの周波数劣化を検出する際のタイムチャート（そ
の２）である。図７のタイムチャート（その１）につい
て説明すると、例えば、ラッチ回路６２がタイマー６１
から発生されるタイマー信号ｃの立ち上がりでラッチ
し、そのラッチ信号ｂを出力する。このとき、クロック
信号ａが供給されると、クロック信号ａの立ち上がり、
または立ち下がりでラッチ信号ｂはリセットされる。こ
こで、クロック信号ａの断が発生し、タイマー６１から
次のタイマー信号ｃが入力されるとラッチ信号ｂはリセ
ットされないで“Ｈｉｇｈ”の状態を維持する。次に、
検出回路６３はさらに次のタイマー信号ｃで“ｈｉｇ
ｈ”の状態のラッチ信号ｂをラッチすることでクロック
信号ａの断を検出してアラーム信号ｄを出力している。
出回路のタイムチャート（その１及びその２）である。
なお、図７は、クロック信号ａの断を検出する際のタイ
ムチャート（その１）である。また、図８は、クロック
信号ａの周波数劣化を検出する際のタイムチャート（そ
の２）である。図７のタイムチャート（その１）につい
て説明すると、例えば、ラッチ回路６２がタイマー６１
から発生されるタイマー信号ｃの立ち上がりでラッチ
し、そのラッチ信号ｂを出力する。このとき、クロック
信号ａが供給されると、クロック信号ａの立ち上がり、
または立ち下がりでラッチ信号ｂはリセットされる。こ
こで、クロック信号ａの断が発生し、タイマー６１から
次のタイマー信号ｃが入力されるとラッチ信号ｂはリセ
ットされないで“Ｈｉｇｈ”の状態を維持する。次に、
検出回路６３はさらに次のタイマー信号ｃで“ｈｉｇ
ｈ”の状態のラッチ信号ｂをラッチすることでクロック
信号ａの断を検出してアラーム信号ｄを出力している。
【０００５】
【発明が解決しようとする課題】しかしながら、図７の
タイムチャート（その１）に示すように、クロック信号
ａの断を検出できてもタイマー信号ｃの周期により即時
検出することができないので、クロック信号ａの断が発
生してからアラーム信号が検出されるまで、装置内の動
作を保障することができなかった。また、図８のタイム
チャート（その２）では、クロック信号ａの周波数が劣
化しそのクロック信号ａの周期時間が伸びているがタイ
マー信号ｃの周期時間より短いため、ラッチ信号ｂはク
ロック信号ａにより常にリセットされ“Ｌｏｗ”に維持
されるのでアラーム信号ｄは検出回路６３から出力しな
いことになる。従って、クロック信号ａが劣化した場合
はその異常を検出できないという問題があった。
タイムチャート（その１）に示すように、クロック信号
ａの断を検出できてもタイマー信号ｃの周期により即時
検出することができないので、クロック信号ａの断が発
生してからアラーム信号が検出されるまで、装置内の動
作を保障することができなかった。また、図８のタイム
チャート（その２）では、クロック信号ａの周波数が劣
化しそのクロック信号ａの周期時間が伸びているがタイ
マー信号ｃの周期時間より短いため、ラッチ信号ｂはク
ロック信号ａにより常にリセットされ“Ｌｏｗ”に維持
されるのでアラーム信号ｄは検出回路６３から出力しな
いことになる。従って、クロック信号ａが劣化した場合
はその異常を検出できないという問題があった。
【０００６】換言すれば、周期的にクロック信号を監視
するのでは周期間にクロック信号の断が発生した場合に
周期間の動作が保障されなくなり、周期間でクロック信
号の周波数が劣化しても周期間中にクロック信号の状態
変化（Ｈｉｇｈ／Ｌｏｗの変化）があれば、クロック信
号を正常と見なすため、クロック信号の異常を検出でき
ず、装置内で異常動作が発生することになる。従って、
クロック信号の断及び劣化に対して即時検出する方法が
待望されていた。
するのでは周期間にクロック信号の断が発生した場合に
周期間の動作が保障されなくなり、周期間でクロック信
号の周波数が劣化しても周期間中にクロック信号の状態
変化（Ｈｉｇｈ／Ｌｏｗの変化）があれば、クロック信
号を正常と見なすため、クロック信号の異常を検出でき
ず、装置内で異常動作が発生することになる。従って、
クロック信号の断及び劣化に対して即時検出する方法が
待望されていた。
【０００７】本発明は以上の事情を考慮してなされたも
ので、例えば、クロック信号の断検出と周波数の劣化検
出を同じ回路で即時に検出できるクロック信号異常検出
回路を提供するものである。
ので、例えば、クロック信号の断検出と周波数の劣化検
出を同じ回路で即時に検出できるクロック信号異常検出
回路を提供するものである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明が講じた技術的手段は、次の通りである。
図１は本発明の基本回路構成を示すブロック図である。
図１において、本発明は、回路に供給されるクロック信
号Ａと同一の周波数の模擬クロック信号Ｃを発生する模
擬クロック信号発生回路１と、そのクロック信号Ａに同
期した固定パターン信号Ｂを生成するパターン信号生成
回路２と、固定パターン信号Ｂの周期時間を模擬クロッ
ク信号Ｃの周期時間を基準にして比較する比較回路３と
を備え、前記比較回路３が固定パターン信号Ｂの周期時
間の異常を模擬クロック信号Ｃと比較することによりク
ロック信号Ａの断および周波数の劣化を検出することを
特徴とするクロック信号異常検出回路である。
めに、本発明が講じた技術的手段は、次の通りである。
図１は本発明の基本回路構成を示すブロック図である。
図１において、本発明は、回路に供給されるクロック信
号Ａと同一の周波数の模擬クロック信号Ｃを発生する模
擬クロック信号発生回路１と、そのクロック信号Ａに同
期した固定パターン信号Ｂを生成するパターン信号生成
回路２と、固定パターン信号Ｂの周期時間を模擬クロッ
ク信号Ｃの周期時間を基準にして比較する比較回路３と
を備え、前記比較回路３が固定パターン信号Ｂの周期時
間の異常を模擬クロック信号Ｃと比較することによりク
ロック信号Ａの断および周波数の劣化を検出することを
特徴とするクロック信号異常検出回路である。
【０００９】前記固定パターン生成回路２は２進カウン
タを備え、クロック信号Ａを１／２分周しそのクロック
信号Ａに同期した固定パターン信号Ｂを生成するように
構成されることが好ましい。
タを備え、クロック信号Ａを１／２分周しそのクロック
信号Ａに同期した固定パターン信号Ｂを生成するように
構成されることが好ましい。
【００１０】前記比較回路３は固定パターン信号Ｂの周
期時間の異常を検出した際、異常検出信号Ｄを出力する
ように構成されることが好ましい。
期時間の異常を検出した際、異常検出信号Ｄを出力する
ように構成されることが好ましい。
【００１１】なお、本発明において、模擬クロック信号
発生回路１としては、クロック信号を発生する回路構成
と同一のパルスジェネレータ、またはクロック信号発生
モジュールが用いられる。パターン信号生成回路２とし
ては、フリップフロップで構成される２進カウンタが用
いられる。比較回路３としては、カウンタ、デコーダ、
コンパレータ等で構成されている回路が用いられる。ま
た、模擬クロック信号発生回路１、パターン信号生成回
路２、比較回路３は、一つの基板にＴＴＬ、またはＣＭ
ＯＳのゲートアレイとしてＬＳＩ化し実装することがで
きる。また、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏポートか
らなるマイクロコンピュータで構成してもよい。
発生回路１としては、クロック信号を発生する回路構成
と同一のパルスジェネレータ、またはクロック信号発生
モジュールが用いられる。パターン信号生成回路２とし
ては、フリップフロップで構成される２進カウンタが用
いられる。比較回路３としては、カウンタ、デコーダ、
コンパレータ等で構成されている回路が用いられる。ま
た、模擬クロック信号発生回路１、パターン信号生成回
路２、比較回路３は、一つの基板にＴＴＬ、またはＣＭ
ＯＳのゲートアレイとしてＬＳＩ化し実装することがで
きる。また、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏポートか
らなるマイクロコンピュータで構成してもよい。
【００１２】
【作用】本発明によれば、回路に供給されるクロック信
号Ａと同一の周波数の模擬クロック信号Ｃを模擬クロッ
ク信号発生回路１により発生し、クロック信号Ａに同期
した固定パターン信号Ｂをパターン信号生成回路２によ
り生成し、比較回路３で固定パターン信号Ｂの周期時間
を模擬クロック信号Ｃの周期時間を基準にして比較する
ことによりクロック信号Ａの断および周波数の劣化を検
出することができる。
号Ａと同一の周波数の模擬クロック信号Ｃを模擬クロッ
ク信号発生回路１により発生し、クロック信号Ａに同期
した固定パターン信号Ｂをパターン信号生成回路２によ
り生成し、比較回路３で固定パターン信号Ｂの周期時間
を模擬クロック信号Ｃの周期時間を基準にして比較する
ことによりクロック信号Ａの断および周波数の劣化を検
出することができる。
【００１３】前記固定パターン生成回路２は２進カウン
タを備えているので、クロック信号Ａを１／２分周しそ
のクロック信号Ａに同期した固定パターン信号Ｂを生成
することができる。
タを備えているので、クロック信号Ａを１／２分周しそ
のクロック信号Ａに同期した固定パターン信号Ｂを生成
することができる。
【００１４】前記比較回路３は固定パターン信号Ｂの周
期時間の異常を検出した際、異常検出信号Ｄを出力する
ことができる。
期時間の異常を検出した際、異常検出信号Ｄを出力する
ことができる。
【００１５】
【実施例】以下、図に示す実施例に基づいて本発明を詳
述する。なお、これによって本発明は限定されるもので
はない。また、本発明は、例えば、伝送路装置等におい
て、装置に供給されるクロック信号の異常の検出に用い
て好適である。
述する。なお、これによって本発明は限定されるもので
はない。また、本発明は、例えば、伝送路装置等におい
て、装置に供給されるクロック信号の異常の検出に用い
て好適である。
【００１６】図２は本発明のクロック信号異常検出回路
の一実施例を示すブロックである。図２において、図１
と同一の構成のものは同一の番号または記号で示してい
る。図２について説明すると、１は断／周波数劣化を検
出するクロック信号Ａと同じ周波数の模擬クロック信号
Ｃを発生させる模擬クロック信号発生回路、２は断・周
波数劣化を検出するために任意の固定パターン信号Ｂを
クロック信号Ａで生成するパターン信号生成回路、３は
パターン信号生成回路２で生成された固定パターン信号
Ｂを模擬クロック信号発生回路１の模擬クロック信号Ｃ
で比較する比較回路である。
の一実施例を示すブロックである。図２において、図１
と同一の構成のものは同一の番号または記号で示してい
る。図２について説明すると、１は断／周波数劣化を検
出するクロック信号Ａと同じ周波数の模擬クロック信号
Ｃを発生させる模擬クロック信号発生回路、２は断・周
波数劣化を検出するために任意の固定パターン信号Ｂを
クロック信号Ａで生成するパターン信号生成回路、３は
パターン信号生成回路２で生成された固定パターン信号
Ｂを模擬クロック信号発生回路１の模擬クロック信号Ｃ
で比較する比較回路である。
【００１７】模擬クロック信号発生回路１はクロック信
号Ａを発生する回路構成と同一のパルスジェネレータ、
クロック信号発生モジュールを用いて、模擬クロック信
号Ｃを元のクロック信号Ａに対し非同期に発生してい
る。パターン信号生成回路２はＤフリップフロップで構
成し、クロック信号Ａを１／２に分周して０／１交番
（Ｈｉｇｈ、Ｌｏｗ）の固定パターン信号Ｂを生成す
る。比較回路３はカウンタ、デコーダ、コンパレータ等
で構成され、この０／１交番の固定パターン信号Ｂをク
ロック信号Ａと同じ周波数の模擬クロック信号Ｃの立ち
上がりで比較回路３により比較して行き、クロック信号
Ａの断／周波数劣化を検出すれば異常検出信号Ｄ（アラ
ーム信号）を出力する。
号Ａを発生する回路構成と同一のパルスジェネレータ、
クロック信号発生モジュールを用いて、模擬クロック信
号Ｃを元のクロック信号Ａに対し非同期に発生してい
る。パターン信号生成回路２はＤフリップフロップで構
成し、クロック信号Ａを１／２に分周して０／１交番
（Ｈｉｇｈ、Ｌｏｗ）の固定パターン信号Ｂを生成す
る。比較回路３はカウンタ、デコーダ、コンパレータ等
で構成され、この０／１交番の固定パターン信号Ｂをク
ロック信号Ａと同じ周波数の模擬クロック信号Ｃの立ち
上がりで比較回路３により比較して行き、クロック信号
Ａの断／周波数劣化を検出すれば異常検出信号Ｄ（アラ
ーム信号）を出力する。
【００１８】図３及び図４は本発明のクロック信号異常
検出回路のタイムチャート（その１及びその２）であ
る。図３は、クロック信号Ａの断を検出する際のタイム
チャート（その１）である。また、図４は、クロック信
号Ａの周波数劣化を検出する際のタイムチャート（その
２）である。図３のタイムチャート（その１）におい
て、比較回路３は、固定パターン信号Ｂを模擬クロック
信号Ｃの立ち上がりで比較して行く。例えば、比較回路
３に入力される（Ｂ、Ｃ）に対し、（１、１）、（０、
１）、（１、１）、（０、１）……（１、１）、（０、
１）ならばクロック信号Ａは正常である。もし、クロッ
ク信号Ａが断すれば０／１交番のデータはＨｉｇｈ、Ｌ
ｏｗの何方かに固定となる。即ち、（Ｂ、Ｃ）は（１、
１）、（０、１）、……（０、１）、（０、１）、また
は、（１、１）、（０、１）、……（１、１）、（１、
１）となるので、この連続する２組みの（０、１）、
（０、１）、または（１、１）、（１、１）を比較回路
３により検出することでクロック信号Ａの断が即時検出
できる。
検出回路のタイムチャート（その１及びその２）であ
る。図３は、クロック信号Ａの断を検出する際のタイム
チャート（その１）である。また、図４は、クロック信
号Ａの周波数劣化を検出する際のタイムチャート（その
２）である。図３のタイムチャート（その１）におい
て、比較回路３は、固定パターン信号Ｂを模擬クロック
信号Ｃの立ち上がりで比較して行く。例えば、比較回路
３に入力される（Ｂ、Ｃ）に対し、（１、１）、（０、
１）、（１、１）、（０、１）……（１、１）、（０、
１）ならばクロック信号Ａは正常である。もし、クロッ
ク信号Ａが断すれば０／１交番のデータはＨｉｇｈ、Ｌ
ｏｗの何方かに固定となる。即ち、（Ｂ、Ｃ）は（１、
１）、（０、１）、……（０、１）、（０、１）、また
は、（１、１）、（０、１）、……（１、１）、（１、
１）となるので、この連続する２組みの（０、１）、
（０、１）、または（１、１）、（１、１）を比較回路
３により検出することでクロック信号Ａの断が即時検出
できる。
【００１９】図４のタイムチャート（その２）に示すよ
うに、周波数が劣化した場合でも、０／１交番の固定パ
ターン信号Ｂの変化が遅くなるため、比較回路３に入力
される（Ｂ、Ｃ）が（１、１）、（０、１）、……
（０、１）、（０、１）、または、（１、１）、（０、
１）、……（１、１）、（１、１）となるので、この連
続する２組みの（０、１）、（０、１）、または（１、
１）、（１、１）を検出することでクロック信号Ａの周
波数劣化が即時検出できる。
うに、周波数が劣化した場合でも、０／１交番の固定パ
ターン信号Ｂの変化が遅くなるため、比較回路３に入力
される（Ｂ、Ｃ）が（１、１）、（０、１）、……
（０、１）、（０、１）、または、（１、１）、（０、
１）、……（１、１）、（１、１）となるので、この連
続する２組みの（０、１）、（０、１）、または（１、
１）、（１、１）を検出することでクロック信号Ａの周
波数劣化が即時検出できる。
【００２０】図５は本発明を二重化クロック信号で構成
される回路に適用した一実施例を示すブロック図であ
る。図５において、０系クロック信号Ａ１と１系クロッ
ク信号Ａ２の断・周波数劣化を検出する場合、２組みの
固定パターン信号Ｂ１、Ｂ２を生成するパターン信号生
成回路２１、２２と、固定パターン信号Ｂ１、Ｂ２をク
ロック信号Ａ１、Ａ２でそれぞれ比較する比較回路３
１、３２とでフロック信号異常検出回路を構成し、例え
ば、０系クロック信号Ａ１を１系クロック信号Ａ２を比
較する比較回路３２に入力し、１系クロック信号Ａ２を
０系クロック信号Ａ１を比較する比較回路３１に入力
し、それぞれのクロック信号Ａ１、Ａ２の断・周波数劣
化の検出を行う。従って、クロック信号の二重化構成の
場合は断検出を行うクロック信号で生成された固定パタ
ーン信号を片系のクロック信号で比較すれば、それぞれ
のクロック信号の断・周波数劣化を即時検出することが
できるので、模擬クロック信号発生回路を設ける必要は
ない。
される回路に適用した一実施例を示すブロック図であ
る。図５において、０系クロック信号Ａ１と１系クロッ
ク信号Ａ２の断・周波数劣化を検出する場合、２組みの
固定パターン信号Ｂ１、Ｂ２を生成するパターン信号生
成回路２１、２２と、固定パターン信号Ｂ１、Ｂ２をク
ロック信号Ａ１、Ａ２でそれぞれ比較する比較回路３
１、３２とでフロック信号異常検出回路を構成し、例え
ば、０系クロック信号Ａ１を１系クロック信号Ａ２を比
較する比較回路３２に入力し、１系クロック信号Ａ２を
０系クロック信号Ａ１を比較する比較回路３１に入力
し、それぞれのクロック信号Ａ１、Ａ２の断・周波数劣
化の検出を行う。従って、クロック信号の二重化構成の
場合は断検出を行うクロック信号で生成された固定パタ
ーン信号を片系のクロック信号で比較すれば、それぞれ
のクロック信号の断・周波数劣化を即時検出することが
できるので、模擬クロック信号発生回路を設ける必要は
ない。
【００２１】
【発明の効果】本発明によれば、クロック信号から固定
パターン信号を生成し、クロック信号と同じ周波数の模
擬クロック信号を発生し、その模擬クロック信号で固定
パターン信号を監視することにより、装置に供給される
クロック信号の異常（断及び周波数劣化）を即時に検出
する異常検出回路が得られる。従って、検出された異常
検出信号により装置を即時保障することが可能になるの
で装置の信頼性が向上する。
パターン信号を生成し、クロック信号と同じ周波数の模
擬クロック信号を発生し、その模擬クロック信号で固定
パターン信号を監視することにより、装置に供給される
クロック信号の異常（断及び周波数劣化）を即時に検出
する異常検出回路が得られる。従って、検出された異常
検出信号により装置を即時保障することが可能になるの
で装置の信頼性が向上する。
【図１】本発明の基本回路構成を示すブロック図であ
る。
る。
【図２】本発明のクロック信号異常検出回路の一実施例
を示すブロックである。
を示すブロックである。
【図３】本発明のクロック信号異常検出回路のタイムチ
ャート（その１）である。
ャート（その１）である。
【図４】本発明のクロック信号異常検出回路のタイムチ
ャート（その２）である。
ャート（その２）である。
【図５】本発明を二重化クロック信号で構成される回路
に適用した一実施例を示すブロック図である。
に適用した一実施例を示すブロック図である。
【図６】従来のクロック信号異常検出回路の構成を示す
ブロック図である。
ブロック図である。
【図７】従来のクロック信号異常検出回路のタイムチャ
ート（その１）である。
ート（その１）である。
【図８】従来のクロック信号異常検出回路のタイムチャ
ート（その２）である。
ート（その２）である。
１ 模擬クロック信号発生回路 ２ パターン信号生成回路 ３ 比較回路 Ａ クロック信号 Ｂ 固定パターン信号 Ｃ 模擬クロック信号 Ｄ 異常検出信号（アラーム信号）
Claims (3)
- 【請求項１】 回路に供給されるクロック信号（Ａ）と
同一の周波数の模擬クロック信号（Ｃ）を発生する模擬
クロック信号発生回路（１）と、そのクロック信号
（Ａ）に同期した固定パターン信号（Ｂ）を生成するパ
ターン信号生成回路（２）と、固定パターン信号（Ｂ）
の周期時間を模擬クロック信号（Ｃ）の周期時間を基準
にして比較する比較回路（３）とを備え、前記比較回路
（３）が固定パターン信号（Ｂ）の周期時間の異常を模
擬クロック信号（Ｃ）と比較することによりクロック信
号（Ａ）の断および周波数の劣化を検出することを特徴
とするクロック信号異常検出回路。 - 【請求項２】 前記固定パターン生成回路（２）は２進
カウンタを備え、クロック信号（Ａ）を１／２分周しそ
のクロック信号（Ａ）に同期した固定パターン信号
（Ｂ）を生成することを特徴とする請求項１記載のクロ
ック信号異常検出回路。 - 【請求項３】 前記比較回路（３）は固定パターン信号
（Ｂ）の周期時間の異常を検出した際、異常検出信号
（Ｄ）を出力することを特徴とする請求項１記載のクロ
ック信号異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23196193A JPH0786893A (ja) | 1993-09-17 | 1993-09-17 | クロック信号異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23196193A JPH0786893A (ja) | 1993-09-17 | 1993-09-17 | クロック信号異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786893A true JPH0786893A (ja) | 1995-03-31 |
Family
ID=16931771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23196193A Withdrawn JPH0786893A (ja) | 1993-09-17 | 1993-09-17 | クロック信号異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791599B2 (en) * | 2000-12-15 | 2010-09-07 | Lg Display Co., Ltd. | Liquid crystal display and driving method thereof |
-
1993
- 1993-09-17 JP JP23196193A patent/JPH0786893A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791599B2 (en) * | 2000-12-15 | 2010-09-07 | Lg Display Co., Ltd. | Liquid crystal display and driving method thereof |
| US8004509B2 (en) | 2000-12-15 | 2011-08-23 | Lg Display Co., Ltd. | Liquid crystal display and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4009338B2 (ja) | 雑音性、断続性データ流デコーディング装置及び方法 | |
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| JPH07177130A (ja) | エラーカウント回路 | |
| US5059834A (en) | Circuit device for eliminating noise from an input signal independent of time of arrival of noise or noise width | |
| JPH02272907A (ja) | 比較回路 | |
| JPH0786893A (ja) | クロック信号異常検出回路 | |
| US6343096B1 (en) | Clock pulse degradation detector | |
| US3893617A (en) | Failure detecting system for devices employing digital parallel-to-series converters | |
| US4975594A (en) | Frequency detector circuit | |
| EP0858699B1 (en) | Clock signal cleaning circuit | |
| JPH10313349A (ja) | データ通信装置 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| KR100229429B1 (ko) | 인터럽트 요구 신호 발생장치 | |
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| JPH088979A (ja) | ディジタル伝送システム | |
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| KR940001511B1 (ko) | 맨체스터 코드 수신시 제어 프레임 감지회로 | |
| JPH10190748A (ja) | パルス検出装置およびパルス検出方法 | |
| JPH1051515A (ja) | 通信異常検出装置 | |
| JPH0147935B2 (ja) | ||
| KR100196723B1 (ko) | 주파수 발생 장치 | |
| KR100359726B1 (ko) | 클럭주기의 개수를 이용한 클럭 감시 장치 | |
| JPH02190944A (ja) | プロセッサーのリセット方式 | |
| JPH03140021A (ja) | １／０交番信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |