JPH0787023B2

JPH0787023B2 - Head positioning control system for storage device and method thereof

Info

Publication number: JPH0787023B2
Application number: JP63-501385A
Authority: JP
Inventors: 健西宮
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-01-27
Filing date: 1988-01-27
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: DE3885522D1; EP0299084A4; JPH0787023B1; DE3885522T2; KR890700902A; EP0299084A1; WO1988005594A1; EP0299084B1; KR920002881B1; US5025330A

Description

【発明の詳細な説明】技術分野本発明は記憶装置のヘッド位置決め制御方式に関するも
のであり、より特定的には記憶装置の駆動制御部に設け
られヘッドを記憶媒体の目標位置に位置決めする制御回
路の制御処理負荷の低減を図り、記憶媒体の高密度化お
よびヘッドの高速移動に対しても制御回路が高精度で制
御追従性を維持し得るようにする、記憶装置のヘッド位
置決め制御方式に関する。[Detailed Description of the Invention] Technical Field: The present invention relates to a head positioning control method for a storage device, and more specifically to a head positioning control method for a storage device that reduces the control processing load of a control circuit that is provided in a drive control unit of the storage device and positions a head at a target position on a storage medium, and enables the control circuit to maintain high-precision control tracking even with increasing density of the storage medium and high-speed movement of the head.

背景技術ヘッド位置決めを行う記憶装置の１例として、磁気ディ
スク装置を第１図に図示する。第１図において、主コン
ピュータ（図示せず）に接続された磁気ディスクコント
ロールユニット１、磁気ディスク駆動制御部２′、磁気
ディスク（図示せず）のうちサーボ情報が記録された磁
気ディスクからサーボ情報を読出すサーボヘッド４、サ
ーボヘッド４及びその他の磁気ヘッド（図示せず）を目
標シリンダへ移動させるボイスコイルモータ９、サーボ
ヘッド４からのサーボ情報に基いたシリンダ（トラッ
ク）位置信号を発生する位置信号発生系統５′、サーボ
ヘッド４をコアース（COARSE）制御モードにおいて速度
制御しサーボヘッドを目標シリンダ（トラック）位置ま
で位置決めする速度制御系統６、および速度制御完了後
ファイン（FINE）制御モードにおいて、サーボヘッド４
を目標シリンダ位置に精度位置決め制御する位置制御系
統７が示されている。As an example of a storage device that performs head positioning, a magnetic disk device is shown in Figure 1. In Figure 1, there are a magnetic disk control unit 1 connected to a main computer (not shown), a magnetic disk drive control unit 2', a servo head 4 that reads servo information from a magnetic disk (not shown) on which the servo information is recorded, a voice coil motor 9 that moves the servo head 4 and other magnetic heads (not shown) to a target cylinder, a position signal generation system 5' that generates a cylinder (track) position signal based on the servo information from the servo head 4, a speed control system 6 that controls the speed of the servo head 4 in a coarse control mode and positions the servo head to a target cylinder (track) position, and a speed control system 7 that controls the speed of the servo head 4 in a coarse control mode and positions the servo head to a target cylinder (track) position, and a speed control system 8 that controls the speed of the servo head 4 in a fine control mode after the speed control is completed.
A position control system 7 is shown which controls the precision positioning of the cylinder to the target cylinder position.

磁気ディスクコントロールユニット１は、その上位に設
けられている主コンピュータ（図示せず）が磁気ディス
ク駆動制御部２′及び磁気ディスク駆動部の動作に影響
されずに磁気ディスク装置へのアクセスが可能になるよ
うにバッファリング処理を行うために設けられている。The magnetic disk control unit 1 is provided to perform buffering processing so that a main computer (not shown) installed at a higher level can access the magnetic disk device without being affected by the operation of the magnetic disk drive control unit 2' and the magnetic disk drive unit.

磁気ディスク駆動制御部２′は、バス30を介して相互に
接続された、インタフェース（I/F）ユニット21、マイ
クロプロセッサユニット（MPU）22′、制御データ等を
記憶するランダムアクセスメモリ（RAM）23′、MPU22′
で動作させるプログラムおよびその他の制御パラメータ
が記憶されたリードオンリーメモリ（ROM）24、タイマ
ー（TIMER）25、速度制御用基準テーブルを記憶してい
るROM26、基準速度Vrをアナログ量として出力するディ
ジタル・アナログコンバータ（DAC）27、コアースモー
ドかファインモードかのいずれかをマルチプレクサ81に
指示するモード（MODE）信号を出力する出力レジスタ2
8′、ヘッドがシリンダを横切るたびに位置信号発生系
統５′から出力されるトラック横断パルスTRXP′を入力
する入力レジスタ29、および現在のヘッド位置POSをデ
ィジタル量に変換するアナログ・ディジタルコンバータ
（ADC）31を有している。The magnetic disk drive control unit 2' comprises an interface (I/F) unit 21, a microprocessor unit (MPU) 22', a random access memory (RAM) 23' for storing control data, etc., and the MPU 22', which are interconnected via a bus 30.
a read-only memory (ROM) 24 storing a program to be operated and other control parameters; a timer 25; a ROM 26 storing a reference table for speed control; a digital-to-analog converter (DAC) 27 outputting the reference speed Vr as an analog quantity; and an output register 2 for outputting a mode (MODE) signal instructing the multiplexer 81 to operate in either coarse mode or fine mode.
8', an input register 29 that inputs a track crossing pulse TRXP' output from the position signal generating system 5' every time the head crosses the cylinder, and an analog-to-digital converter (ADC) 31 that converts the current head position POS into a digital quantity.

位置信号発生系統５′は、サーボヘッド４からのサーボ
信号を増幅するサーボ信号増幅回路51、位置信号発生回
路52、位置情報発生回路53、トラッククロスパルス回路
54′、波形整形回路55′および信号切換回路56を有す
る。これらの詳細については後述する。The position signal generating system 5' includes a servo signal amplifier circuit 51 for amplifying the servo signal from the servo head 4, a position signal generating circuit 52, a position information generating circuit 53, and a track cross pulse circuit.
The circuit has a waveform shaping circuit 54', a waveform shaping circuit 55' and a signal switching circuit 56. These will be described in detail later.

速度制御系統６は、基準速度Vrを与えるための、基準速
度テーブルROM26,MPU22′,DAC27′、および、実速度Va
を与えるための、位置信号発生系統５′内の回路51〜53
および56、位置信号POSを微分して原速度信号Va′を出
力する微分回路63、原速度信号Va′を補正するための信
号を発生するVCM9の制御電流検出回路83、および原速度
信号Va′と制御電流検出回路83からの信号を入力し補正
された速度信号Vaを出力する速度信号発生回路61を有す
る。速度制御系統６はさらに、基準速度Vrと速度信号Va
との差ΔV:ΔＶ＝Vr−Vaを出力する速度偏差算出回路6
2、コアースモード時速度偏差ΔＶを出力するマルチプ
レクサ81、速度偏差ΔＶをVCM9駆動レベルまで増幅する
電力増幅回路82およびVCM9を有する。基準速度Vrは、AD
C31を介して入力されたヘッド位置POSと目標シリンダ位
置との差に基いてMPU22′が基準速度テーブルROM26を検
索し、DAC27を介して対応するアナログ信号として出力
される。また、基本的な速度フィードバック回路51,52,
53,56,63,61および補助的な速度フィードバック回路83,
61により速度について負帰還ループが形成されている。The speed control system 6 includes a reference speed table ROM 26, an MPU 22', a DAC 27', and an actual speed Va, which are used to provide a reference speed Vr.
Circuits 51-53 in the position signal generating system 5' for providing
and 56, a differentiation circuit 63 that differentiates the position signal POS and outputs an original speed signal Va', a control current detection circuit 83 of the VCM 9 that generates a signal for correcting the original speed signal Va', and a speed signal generation circuit 61 that receives the original speed signal Va' and a signal from the control current detection circuit 83 and outputs a corrected speed signal Va. The speed control system 6 further includes a reference speed Vr and a speed signal Va
Speed deviation calculation circuit 6 that outputs the difference ΔV: ΔV = Vr - Va
2. In the coarse mode, a multiplexer 81 outputs the speed deviation ΔV, a power amplifier circuit 82 amplifies the speed deviation ΔV to the VCM9 drive level, and VCM9.
Based on the difference between the head position POS input via C31 and the target cylinder position, MPU 22' searches the reference speed table ROM 26 and outputs the result as a corresponding analog signal via DAC 27.
53, 56, 63, 61 and auxiliary speed feedback circuit 83,
61 forms a negative feedback loop for the speed.

位置制御系統７は、速度制御終了後出力レジスタ28′か
らのMODE信号によりマルチプレクサ81が位置偏差算出回
路71の位置偏差ΔＰを選択することにより形成される。
位置制御系統７は、目標シリンダ位置に対する位置偏差
ΔＰが常に零になるように精密に制御する。従って、基
本的な位置フィードバック回路として回路51,52,53およ
び56によりヘッド位置POSが出力され、位置偏差算出回
路71で目標シリンダに対する位置偏差ΔＰが出力され
る。制御電流検出回路83はまた、オフセット補正すべく
補助的な位置フィードバック信号を与える。すなわち制
御電流検出回路83は、速度信号発生回路61および位置偏
差発生回路71の両者に補正信号を与える。位置偏差ΔＰ
は、マルチプレクサ81および電力増幅回路82を介してVC
M9に与えられ、VCM9は位置偏差ΔＰが零になるように動
作する。The position control system 7 is formed by the multiplexer 81 selecting the position deviation ΔP of the position deviation calculation circuit 71 in response to the MODE signal from the output register 28' after the speed control is completed.
The position control system 7 precisely controls the position deviation ΔP relative to the target cylinder position so that it is always zero. Therefore, the head position POS is output from circuits 51, 52, 53 and 56 as the basic position feedback circuit, and the position deviation ΔP relative to the target cylinder is output from the position deviation calculation circuit 71. The control current detection circuit 83 also provides an auxiliary position feedback signal for offset correction. In other words, the control current detection circuit 83 provides a correction signal to both the speed signal generation circuit 61 and the position deviation generation circuit 71. The position deviation ΔP
is output to VC via a multiplexer 81 and a power amplifier circuit 82.
M9, and VCM9 operates so that the position deviation ΔP becomes zero.

第１図の制御系は、先ず、磁気ディスクコントロールユ
ニット１を介して主コンピュータからシーク命令が与え
られると、シーク制御、すなわち目標トラック位置まで
最高速で速度制御を行って位置決めし、次いで位置制御
に切換えられる。かゝる位置制御下において、データの
書込み又は読出しが行なわれる。When a seek command is given from the main computer via the magnetic disk control unit 1, the control system in Fig. 1 first performs seek control, i.e., performs speed control at the highest speed to position the target track, and then switches to position control. Under this position control, data is written or read.

MPU22′は、I/Fユニット21を介して磁気ディスクコント
ロール１との種々のリンケージをとる外、上述した速度
制御、位置制御下におけるデータの書込み、読出し等種
々の制御処理を行う。The MPU 22' not only establishes various linkages with the magnetic disk controller 1 via the I/F unit 21, but also performs various control processes such as the writing and reading of data under the above-mentioned speed control and position control.

第２図は、第１図のうち本発明に係る従来の位置信号発
生系統５′および速度制御系統を抜き出し、より詳細に
図示したものである。第１図の位置信号発生回路52が、
位置信号復調回路52aおよび位置検出回路52bから成る。
また、第１図の位置情報発生回路53が位置信号スライサ
53aおよび位置デコーダ53bから成る。第１図のトラック
クロスパルス発生回路54′は、並列に設けられたセット
・リセット形（RS）フリップフロップ（FF）541〜544お
よびORゲート回路545から成る。波形整形回路55′とし
ては単安定マルチバイブレータが用いられる。2 is a more detailed illustration of the conventional position signal generating system 5' and speed control system according to the present invention, extracted from FIG. 1. The position signal generating circuit 52 of FIG.
It consists of a position signal demodulation circuit 52a and a position detection circuit 52b.
Also, the position information generating circuit 53 in FIG. 1 is a position signal slicer.
1 comprises set-reset type (RS) flip-flops (FF) 541 to 544 connected in parallel and an OR gate circuit 545. A monostable multivibrator is used as the waveform shaping circuit 55'.

第２図は、直交する２相サーボ信号PN,PQに基づくトラ
ッククロックパルスを発生する回路を示すものであり、
その動作を第3a図〜第3j図を参照して述べる。尚、直交
する２相サーボ信号からトラッククロックパルスを発生
する回路については、米国特許第4,068,269号、“POSIT
IONING SYSTEM FOR DATA STORAGE APPARATUS AND RECOR
D MEDIUM FOR USE THEREWITH"等にも開示されている。FIG. 2 shows a circuit for generating track clock pulses based on orthogonal two-phase servo signals PN and PQ.
The operation will be described with reference to Figures 3a to 3j. A circuit for generating track clock pulses from orthogonal two-phase servo signals is described in U.S. Pat. No. 4,068,269, "POSIT
IONING SYSTEM FOR DATA STORAGE APPARATUS AND RECOR
D MEDIUM FOR USE THEREWITH" and others.

第２図において、サーボヘッド４で読取ったサーボ信号
はサーボ増幅回路51で増幅され、位置信号復調回路52a
に送出される。ここでサーボ信号の中から直交する２つ
の位置情報成分PNおよびPQが抽出され、位置検出回路52
bにより第3b図に示す如く二種類の直交する位置信号POS
NおよびPOSQに変換される。位置信号POSNはノーマル成
分を示し、位置信号POSQはクォドラチャー成分を示す。
これら信号はそれ自体シリンダの位置検出に用いられる
と共に、POSNがPOSQに先行する第３図（ｂ）に図示の場
合、サーボヘッド４がシリンダ番号の小さい方から大き
い番号の方に移動すること、それとは逆にPOSQがPOSNに
先行する場合はこれとは逆方向にサーボヘッド４が移動
することを示すので、サーボヘッド４の移動方向検出に
も用いられる。第3a図に示す数値０〜９はシリンダ番号
である。POSN信号は実線で示す如く４シリンダ毎の周期
で反復する信号であり、POSQ信号は破線で示す如く４シ
リンダ毎の周期で反復する信号である。そして、POSN信
号とPOSQ信号では１シリンダ分の位相差がある。In FIG. 2, the servo signal read by the servo head 4 is amplified by a servo amplifier circuit 51 and then demodulated by a position signal demodulator circuit 52a.
Here, two orthogonal position information components PN and PQ are extracted from the servo signal and sent to a position detection circuit 52.
b generates two orthogonal position signals POS as shown in Fig. 3b.
The position signal POSN indicates the normal component, and the position signal POSQ indicates the quadrature component.
These signals are used to detect the position of the cylinders themselves, and also to detect the direction of movement of the servo head 4. When POSN precedes POSQ, as shown in Figure 3(b), this indicates that the servo head 4 moves from the smaller cylinder number to the larger cylinder number. Conversely, when POSQ precedes POSN, this indicates that the servo head 4 moves in the opposite direction. The numbers 0 to 9 shown in Figure 3(a) are cylinder numbers. The POSN signal is a signal that repeats every four cylinders, as shown by the solid line, and the POSQ signal is a signal that repeats every four cylinders, as shown by the dashed line. There is a phase difference of one cylinder between the POSN and POSQ signals.

位置信号スライサ53aはPOSN信号とPOSQ信号の電圧を比
較しており、POSN信号の電圧がPOSQ信号の電圧よりも大
きくなると、第3c図に示す如く、（Ｎ＞Ｑ）信号が“0"
から“1"となる。また、POSN信号の電圧とPOSQ信号の電
圧の和が正になると、第3d図に示す如く、（Ｎ＋Ｑ＞
０）信号が“0"から“1"となる。The position signal slicer 53a compares the voltages of the POSN signal and the POSQ signal, and when the voltage of the POSN signal becomes greater than the voltage of the POSQ signal, the (N>Q) signal becomes "0" as shown in FIG. 3c.
When the sum of the voltages of the POSN signal and the POSQ signal becomes positive, as shown in FIG. 3d, (N+Q>
0) The signal changes from "0" to "1".

位置信号スライサ53aは、POSN信号の電圧と、POSQ信号
の電圧の正負の或る範囲を抽出して、第3i図に示す如
く、サーボヘッド４がシリンダ上にあることを示すオン
トラック（ONTRK）信号を作成し、RSフリップフロップ5
41〜544のリセット端子Ｒに送出する。位置デコーダ53b
は（Ｎ＞Ｑ）信号及び（Ｎ＋Ｑ＞０）信号から、第３図
（ｅ）〜（ｈ）に示す如く、４シリンダの中の各１シリ
ンダで発生するローイネーブルの位置SQI,SNI,SNN,SQN
信号を作成する。SNI信号はフリップフロップ541のセッ
ト端子Ｓに、SNN信号はフリップフロップ541のセット端
子Ｓに、SQI信号はフリップフロップ543のセット端子Ｓ
に、SQN信号はフリップフロップ544のセット端子Ｓに夫
々印加される。The position signal slicer 53a extracts a certain range of positive and negative voltages of the POSN signal and the POSQ signal, and generates an on-track (ONTRK) signal, which indicates that the servo head 4 is on the cylinder, as shown in FIG. 3i, and outputs it to the RS flip-flop 5.
41 to 544.
From the (N>Q) signal and (N+Q>0) signal, as shown in Figure 3 (e) to (h), the low enable positions SQI, SNI, SNN, SQN generated in each of the four cylinders are calculated.
The SNI signal is input to the set terminal S of the flip-flop 541, the SNN signal is input to the set terminal S of the flip-flop 541, and the SQI signal is input to the set terminal S of the flip-flop 543.
The SQN signal is then applied to the set terminal S of the flip-flop 544, respectively.

フリップフロップ541はSKI信号の立ち下がりでセットさ
れ、ONTRK信号の立ち上がりでリセットされる。フリッ
プフロップ542はSNN信号の立ち下がりでセットされ、ON
TRK信号の立ち上がりでリセットされる。フリップフロ
ップ543はSQI信号の立ち下がりでセットされ、ONTRK信
号の立ち上がりでリセットされる。フリップフロップ54
4はSQN信号の立ち下がりでセットされ、ONTRK信号の立
ち上がりでリセットされる。ORゲート回路20はこれらフ
リップフロップからのSQI,SNI,SNN,SQNの各信号の立ち
下がりを検出し原トラッキングクロスパルス波形TRXP
o′単安定マルチバイブレータで構成された波形整形回
路55′に送出する。整形回路55′は第3j図に示す如く、
サーボヘッド４がシリンダを通過したことを示すシリン
ダ横断パルスTRXP′を、磁気ディスク駆動制御部２′に
送出する。Flip-flop 541 is set by the falling edge of the SKI signal and reset by the rising edge of the ONTRK signal. Flip-flop 542 is set by the falling edge of the SNN signal and resets by the rising edge of the ONTRK signal.
Flip-flop 543 is set by the falling edge of the SQI signal and reset by the rising edge of the ONTRK signal.
4 is set by the falling edge of the SQN signal and reset by the rising edge of the ONTRK signal. An OR gate circuit 20 detects the falling edges of the SQI, SNI, SNN, and SQN signals from these flip-flops and generates the original tracking cross pulse waveform TRXP
The signal is sent to a waveform shaping circuit 55' which is made up of a monostable multivibrator. The shaping circuit 55', as shown in FIG.
A cylinder crossing pulse TRXP' indicating that the servo head 4 has passed through the cylinder is sent to the magnetic disk drive control unit 2'.

最初の磁気ディスク装置では、制御装置としてMPU22′
の如きマイクロプロセッサを使用して部品点数を減少さ
せて小形化を図ると共に、低価格化および高性能化を図
っている。従って、MPU22′は可能な限り小形且つ低価
格のものが使用されている。一方、MPU22′は前述した
ように、シーク動作における速度制御、データ読出又は
書込制御および磁気ディスクコントロールユニット１と
の間のインターフェース処理等を行うように構成されて
いる。The first magnetic disk drive had an MPU 22' as the control device.
The use of a microprocessor such as this reduces the number of parts, thereby achieving miniaturization, low cost, and high performance. Therefore, the MPU 22' is as small and low cost as possible. On the other hand, as mentioned above, the MPU 22' is configured to perform speed control in seek operations, data read/write control, interface processing with the magnetic disk control unit 1, etc.

ところで、上記のシリンダ横断パルスTRXP′は、MPU2
2′が速度制御のもとでサーボヘッドを目標シリンダへ
位置決め制御を行う時に、サーボヘッドが所望の位置に
向けてどれだけの距離を移動したかを認識するための信
号であるので、原則として、各シリンダ横断パルスTRX
P′を入力レジスタ29を介して入力しなければならな
い。その入力周期は、例えば27ms程度である。Incidentally, the cylinder crossing pulse TRXP' is generated by MPU2.
2' is a signal for recognizing how far the servo head has moved toward the desired position when controlling the positioning of the servo head to the target cylinder under speed control. Therefore, in principle, each cylinder crossing pulse TRX
P' must be input via the input register 29. The input period is, for example, about 27 ms.

しかしながら、最近、磁気ディスク装置の高速動作の要
求が一層強くなり、ヘッドの移動速度が一層高速化され
てきており、シリンダ横断パルスの入力周期が短縮され
てきている。更に、磁気ディスクそのものの小形化およ
び高密度化に伴ないシリンダの間隔が短縮されてきてい
る。このため、シリンダ横断パルスの入力周期は更に短
縮されてきている。その結果として、シリンダ横断パル
スを入力して速度制御を行うと共に、他の制御処理を行
うMPU22′が負荷的にシリンダ横断パルスの入力に充分
に追従できず速度制御を高精度に行い得ないという事態
に遭遇している。However, in recent years, the demand for high-speed operation of magnetic disk drives has become stronger, and the head movement speed has become even faster, resulting in a shorter input cycle of the cylinder crossing pulse. Furthermore, as magnetic disks themselves become smaller and their density increases, the spacing between cylinders has become shorter. This has resulted in an even shorter input cycle of the cylinder crossing pulse. As a result, the MPU 22', which inputs the cylinder crossing pulse to control speed and also performs other control processing, is unable to adequately follow the input of the cylinder crossing pulse due to the load, making it impossible to perform high-precision speed control.

これを解決する方法としては、高性能のマイクロプロセ
ッサを用いることが考えられるが、高価格になるという
問題がある。One possible solution to this problem is to use a high performance microprocessor, but this would be expensive.

この問題を解決するための他の方法としては、位置決め
制御回路をマイクロプロセッサを用いずにハードウェア
回路で構成することが考えられるが、この方法では複雑
な回路となるため部品点数が増加し、コストの増加と装
置の大形化という問題が発生する。Another way to solve this problem is to configure the positioning control circuit as a hardware circuit without using a microprocessor. However, this method results in a complex circuit, which increases the number of parts, leading to problems such as increased costs and a larger device.

上述の問題を解決するさらに他の方法としては、例え
ば、特開昭59−180859公報「磁気ディスク装置の速度制
御装置」が知られている。この方法はヘッド駆動用モー
タが起動により加速され、高速動作し、目標シリンダ近
傍で減速されるという動作のうち、シリンダ横断パルス
が短かい周期で入力されるヘッドの高速動作が終了する
まで、換言すればヘッド駆動用モータが減速領域に入る
まではシリンダ横断パルスを1/2に分周して入力してMPU
のロードを軽減し、減速領域に入ると分周を停止して各
シリンダ横断パルスをMPUに入力させるように構成して
いる。この方法は、ヘッドが移動途中であり最終位置決
め精度には余り影響がなく、しかも高周波のシリンダ横
断パルスが入力されるモータの高速動作領域におけるMP
Uの負荷を軽減するため、シリンダ横断パルスを間引い
て入力するというものである。しかしながら、この方法
は速度信号作成回路からの分周用のパルスを発生させる
と共にMPUがヘッド駆動用モータが減速領域に入ったこ
とを検出して分周を禁止するという処理を行なってお
り、全体の回路構成が複雑になるという問題がある。更
にこの方法は、ヘッド駆動用モータが減速領域に入った
ことの検出のあいまいさ、減速領域まで単にシリンダ横
断パルスを分周しているにすぎないこと、および、分周
されたシリンダ横断パルスから分周されないシリンダ横
断パルスへ切り換えるとき１シリンダ横断パルスの狂い
が生じる場合があり、コアース制御モードからファイン
制御モードへ切替える際目標シリンダに対し１シリンダ
分ずれる場合があるという問題がある。この１シリンダ
ずれば、ファイン制御では修正できない。Another method for solving the above problem is known, for example, in Japanese Patent Laid-Open Publication No. 59-180859 entitled "Speed Control Device for Magnetic Disk Drive." In this method, the head drive motor is accelerated when started, operates at high speed, and then decelerates near the target cylinder. In this method, the cylinder crossing pulses are input at short intervals, and the MPU divides the frequency of the cylinder crossing pulses by 1/2 and inputs them until the high-speed operation of the head is completed, in other words, until the head drive motor enters the deceleration region.
This method reduces the load on the MPU, and when it enters the deceleration region, stops the frequency division and inputs each cylinder crossing pulse to the MPU. This method does not have much effect on the final positioning accuracy since the head is in the middle of moving, and is also effective in reducing the load on the MPU in the high-speed operating region of the motor where high-frequency cylinder crossing pulses are input.
To reduce the load on U, the cylinder crossing pulses are thinned out before being input. However, this method requires the MPU to detect when the head drive motor has entered the deceleration region and inhibit frequency division, which results in a complex circuit configuration. Furthermore, this method has the following problems: it is unclear when detecting when the head drive motor has entered the deceleration region; the cylinder crossing pulses are simply divided up to the deceleration region; and when switching from a divided to an undivided cylinder crossing pulse, a deviation of one cylinder crossing pulse may occur. This deviation from the target cylinder when switching from coarse control mode to fine control mode cannot be corrected by fine control.

また、特開昭59−180860号公報「磁気ディスク装置の速
度制御装置」は、MPUの負荷を軽減するためシリンダ横
断パルスを常に分周し、分周したシリンダ横断パルスに
基いて磁気ヘッドを速度制御することを開示している。
この方法は、磁気ディスク装置の駆動系を最大限の性能
で動作させて高速なシーク制御を行うという本来の制御
とは逆にMPUの能力に応じて磁気ディスク装置の駆動系
を動作させるものであり、制御思想的に逆であると共
に、単に分周したシリンダ横断パルスを用いているので
位置決め精度が１シリンダ分狂う場合がある。Furthermore, Japanese Patent Laid-Open Publication No. 59-180860, entitled "Speed Control Device for Magnetic Disk Drive," discloses that the cylinder crossing pulse is always divided in frequency to reduce the load on the MPU, and the speed of the magnetic head is controlled based on the divided cylinder crossing pulse.
This method is the opposite of the original control method of operating the drive system of the magnetic disk drive at maximum performance to perform high-speed seek control, and instead operates the drive system of the magnetic disk drive according to the capabilities of the MPU. This is contrary to the control concept, and since it simply uses a divided cylinder crossing pulse, the positioning accuracy may be off by one cylinder.

特開昭60−193175公報「ヘッドの位置決め方式」はMPU
の負荷を軽減すると共に前述した従来技術の位置決め精
度の不正確さを解消している。このため、シリンダ横断
パルスを計数するカウンタ回路をMPUの外部に設けて磁
気ヘッドの位置を正確に検出し、カウンタ回路の計数値
がMPUに印加されるように構成している。一方、MPUは、
前述の如く、ヘッド駆動用モータが減速領域に入る前は
1/2分周されたシリンダ横断パルスで割込みがかけら
れ、ヘッド駆動用モータが減速領域に入ると非分周シリ
ンダパルスで割込みがかけられる。MPUは割込の都度、
カウンタ回路の計数値を入力する。しかしながら、この
ヘッドの位置決め方式は、カウンタ回路を外部に設ける
ため高価格になるという問題がある。また、MPUは、割
込がかけられるとカウンタ回路の計数値を取り込むと共
にカウンタ回路をクリアしており、MPUとカウンタ回路
との間のインターフェースおよびその処理が複雑になる
という問題がある。Japanese Patent Publication No. 60-193175 "Head positioning method" is MPU
This reduces the load on the MPU and eliminates the inaccuracy of the positioning accuracy of the prior art. For this reason, a counter circuit that counts the cylinder crossing pulses is provided outside the MPU to accurately detect the position of the magnetic head, and the count value of the counter circuit is applied to the MPU. On the other hand, the MPU
As mentioned above, before the head drive motor enters the deceleration region,
An interrupt is generated by a 1/2 divided cylinder crossing pulse, and when the head drive motor enters the deceleration region, an interrupt is generated by a non-divided cylinder pulse.
The count value of the counter circuit is input. However, this head positioning method has the problem of being expensive because the counter circuit is installed externally. Also, when an interrupt is issued, the MPU takes in the count value of the counter circuit and clears the counter circuit, which causes problems such as a complicated interface between the MPU and the counter circuit and its processing.

以上、記憶装置として磁気ディスク装置の場合について
ヘッド位置決め制御に用いられるマイクロプロセッサの
負荷について例示したが、上述の問題はヘッドの位置決
めを行ないつつ他の制御処理を行う、光ディスク装置、
光磁気ディスク装置等に用いられるマイクロプロセッサ
の場合も同様である。The above describes the load on the microprocessor used for head positioning control in the case of a magnetic disk drive as a storage device. However, the above problem also applies to other devices, such as optical disk drives, which perform other control processing while positioning the head.
The same applies to microprocessors used in magneto-optical disk devices and the like.

発明の開示本発明は、記憶装置のヘッド位置決めの高速化および高
精度を維持しつつ、ヘッド位置決め制御に用いられる制
御回路の負荷を軽減し得る、記憶装置のヘッド位置決め
制御方式およびその方法を提供することを目的とする。DISCLOSURE OF THE INVENTION An object of the present invention is to provide a head positioning control system and method for a storage device that can reduce the load on the control circuit used for head positioning control while maintaining high speed and high accuracy of head positioning in the storage device.

また本発明は、上述の記憶装置のヘッド位置決め制御方
式が簡単な回路構成、簡単なインターフェースで実現し
得ることを目的とする。Another object of the present invention is to realize the head positioning control system for the storage device described above with a simple circuit configuration and a simple interface.

本発明の第１の基本形態によれば、回転ディスク記録媒
体に記録されたサーボ信号から、ヘッドの回転ディスク
記録媒体の各シリンダ位置を検出し得る位置情報を発生
する位置情報発生回路を有する位置信号発生系統および
該位置信号発生系統からの位置情報に基いて規定される
前記ヘッドの位置信号を入力し与えられた目標トラック
位置へ前記ヘッドを位置決めする制御回路を有する速度
制御系統を具備する、記録装置のヘッド位置決め制御方
式において、前記位置信号発生系統からの位置情報に基
いて、奇数トラック横断パルス又は偶数トラック横断パ
ルスのいずれかを出力するように構成されたトラックク
ロスパルス発生手段がさらに具備され、制御回路は、
（ａ）速度制御開始前、前記トラッククロスパルス発生
手段に対し、該トラッククロス発生手段から、目標トラ
ックが偶数の場合偶数トラック横断パルスが出力され、
目標トラックが奇数の場合奇数トラック横断パルスが出
力されるように設定し、その後ヘッドを目標トラックに
位置決めするためヘッド駆動用アクチュエータを速度制
御し、（ｂ）最初のトラック横断パルスが入力された場
合、速度制御開始前のヘッドのトラック位置と目標トラ
ック位置との差に応じて、トラック移動残の更新を行な
い、（ｃ）それ以降のトラック横断パルスが入力される
毎、前記トラック移動残を２トラック分減じる、ように
構成され、それにより、前記トラッククロスパルス発生
手段から前記制御回路へ２トラック毎且つ目標トラック
を示す奇数又は偶数のトラック横断パルスが入力される
ようにしたことを特徴とする、記録装置のヘッド位置決
め制御方式が提供される。According to a first basic aspect of the present invention, in a head positioning control system for a recording device, the system comprises a position signal generating system having a position information generating circuit which generates position information capable of detecting the position of the head on each cylinder of the rotating disk recording medium from a servo signal recorded on the rotating disk recording medium, and a speed control system having a control circuit which receives a position signal of the head defined based on the position information from the position signal generating system and positions the head to a given target track position, the system further comprises track cross pulse generating means configured to output either an odd track crossing pulse or an even track crossing pulse based on the position information from the position signal generating system, and the control circuit
(a) before the start of speed control, an even-numbered track crossing pulse is output from the track cross generating means to the track cross pulse generating means when the target track is an even-numbered track;
A head positioning control method for a recording device is provided, characterized in that: (a) when the target track is odd, an odd-numbered track crossing pulse is output, and then the speed of the head driving actuator is controlled to position the head on the target track; (b) when the first track crossing pulse is input, the remaining track movement is updated in accordance with the difference between the track position of the head before the speed control starts and the target track position; and (c) each time a track crossing pulse is input thereafter, the remaining track movement is reduced by two tracks, thereby allowing odd-numbered or even-numbered track crossing pulses indicating the target track to be input from the track cross pulse generating means to the control circuit every two tracks.

好適には、前記制御回路がマイクロプロセッサユニット
を具備し得る。Preferably, the control circuitry may comprise a microprocessor unit.

また第１の態様によれば、前記トラッククロスパルス発
生手段が、前記位置信号発生系統からの位置情報に基い
て偶数トラック横断パルスを出力するように構成された
第１のゲート回路、前記第１のトラッククロスパルス発
生回路からの他の位置情報に基いて奇数トラック横断パ
ルスを出力するように構成された第２のゲート回路、前
記制御回路によりセットされ第１のゲート回路から偶数
トラック横断パルスが前記制御回路に入力されるように
設けられた偶数パルス用ラッチ回路、および前記制御回
路によりセットされ第２のゲート回路から奇数トラック
横断パルスが前記制御回路に入力されるように設けられ
た奇数パルス用ラッチ回路、を具備し得る。According to the first aspect, the track cross pulse generating means may comprise a first gate circuit configured to output an even track crossing pulse based on position information from the position signal generating system, a second gate circuit configured to output an odd track crossing pulse based on other position information from the first track cross pulse generating circuit, an even pulse latch circuit set by the control circuit so that the even track crossing pulse is input to the control circuit from the first gate circuit, and an odd pulse latch circuit set by the control circuit so that the odd track crossing pulse is input to the control circuit from the second gate circuit.

前記位置信号発生系統は、前記サーボ信号から直交する
２相サーボ信号を発生する位置信号発生回路、および該
２相サーボ信号に基いて４種の位置情報を発生する位置
情報発生回路を具備し、前記トラック発生手段の第１の
ゲート回路は、直交する１つの相に対応する２種の位置
情報に基いて偶数トラック横断パルスを発生するように
構成され、前記トラック発生手段の第２のゲート回路
は、直交する他の相に対応する他の２種の位置情報に基
いて奇数トラック横断パルスを発生するように構成され
得る。The position signal generating system may comprise a position signal generating circuit that generates an orthogonal two-phase servo signal from the servo signal, and a position information generating circuit that generates four types of position information based on the two-phase servo signal, and a first gate circuit of the track generating means may be configured to generate even track crossing pulses based on two types of position information corresponding to one orthogonal phase, and a second gate circuit of the track generating means may be configured to generate odd track crossing pulses based on two other types of position information corresponding to the other orthogonal phase.

前記最初のトラック横断パルスが入力された場合のトラ
ック移動残の更新は、目標トラック及び初期時のヘッド
のトラック位置とがいずれも偶数又は奇数の場合２を減
じられ、それ以外は１を減じられる。When the first track crossing pulse is input, the track movement remaining is updated by subtracting 2 if the target track and the initial head track position are both even or odd, and by subtracting 1 otherwise.

好適には、前記制御回路は、目標トラックと初期時のヘ
ッドのトラック位置とのトラック移動差が所定値以上の
場合のみ前記トラッククロスパルス発生手段からの奇数
トラック横断パルス又は奇数トラック横断パルスを入力
して位置決め制御を行ない、前記トラック移動差が所定
値未満の場合前記位置信号発生系統からの各トラック横
断パルスを入力して位置決め制御を行なう。Preferably, the control circuit inputs an odd track crossing pulse or odd track crossing pulses from the track cross pulse generating means to perform positioning control only when the track movement difference between the target track and the initial head track position is equal to or greater than a predetermined value, and inputs each track crossing pulse from the position signal generating system to perform positioning control when the track movement difference is less than the predetermined value.

第２の態様によれば、前記トラッククロスパルス発生手
段が、前記位置信号発生系統からの各トラック横断パル
スを1/2分周するように構成されたＤ形フリップフロッ
プおよびANDゲート回路、その出力がＤ形フリップフロ
ップのプリセット端子に接続され前記制御回路が速度制
御開始前にパルス駆動することにより前記ANDゲート回
路からのタイミング的に偶数トラック横断パルスが出力
されるように設けられた偶数パルス用ラッチ回路、およ
び、前記制御回路が速度制御開始前にパルス駆動される
ことによリ前記ANDゲート回路からタイミング的に奇数
トラック横断パルスが出力されるように設けられた奇数
パルス用ラッチ回路、を具備し得る。According to a second aspect, the track cross pulse generating means can comprise a D-type flip-flop and an AND gate circuit configured to divide each track crossing pulse from the position signal generating system by 2; an even pulse latch circuit whose output is connected to a preset terminal of the D-type flip-flop and arranged so that even track crossing pulses are output in a timed manner from the AND gate circuit when the control circuit is pulse-driven before speed control starts; and an odd pulse latch circuit arranged so that odd track crossing pulses are output in a timed manner from the AND gate circuit when the control circuit is pulse-driven before speed control starts.

前記位置信号発生系統は、前記サーボ信号から直交する
２相サーボ信号を発生する位置信号発生回路、該２相サ
ーボ信号に基いて４種の位置情報を発生する位置情報発
生回路、および該４種の位置情報に基いてヘッドが１ト
ラック横断する毎に前記各トラック横断パルスを発生す
るトラッククロスパルス発生回路を具備し、前記トラッ
ククロスパルス発生手段のＤ形フリップフロップのクロ
ック端子に前記トラッククロスパルス発生回路からの各
トラック横断パルスが接続され、Ｄ形フリップフロップ
の一方の出力がＤ入力端子に接続され、前記トラックク
ロスパルス発生手段ANDゲート回路の入力端子に前記ト
ラッククロスパルス発生回路からの各トラック横断パル
スおよび前記Ｄ形フリップフロップの他方の出力が接続
されて成る。The position signal generating system comprises a position signal generating circuit that generates an orthogonal two-phase servo signal from the servo signal, a position information generating circuit that generates four types of position information based on the two-phase servo signal, and a track cross pulse generating circuit that generates each of the track crossing pulses each time the head crosses one track based on the four types of position information, and each track crossing pulse from the track cross pulse generating circuit is connected to a clock terminal of a D-type flip-flop of the track cross pulse generating means, one output of the D-type flip-flop is connected to a D input terminal, and each track crossing pulse from the track cross pulse generating circuit and the other output of the D-type flip-flop are connected to input terminals of an AND gate circuit of the track cross pulse generating means.

前記最初のトラック横断パルスが入力された場合のトラ
ック移動残の更新は、目標トラックと初期時のヘッドの
トラック位置との差が偶数の場合２を減じられ、奇数の
場合１を減じられる。When the first track crossing pulse is input, the remaining track movement is updated by subtracting 2 if the difference between the target track and the initial head track position is even, and by subtracting 1 if the difference is odd.

この場合においても、前記制御回路は、目標トラックと
初期時のヘッドのトラック位置とのトラック移動差が所
定値以上の場合のみ前記トラッククロスパルス発生手段
からの奇数トラック横断パルス又は奇数トラック横断パ
ルスを入力して位置決め制御を行ない、前記トラック移
動差が所定値未満の場合前記位置信号発生系統からの各
トラック横断パルスを入力して位置決め制御を行ない得
る。Even in this case, the control circuit inputs an odd track crossing pulse or odd track crossing pulses from the track cross pulse generating means to perform positioning control only when the track movement difference between the target track and the initial head track position is a predetermined value or more, and when the track movement difference is less than the predetermined value, it inputs each track crossing pulse from the position signal generating system to perform positioning control.

本発明の第２の基本形態によれば、回転ディスク記録媒
体に記録されたサーボ信号に基いてヘッドが回転ディス
ク記録媒体のシリンダを横断するパルスが発生され、該
シリンダ横断パルスに基いてヘッドを目標トラック位置
に位置決めする記録装置のヘッド位置決め制御方法にお
いて、（ａ）ヘッド駆動に先立って、前記シリンダ横断
パルスから奇数トラック横断パルス又は偶数トラック横
断パルスのいずれを出力するトラッククロスパルス発生
手段に対し、目標トラックが偶数の場合偶数トラック横
断パルスが出力され、目標トラックが奇数の場合奇数ト
ラック横断パルスが出力されるように設定する段階、
（ｂ）目標トラックと現在のヘッドのトラック位置との
差に基いてヘッドを駆動するアクチュエータを基準速度
に基いて速度制御する段階、（ｃ）該速度制御期間中、
（ｉ）前記トラッククロスパルス発生手段から最初のト
ラック横断パルスが出力された場合、ヘッド駆動直前の
ヘッドのトラック位置と目標トラックとの差に応じたト
ラック移動残の更新を行う段階、（ii）前記トラックク
ロスパルス発生手段からの２番目以降のトラック横断パ
ルスの出力に対し、前記トラック移動残を２トラックず
つ更新する段階、を具備し、偶数トラック横断パルス又
は奇数トラック横断パルスに基いてヘッドを目標トラッ
クへ位置決めする、記録装置のヘッド位置決め制御方法
が提供される。According to a second basic aspect of the present invention, a head positioning control method for a recording device in which pulses for causing a head to cross cylinders of a rotary disk recording medium are generated based on servo signals recorded on the rotary disk recording medium, and the head is positioned to a target track position based on the cylinder crossing pulses, comprises: (a) a step of setting, prior to head driving, a track cross pulse generating means for outputting either an odd track crossing pulse or an even track crossing pulse from the cylinder crossing pulses, so that an even track crossing pulse is output when the target track is even, and an odd track crossing pulse is output when the target track is odd;
(b) controlling the speed of an actuator that drives the head based on a reference speed, based on a difference between the target track and the current track position of the head; (c) during the speed control period,
A head positioning control method for a recording device is provided, which includes: (i) a step of updating a track movement remaining value in accordance with a difference between the track position of the head immediately before the head is driven and a target track when the first track crossing pulse is output from the track crossing pulse generating means; and (ii) a step of updating the track movement remaining value by two tracks for the second and subsequent track crossing pulses output from the track crossing pulse generating means, and which positions the head to a target track based on an even track crossing pulse or an odd track crossing pulse.

図面の簡単な説明第１図は従来の磁気ディスク装置用ヘッド制御方式のブ
ロック図であり、第２図は第１図のうちヘッド位置決め制御方式部分を示
す図であり、第3a図〜第3j図は第２図のヘッド位置決め制御方式のシ
リンダ横断パルスの発生を示すタイミング図であり、第４図は本発明の一実施例としての磁気ディスク装置に
適用されるヘッド制御方式のブロック図であり、第５図は第４図のうちヘッド位置決め制御方式の回路図
であり、第6a図〜第6j図は第５図のヘッド位置決め制御方式のシ
リンダ横断パルスの発生を示すタイミング図であり、第7a図〜第7g図は、第５図のヘッド位置決め制御方式に
おいていかに目標シリンダに位置決めを行うかを示す動
作形態図であり、第8a図〜第8c図は第５図のヘッド位置決め制御方式の位
置決め動作を示すフローチャートであり、第９図は本発明の他の実施例としての磁気ディスク装置
に適用されるヘッド位置決め制御方式の回路図であり、第10a図〜第10c図は第９図のヘッド位置決め制御方式に
おいていかに目標シリンダに位置決めを行うかを示す動
作形態図であり、第11a図〜第11c図は第９図のヘッド位置決め制御方式の
位置決め動作を示すフローチャートである。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a head control system for a conventional magnetic disk drive; FIG. 2 is a diagram showing the head positioning control system portion of FIG. 1; FIGS. 3a to 3j are timing diagrams showing the generation of cylinder crossing pulses in the head positioning control system of FIG. 2; FIG. 4 is a block diagram of a head control system applied to a magnetic disk drive as an embodiment of the present invention; FIG. 5 is a circuit diagram of the head positioning control system of FIG. 4; FIGS. 6a to 6j are timing diagrams showing the generation of cylinder crossing pulses in the head positioning control system of FIG. 5; FIGS. 7a to 7g are operation form diagrams showing how positioning is performed to a target cylinder in the head positioning control system of FIG. 5; FIGS. 8a to 8c are flow charts showing the positioning operation of the head positioning control system of FIG. 5; 11a to 11c are flow charts showing the positioning operation of the head positioning control system of FIG.

発明を実施するための最良の形態第４図に本発明の記憶装置のヘッド位置決め制御方式の
一実施例としての磁気ディスク装置におけるヘッド位置
決め制御方式が包含される磁気ディスク装置のヘッド制
御方式のブロック図を示す。第４図に図示のヘッド制御
方式は、第１図に図示のものとほゞ同じ構成である。従
って、磁気ディスクコントロールユニット１からのシー
ク指令に対し、ヘッド駆動用アクチュエータとしてのボ
イスコイルモータ（VCM）９をコアース制御モードにお
いて速度制御してサーボヘッド４も目標シリンダ（トラ
ック）に位置決めし、その後、ファイン制御モードにお
いてサーボヘッドを目標シリンダに正確に位置決め制御
するという基本動作は、第１図に関連づけて前述したも
のと同じである。しかしながら、第５図を参照して詳述
するように、速度制御系統の一部を構成する位置信号発
生系統５内のトラッククロスパルス発生回路54および磁
気ディスク駆動制御部２は、第１図のものとは異なる。FIG. 4 shows a block diagram of a head control system for a magnetic disk drive, which includes a head positioning control system for a magnetic disk drive as an embodiment of the head positioning control system for a storage device of the present invention. The head control system shown in FIG. 4 has a configuration substantially identical to that shown in FIG. 1. Therefore, in response to a seek command from the magnetic disk control unit 1, the voice coil motor (VCM) 9 serving as the head drive actuator is speed-controlled in coarse control mode to position the servo head 4 at the target cylinder (track), and then the servo head is accurately positioned at the target cylinder in fine control mode. The basic operation is the same as that described above in relation to FIG. 1. However, as will be described in detail with reference to FIG. 5, the track cross pulse generating circuit 54 in the position signal generating system 5, which constitutes part of the speed control system, and the magnetic disk drive control unit 2 differ from those shown in FIG. 1.

第５図は、第４図に図示のヘッド制御方式のうち第２図
に対応するヘッド位置決め部を図示したものである。第
５図のヘッド位置決め方式のうち、サーボヘッド４、位
置信号復調回路5aおよび位置検出回路52bから成り直交
する２相位置信号POSNおよびPOSQを発生する位置信号回
路52、位置信号スライサ53aおよび位置デコーダ53bから
成り４種の位置情報SNI,SNN,SQI,SQNを発生する位置情
報発生回路53は、第２図を参照して前述したものと同様
である。信号切換回路56は、２相位置信号POSN,POSQに
基いて位置信号POSを発生させるに際し、一定の傾きの
位置信号POSを出力するものである。すなわちヘッドの
移動方向に応じて信号POSN,POSQの位相関係が前後する
と共に第3b図に例示した正弦波の傾きが逆になる。そこ
で、信号切換回路56は、信号POSNおよびPOSQを直接スイ
ッチ回路561に入力すると共に信号POSNおよびPOSQをイ
ンバータ562,563を介して反転してスイッチ回路561に入
力し、位置デコーダ53bからの位置情報SNI,SNN,SQI,SQN
に基いて、一定の傾きの位置信号POSを出力する。Figure 5 illustrates the head positioning section of the head control system shown in Figure 4, corresponding to Figure 2. In the head positioning system of Figure 5, the servo head 4, the position signal circuit 52, which consists of a position signal demodulation circuit 5a and a position detection circuit 52b and generates orthogonal two-phase position signals POSN and POSQ, and the position information generating circuit 53, which consists of a position signal slicer 53a and a position decoder 53b and generates four types of position information SNI, SNN, SQI, and SQN, are the same as those described above with reference to Figure 2. When generating a position signal POS based on the two-phase position signals POSN and POSQ, the signal switching circuit 56 outputs a position signal POS with a constant slope. That is, the phase relationship between signals POSN and POSQ shifts depending on the direction of head movement, and the slope of the sine wave shown in Figure 3b is reversed. Therefore, the signal switching circuit 56 inputs the signals POSN and POSQ directly to the switch circuit 561, and also inverts the signals POSN and POSQ via inverters 562 and 563 before inputting them to the switch circuit 561, and also inputs the position information SNI, SNN, SQI, and SQN from the position decoder 53b.
Based on this, a position signal POS with a constant gradient is output.

トラッククロスパルス発生手段54は、２つのANDゲート
回路546,547とＯゲート回路548とで構成されている。AN
Dゲート回路546は、後述する出力レジスタ28内の偶数パ
ルス用（EVEN）ラッチ283からのローイネーブル信号が
印加されている状態で、第6f図、第6g図、第6j図に図示
の如く、位置情報SNI,SNNの立下りで、ローイネーブル
の偶数シリンダ（トラック）横断パルスPEVENを出力す
るように設けられている。ANDゲート回路547は、出力レ
ジスタ28内の奇数パルス用（ODD）ラッチ282からのロー
イネーブル信号が印加されている状態で、第6e図、第6h
図、第6i図に図示の如く、位置情報SQI,SQNの立下り
で、ローイネーブルの奇数シリンダ（トラック）横断パ
ルスPODDを出力するように設けられている。ORゲート回
路548は奇数シリンダ横断パルスPODD又は偶数シリンダ
横断パルスPEVENのいずれかをトラック横断パルスTRXPo
として波形整形回路55に出力する。The track cross pulse generating means 54 is composed of two AND gate circuits 546 and 547 and an AND gate circuit 548.
The D gate circuit 546 is provided to output a low enable even cylinder (track) crossing pulse PEVEN at the falling edge of the position information SNI, SNN as shown in Figs. 6f, 6g, and 6j when a low enable signal is applied from the even pulse (EVEN) latch 283 in the output register 28 (described later). The AND gate circuit 547 is provided to output a low enable even cylinder (track) crossing pulse PEVEN at the falling edge of the position information SNI, SNN as shown in Figs. 6e, 6h, and 6j when a low enable signal is applied from the odd pulse (ODD) latch 282 in the output register 28.
6i, an OR gate circuit 548 outputs either the odd cylinder crossing pulse PODD or the even cylinder crossing pulse PEVEN as a track crossing pulse TRXPo.
and outputs it to the waveform shaping circuit 55.

波形整形回路55は、例えば単安定マルチバイブレータで
構成される。波形整形回路55はトラック横断パルスTRXP
oを波形整形し、波形整形したトラック横断パルスTRXP
として入力レジスタ29内のシリンダ横断パルスラッチ29
1に入力される。シリンダ横断パルスラッチ291に入力さ
れた値はバス30を介してMPU 22に入力される。The waveform shaping circuit 55 is configured by, for example, a monostable multivibrator.
o is waveform-shaped, and the waveform-shaped track crossing pulse TRXP
The cylinder crossing pulse latch 29 in the input register 29 as
The value input to the cylinder crossing pulse latch 291 is input to the MPU 22 via the bus 30.

バス30を介してMPU 22に接続された出力レジスタ28は前
述のODDラッチ282、EVENラッチ283の外、MODEラッチ281
を有する。シーク動作時、MPU 22はコアース制御モード
とすべくMODEラッチ281をセットする。これにより、マ
ルチプレクサ81（第４図）は速度偏差算出回路62の速度
偏差ΔＶを電力増幅器82に出力し、速度制御が行なわれ
る。サーボヘッドが目標シリンダに位置決めされシーク
動作が終了すると、MPU 22はMODEラッチ281をリセット
する。それによりマルチプレクサ81は位置偏差算出回路
71の位置偏差ΔＰを電力増幅器82に出力し、ファイン制
御モードにおいて目標シリンダへの精密位置制御が行な
われる。The output register 28 connected to the MPU 22 via the bus 30 includes the ODD latch 282, the EVEN latch 283, and the MODE latch 281.
During a seek operation, the MPU 22 sets the MODE latch 281 to set the coarse control mode. This causes the multiplexer 81 (Fig. 4) to output the velocity deviation ΔV of the velocity deviation calculation circuit 62 to the power amplifier 82, and velocity control is performed. When the servo head is positioned at the target cylinder and the seek operation is completed, the MPU 22 resets the MODE latch 281. This causes the multiplexer 81 to set the position deviation calculation circuit
The position deviation ΔP of 71 is output to a power amplifier 82, and precise position control to the target cylinder is performed in the fine control mode.

RAM 23は、現在のヘッド位置を記憶しておく現在位置記
憶部231、後述するシリンダ移動量（又はシリンダ移動
残）DIFFを記憶しておく差記憶部232および初期フラグ
部233を有している。The RAM 23 has a current position storage section 231 for storing the current head position, a difference storage section 232 for storing a cylinder movement amount (or remaining cylinder movement) DIFF, which will be described later, and an initial flag section 233 .

インターフェース（I/F）ユニット21は、磁気ディスク
コントロールユニット1MPU 22とのリンケージをとるた
め、コマンド（COMMAND）レジスタ211、レディ（READ
Y）レジスタ212、シーク完了（SKC）レジスタ213を有し
ている。The interface (I/F) unit 21 has a command register 211 and a ready register 212 to link with the magnetic disk control unit MPU 22.
A seek completion (SKC) register 213 is also included.

第7a図〜第7c図は、第6a図、第6i図、第6j図と同様、ヘ
ッドがシリンダを横断するに伴って、ANDゲート回路54
7,546から交互に奇数シリンダ横断パルスPODDと偶数シ
リンダ横断パルスPEVENが出力されることを図示したも
のである。第7d図〜第7g図は、ヘッドの現在位置CURRと
目標シリンダTARGETとの関係において、奇数シリンダ横
断パルス又は偶数シリンダ横断パルスのいずれを用い、
いかにシリンダ移動残DIFFを更新していくべきかを図解
したものである。第7a図〜第7c図に図示の如く、位置情
報発生回路53からの信号SNI,SNN,SQI,SQNに基いて各シ
リンダ横断毎に出力させるべきシリンダ横断パルスを、
奇数シリンダ横断パルスPODDと偶数シリンダ横断パルス
PEVENに分ける。これらのシリンダ横断パルスのうち一
方を使用してヘッドの位置決め制御を行う場合、第7d図
〜第7g図に図示の如く、４通りある。7a-7c, like FIGS. 6a, 6i, and 6j, show the AND gate circuit 54 as the head traverses the cylinder.
7d to 7g show that odd-cylinder crossing pulses PODD and even-cylinder crossing pulses PEVEN are output alternately from 7,546. Figs. 7d to 7g show whether odd-cylinder crossing pulses or even-cylinder crossing pulses are used in relation to the current head position CURR and the target cylinder TARGET.
7a to 7c, the cylinder crossing pulses to be output for each cylinder crossing are calculated based on the signals SNI, SNN, SQI, and SQN from the position information generating circuit 53.
Odd cylinder crossing pulse PODD and even cylinder crossing pulse
When one of these cylinder crossing pulses is used to control the head positioning, there are four ways to do this, as shown in Figures 7d to 7g.

第7d図は、現在位置CURRが偶数シリンダ、例えば０であ
り、目標シリンダTARGETも偶数、例えば10であるとき、
位置決め制御に用いるシリンダ横断パルスは、目標シリ
ンダTARGETが偶数であることから、偶数シリンダ横断パ
ルスPEVENを用いることを示している。次いで、シリン
ダ移動残を示すシリンダ移動差DIFFが初期時に−２さ
れ、偶数シリンダ横断パルスを用いた場合の初期調整を
行う。以下、偶数シリンダ横断パルスPEVENが入力され
る毎に−２されていく。これは偶数シリンダ横断パルス
が1/2分周されているからである。DIFF＝０になると、
目標シリンダにヘッドが位置決めされる。FIG. 7d shows the current position CURR when the current position is an even cylinder, for example, 0, and the target cylinder TARGET is also an even number, for example, 10.
The cylinder crossing pulse used for positioning control indicates that the even cylinder crossing pulse PEVEN is used because the target cylinder TARGET is an even number. Next, the cylinder movement difference DIFF, which indicates the remaining cylinder movement, is initially decremented by 2, and initial adjustment is performed when using the even cylinder crossing pulse. Thereafter, it is decremented by 2 each time the even cylinder crossing pulse PEVEN is input. This is because the even cylinder crossing pulse is divided by 2. When DIFF = 0,
The head is positioned on the target cylinder.

第7e図は、現在位置CURRが奇数シリンダ、例えば１であ
り、目標シリンダTARGETが偶数、例えば10である場合、
目標シリンダTARGETが偶数であるから偶数シリンダパル
スPEVENを用いて位置決め制御すると共に、シリンダ移
動差DIFFを初期時１を減じて初期調整を行ない、それ以
降シリンダパルス入力毎にDIFFから２を減じることを示
している。FIG. 7e shows a case where the current position CURR is an odd cylinder, e.g., 1, and the target cylinder TARGET is an even cylinder, e.g., 10.
Since the target cylinder TARGET is an even number, positioning control is performed using the even cylinder pulse PEVEN, and the cylinder movement difference DIFF is initially adjusted by subtracting 1, and thereafter 2 is subtracted from DIFF for each cylinder pulse input.

第7f図は、現在位置CURRが０（偶数）であり、目標シリ
ンダTARGETが９（奇数）である場合、位置決め用に奇数
シリンダパルスPODDを用い、シリンダ移動差DIFFを初期
時−１し初期調整することを示している。FIG. 7f shows that when the current position CURR is 0 (even number) and the target cylinder TARGET is 9 (odd number), the odd cylinder pulse PODD is used for positioning, and the cylinder movement difference DIFF is initially adjusted by -1.

第7g図は、現在位置CURRが１（奇数）であり、目標シリ
ンダTARGETが９（奇数）である場合、位置制御用に奇数
シリンダパルスPODDを用い、シリンダ移動差DIFFを初期
時に−２し、初期調整することを示している。FIG. 7g shows that when the current position CURR is 1 (odd number) and the target cylinder TARGET is 9 (odd number), the odd cylinder pulse PODD is used for position control, and the cylinder movement difference DIFF is initially set to -2 for initial adjustment.

以上の４種類の動作モードに対応したヘッド位置決め制
御を行う第５図の制御方式を第8a図〜第8c図のフローチ
ャートを参照して述べる。The control system shown in FIG. 5 for controlling head positioning in accordance with the above four operation modes will now be described with reference to the flowcharts shown in FIGS. 8a to 8c.

ステップS001,S002 MPU 22は、I/Fユニット21内のCOMMANDラッチ211を読込
み（S001）、磁気ディスクコントロールユニット１から
シーク命令が発信されているか否かをチェックする（S0
02）。シーク命令が発信されていない場合（NO）、以上
の動作をくり返し、シーク命令が発信されるまで待機す
る。Steps S001 and S002: The MPU 22 reads the COMMAND latch 211 in the I/F unit 21 (S001), and checks whether a seek command has been issued from the magnetic disk control unit 1 (S002).
02) If a seek command has not been issued (NO), the above operations are repeated and the device waits until a seek command is issued.

ステップS003,S004 シーク命令が発信されている場合、MPU 22はI/Fユニッ
ト21内のシーク完了（SKC）ラッチ213をリセットする
（S003）。これにより、磁気ディスクコントロールユニ
ット１に対し、今回のシーク動作が完了するまで新たな
シーク命令を発信することを禁止する。Steps S003 and S004: If a seek command has been issued, the MPU 22 resets the seek completion (SKC) latch 213 in the I/F unit 21 (S003), thereby prohibiting the magnetic disk control unit 1 from issuing a new seek command until the current seek operation is completed.

MPU 22はシーク命令に伴って受信した目標シリンダを入
力し、それをRAM 23内の現在位置記憶部231に記憶す
る。更にMPU 22は、受信した目標シリンダから、RAM 23
の現在位置記憶部231の現在シリンダ位置を減じ、シリ
ンダ移動量DIFFを計算する（S004）。このシリンダ移動
量DIFFはシリンダ移動残を示すものであり、RAM 23内の
差記憶部232に保存される。The MPU 22 receives the target cylinder along with the seek command and stores it in the current position storage unit 231 in the RAM 23. Furthermore, the MPU 22 reads the target cylinder from the received target cylinder and stores it in the current position storage unit 231 in the RAM 23.
The current cylinder position in the current position storage unit 231 is subtracted from the cylinder position to calculate the cylinder movement amount DIFF (S004). This cylinder movement amount DIFF indicates the remaining cylinder movement, and is stored in the difference storage unit 232 in the RAM 23.

ステップS005〜S011 MPU 22は、第7d図〜第7g図のモードに応じて、奇数シリ
ンダ横断パルスか偶数シリンダ横断パルスのいずれを用
いるか決定する。目標シリンダ位置が奇数の場合奇数シ
リンダ横断パルスPODDを用いるので、MPU 22は出力レジ
スタ28内のODDラッチ282をセットし、EVENラッチ283を
リセットする（S005,S006）。目標シリンダ位置が偶数
の場合偶数シリンダ横断パルスPEVENを用いるので、MPU
22はEVENラッチ283をセットし、ODDラッチ282をセット
する（S005,S009）。In steps S005 to S011, the MPU 22 determines whether to use the odd-cylinder crossing pulse or the even-cylinder crossing pulse according to the mode of Figs. 7d to 7g. If the target cylinder position is odd, the odd-cylinder crossing pulse PODD is used, so the MPU 22 sets the ODD latch 282 in the output register 28 and resets the EVEN latch 283 (S005, S006). If the target cylinder position is even, the even-cylinder crossing pulse PEVEN is used, so the MPU
22 sets the EVEN latch 283 and the ODD latch 282 (S005, S009).

次いでMPU 22は、初期調整のため初期時にシリンダ移動
残DIFFを−１するか、−２するかを決める初期（INITIA
L）フラグの状態を決定する。INITIALフラグが“1"の場
合、シリンダ移動残DIFFは−１され、“0"の場合、DIFF
は−２される。従って、現地シリンダ位置および目標シ
リンダが第7e図および第7f図に図示の状態の場合、MPU
22はINITIALフラグをセットする（S007,S010,S008）。
一方、現在シリンダ位置および目標シリンダが第7d図お
よび第7g図の場合、MPU 22はINITIALフラグをリセット
する（S007,S010,S011）。Next, the MPU 22 executes an initial adjustment (INITIA) to determine whether the cylinder movement remaining DIFF should be set to -1 or -2.
L) flag state. If the INITIAL flag is "1", the cylinder movement remaining DIFF is decremented by 1. If the INITIAL flag is "0", the DIFF
Therefore, when the local cylinder position and the target cylinder are as shown in Fig. 7e and Fig. 7f, the MPU
22 sets the INITIAL flag (S007, S010, S008).
On the other hand, if the current cylinder position and the target cylinder are as shown in Figs. 7d and 7g, the MPU 22 resets the INITIAL flag (S007, S010, S011).

ステップS012〜S020 MPU 22は出力レジスタ28内のMODEラッチ281をセット
し、コアース制御モード、すなわち、速度制御モードを
選択駆動する（S012）。Steps S012 to S020: The MPU 22 sets the MODE latch 281 in the output register 28 to select and drive the coarse control mode, that is, the speed control mode (S012).

次いでMPU 22は、シリンダ移動残DIFFに基いて基準速度
テーブルROM 26内の基準速度テーブルを検索し、対応す
るVCM 9の基準速度を抽出し、そのディジタル値をDAC 2
7を介してアナログ量の基準速度Vrとして速度偏差算出
回路62に出力する（S013）。これにより、VCM 9が設定
された基準速度Vrに基いてヘッドを目標シリンダに向け
て移動させる。Next, the MPU 22 searches the reference speed table in the reference speed table ROM 26 based on the cylinder movement remaining DIFF, extracts the corresponding reference speed of the VCM 9, and outputs the digital value to the DAC 2.
The speed deviation calculation circuit 62 outputs the analog reference speed Vr via the VCM 9 to the speed deviation calculation circuit 62 (S013). As a result, the VCM 9 moves the head toward the target cylinder based on the set reference speed Vr.

ヘッドが移動して、ODDラッチ282又はEVENラッチ283に
より選択された奇数シリンダ横断パルスPODD又は偶数シ
リンダ横断パルスPEVENのいずれかゞトラッククロスパ
ルス発生回路54から出力されるとシリンダ横断パルスラ
ッチ291がセットされる。MPU 22はシリンダ横断パルス
ラッチ291がセットされるのを持つ（S014,S015）。When the head moves and either the odd-cylinder crossing pulse PODD or the even-cylinder crossing pulse PEVEN selected by the ODD latch 282 or the EVEN latch 283 is output from the track cross pulse generating circuit 54, the cylinder crossing pulse latch 291 is set. The MPU 22 waits for the cylinder crossing pulse latch 291 to be set (S014, S015).

シリンダ横断パルスラッチ291がセットされたら、MPU 2
2はシリンダ横断パルスラッチ291をリセットし（S01
6）、次のシリンダ横断が検出されるようにする。When the cylinder cross pulse latch 291 is set, MPU 2
2 resets the cylinder crossing pulse latch 291 (S01
6), so that the next cylinder crossing is detected.

上記最初のシリンダ横断パルス入力に対しては、INITIA
Lフラグがセットされている場合、MPU 22は、シリンダ
移動残DIFF＝DIFF−１とし（S018）、さらにINITIALフ
ラグをリセットする（S019）。INITIALフラグがリセッ
トされている場合、MPU 22はDIFF＝DIFF−２を行う（S0
20）。For the first cylinder crossing pulse input, INITIA
If the L flag is set, the MPU 22 sets the cylinder movement remaining DIFF=DIFF-1 (S018) and further resets the INITIAL flag (S019). If the INITIAL flag is reset, the MPU 22 sets DIFF=DIFF-2 (S020).
20).

ステップS021〜S026 以下、DIFF＝０になるまで、すなわち、ヘッドが目標シ
リンダに到達するまで、MPU 22は次の動作を行う。Steps S021 to S026: From this point on, the MPU 22 performs the following operations until DIFF=0, that is, until the head reaches the target cylinder.

DIFFに応じて基準速度を速度偏差算出回路62に出力し
（S022）、速度制御を行う。The reference speed is output to the speed deviation calculation circuit 62 in accordance with DIFF (S022), and speed control is performed.

シリンダ横断パルスラッチ291がセットされたことを入
力し（S023,S024）、シリンダ横断パルスラッチ291をリ
セットする（S025）。シリンダ横断パルスは、奇数シリ
ンダ横断パルスPODD又は偶数シリンダ横断パルスPEVEN
が２シリンダ毎に入力されているので、DIFFから−２を
減じる（S026）。The cylinder crossing pulse latch 291 is inputted with the signal that it has been set (S023, S024), and the cylinder crossing pulse latch 291 is reset (S025). The cylinder crossing pulse is an odd-numbered cylinder crossing pulse PODD or an even-numbered cylinder crossing pulse PEVEN.
Since is input for every two cylinders, -2 is subtracted from DIFF (S026).

ここで、シリンダ横断パルスラッチ291は２シリンダ移
動毎にセットされるので、MPU 22のステップS021〜S026
の動作は、２シリンダ移動毎、すなわち第２図の場合の
２倍の時間間隔で行えばよく、MPU 22の動作速度は半分
で良い。従って、MPU 22の負荷は半分に軽減されてい
る。Here, the cylinder crossing pulse latch 291 is set every two cylinders, so steps S021 to S026 of the MPU 22
This operation only needs to be performed every two cylinders, i.e., at twice the time interval as in the case of Fig. 2, and the operating speed of the MPU 22 can be halved. Therefore, the load on the MPU 22 is reduced by half.

ステップS021、S027〜S030 DIFFが０になると（S021）、MPU 22はMODEラッチ281を
リセットし（S027）、コアース制御モードからファイン
制御モードに切換える。従って、これ以降、ヘッドは目
標シリンダにおいて精密な位置決め制御が行なわれる。Steps S021, S027 to S030: When DIFF becomes 0 (S021), the MPU 22 resets the MODE latch 281 (S027) and switches from the coarse control mode to the fine control mode. Therefore, from this point on, the head is precisely positioned at the target cylinder.

DIFFが０になった場合、ヘッドが常に目標シリンダに位
置決めされていることは、第7d図〜第7g図を参照して前
述したことから明らかである。従って、ステップS027に
おけるコアース制御モードからファイン制御モードへの
切換は、シリンダ横断パルスを１パルス毎入力して位置
決めした場合と全く同様に正確に目標シリンダに位置決
めされた後行なわれる。It is clear from the above description with reference to Figures 7d to 7g that the head is always positioned on the target cylinder when DIFF becomes 0. Therefore, the switch from the coarse control mode to the fine control mode in step S027 is performed after the head has been positioned on the target cylinder exactly as in the case where positioning is performed by inputting cylinder crossing pulses one pulse at a time.

MPU 22はセトリング動作を行う。すなわち、タイマ25を
起動し（S028）、15ms経過を待つ（S029）。The MPU 22 performs a settling operation, that is, starts the timer 25 (S028) and waits for 15 ms to elapse (S029).

次いでMPU 22は、シーク完了ラッチ213をセットし（S03
0）、シーク動作が完了したことを磁気ディスクコント
ロールユニット１に通知する。Next, the MPU 22 sets the seek completion latch 213 (S03
0), and notifies the magnetic disk control unit 1 that the seek operation is complete.

以上に述べたように、本発明の第１の実施例によれば、
シリンダ横断パルスをそれぞれ交互に1/2分周した奇数
シリンダ横断パルス又は偶数シリンダ横断パルスをトラ
ッククロックパルス54により発生させるようにし、目標
シリンダ位置が奇数か偶数かにより速度制御に使用する
奇数シリンダ横断パルス又は偶数シリンダ横断パルスの
いずれかを決定する。そして、現在シリンダ位置に応じ
て、最初のシリンダ横断パルスの入力時、シリンダ移動
残の減算を初期調整する。その後は、1/2分周された奇
数シリンダ横断パルス又は偶数シリンダ横断パルスを用
いて、正確に目標シリンダに位置決め制御する。この位
置決め動作の間、入力シリンダ横断パルスは原シリンダ
パルスの1/2の周波数であるから、MPU 22の負担は1/2に
軽減される。従って、ヘッドの移動速度が上昇した場
合、および、シリンダ間隔が短縮された場合、又はいず
れか一方の場合であっても、MPU 22は充分追従可能とな
る。As described above, according to the first embodiment of the present invention,
The odd-cylinder crossing pulse or the even-cylinder crossing pulse, which is alternately divided by 2, is generated by the track clock pulse 54. The odd-cylinder crossing pulse or the even-cylinder crossing pulse used for speed control is determined depending on whether the target cylinder position is odd or even. Then, when the first cylinder crossing pulse is input, the cylinder movement remaining is initially adjusted according to the current cylinder position. Thereafter, the odd-cylinder crossing pulse or the even-cylinder crossing pulse, which is divided by 2, is used to accurately control positioning to the target cylinder. During this positioning operation, the input cylinder crossing pulse has half the frequency of the original cylinder pulse, reducing the load on the MPU 22 by half. Therefore, the MPU 22 can adequately keep up even when the head movement speed increases and/or the cylinder spacing is shortened.

本発明のヘッド位置決め制御方式の第２実施例を第９図
に示す。第９図のヘッド位置決め制御方式は、第２図に
図示のトラッククロスパルス発生回路54′および波形整
形回路55′の後に、第２のトラッククロスパルス発生回
路57および波形整形回路58を設けたものである。波形整
形回路55′からは、第10a図に図示の如く、各シリンダ
横断毎にトラッククロスパルスTRXP′が出力される。A second embodiment of the head positioning control system of the present invention is shown in Fig. 9. The head positioning control system of Fig. 9 includes a second track cross pulse generating circuit 57 and a waveform shaping circuit 58 after the track cross pulse generating circuit 54' and waveform shaping circuit 55' shown in Fig. 2. A track cross pulse TRXP' is output from the waveform shaping circuit 55' for each cylinder traverse, as shown in Fig. 10a.

第２のトラッククロスパルス発生回路57はＤ形フリップ
フロップ571とANDゲート回路572とが図示の如く構成さ
れて成る。すなわち、トラッククロスパルスTRXP′がＤ
形フリップフロップ571の反転クロック端子CLKに印加さ
れると共にANDゲート回路572に印加されている。Ｄ形フ
リップフロップ571の反転出力が入力端子Ｄに接続さ
れている。これにより、Ｄ形フリップフロップ571が1/2
分周器とて動作することが判る。更に、ODDラッチ282の
出力がＤ形フリップフロップ571のプリセット端子PRST
に接続され、EVENラッチ283の出力がクリア端子CLRに接
続されている。波形整形回路58は単安定マルチバイブレ
ータで構成されている。The second track cross pulse generating circuit 57 is composed of a D-type flip-flop 571 and an AND gate circuit 572, as shown in the figure.
The inverted output of the D-type flip-flop 571 is connected to the input terminal D. This causes the D-type flip-flop 571 to operate in a 1/2
Furthermore, the output of the ODD latch 282 is connected to the preset terminal PRST of the D-type flip-flop 571.
The output of the EVEN latch 283 is connected to the clear terminal CLR. The waveform shaping circuit 58 is composed of a monostable multivibrator.

第９図のヘッド位置決め制御方式は、第５図のヘッド位
置決め制御方式の如く、奇数シリンダ横断パルス又は偶
数シリンダ横断パルスの如く２つの1/2分周されたいず
れか一方を使用するのではなく、１つの1/2分周された
トラッククロスパルスTRXPを用いる。但し、第５図のヘ
ッド位置決め制御方式で説明した第7d図〜第7g図と同様
の処理を行うため、第10b図および第10c図に図示の如
く、Ｄ形フリップフロップ571のＱ出力SQの出力タイミ
ングをシリンダ移動差DIFFの初期値により決定し、目標
シリンダに対し偶数シリンダ横断パルス（第10b図、TRX
P（EVEN））又は奇数シリンダ横断パルス（第10c図、TR
XP（ODD））に相当するパルスがANDゲート回路572から
出力させるようにしている。The head positioning control system of Fig. 9 does not use either one of two 1/2 divided pulses such as an odd cylinder crossing pulse or an even cylinder crossing pulse as in the head positioning control system of Fig. 5, but uses a single 1/2 divided track crossing pulse TRXP. However, in order to perform the same processing as Figs. 7d to 7g explained in the head positioning control system of Fig. 5, as shown in Figs. 10b and 10c, the output timing of the Q output SQ of D-type flip-flop 571 is determined by the initial value of the cylinder movement difference DIFF, and the even cylinder crossing pulse (TRX in Fig. 10b) is set to the target cylinder.
P(EVEN)) or odd-cylinder crossing pulse (Fig. 10c, TR
XP (ODD)) is output from the AND gate circuit 572.

このため、第11a図ステップS105〜S113に図示の如く、D
IFFが偶数の場合、MPU 22aは、EVENラッチ283を一旦セ
ットし（S106）、一定時間経過後（S107）、再度EVENラ
ッチ283をリセットし（S108）、EVENラッチ283からプリ
セットパルスをＤ形フリップフロップ571のプリセット
端子PRSTに出力する。一方、DIFFが奇数の場合、MPU 22
aは、ODDラッチ282を一旦セットし、（S110）、一定時
間経過後（S111）、再度ODDラッチ282をリセットし、
（S112）、ODDラッチ282からＤ形フリップフロップ571
のクリア端子にクリアパルスを出力する。Therefore, as shown in steps S105 to S113 of FIG. 11a,
If IFF is an even number, the MPU 22a sets the EVEN latch 283 once (S106), and after a certain time has elapsed (S107), resets the EVEN latch 283 again (S108), and outputs a preset pulse from the EVEN latch 283 to the preset terminal PRST of the D-type flip-flop 571. On the other hand, if DIFF is an odd number, the MPU 22a
a sets the ODD latch 282 once (S110), and after a certain time has passed (S111), resets the ODD latch 282 again.
(S112), from the ODD latch 282 to the D-type flip-flop 571
A clear pulse is output to the clear terminal of the

第10b図および第10c図において、シリンダ移動差DIFFの
初期値が偶数か奇数かに応じて、分周された最初のシリ
ンダ横断パルスの入力に対し、DIFFの初期調整が必要と
なる。このため、第11a図のステップS109においてはINI
TIALフラグがリセットされ、ステップS113においてはIN
ITIALフラグはセットされる。このINITIALフラグのセッ
ト又はリセットに応じたDIFFの初期調整は、第8b図ステ
ップS017〜S020と同様、第11b図ステップS119〜S122に
おいて行なわれる。In Fig. 10b and Fig. 10c, depending on whether the initial value of the cylinder movement difference DIFF is an even number or an odd number, an initial adjustment of DIFF is required for the input of the first divided cylinder crossing pulse.
The TIAL flag is reset, and in step S113, the IN
The INITIAL flag is set. The initial adjustment of DIFF in response to the setting or resetting of this INITIAL flag is performed in steps S119 to S122 of Fig. 11b, similarly to steps S017 to S020 of Fig. 8b.

その他の動作は、第8a図〜第8c図を参照して述べた第５
図のヘッド位置決め制御方式と同様である。Other operations are the same as those described in the fifth embodiment with reference to FIGS. 8a to 8c.
This is the same as the head positioning control method shown in the figure.

以上の実施例は、シーク動作におけるヘッド移動量が２
シリンダ以上の場合について述べたが、シーク命令を受
信時のヘッド移動量が１シリンダであるときは最初の奇
数シリンダ横断パルス又は偶数シリンダ横断パルスが入
力されてシーク動作が終了する。In the above embodiment, the head movement amount in the seek operation is 2
The case of more than one cylinder has been described, but if the head movement amount at the time of receiving a seek command is one cylinder, the first odd-numbered cylinder crossing pulse or even-numbered cylinder crossing pulse is input and the seek operation ends.

また以上の実施例は、ヘッド移動量が比較的大きい場合
について例示したが、ヘッド移動量が１シリンダ〜３シ
リンダ程度の比較的小さい場合は、分周されたシリンダ
横断パルス、又は、奇数シリンダ横断パルス、偶数シリ
ンダ横断パルスを用いるまでもなく、従来と同様、各シ
リンダ横断パルスを用いて速度制御を行うこともでき
る。Furthermore, the above embodiments have been described with reference to cases where the head movement amount is relatively large, but when the head movement amount is relatively small, such as 1 to 3 cylinders, speed control can be performed using each cylinder crossing pulse as in the conventional method, without using the divided cylinder crossing pulse, odd cylinder crossing pulse, or even cylinder crossing pulse.

更に以上の実施例は、ヘッド位置決め制御としてマイク
ロプロセッサを用いる場合について例示したが、同等の
マイクロコンピュータ、或いは専用ハード化した回路を
用いた場合も同様である。Furthermore, the above embodiment has been described as an example in which a microprocessor is used for head positioning control, but the same applies when an equivalent microcomputer or a dedicated hard circuit is used.

以上の実施例は、磁気ディスク装置のヘッド位置決め制
御方式について述べたが、本発明は同様の位置決め制御
を必要とする他の記憶装置、例えば光ディスク装置、光
磁気ディスク装置等にも適用されることは云うまでもな
い。The above embodiment has been described with respect to a head positioning control system for a magnetic disk device, but it goes without saying that the present invention can also be applied to other storage devices that require similar positioning control, such as optical disk devices and magneto-optical disk devices.

以上に述べたように、本発明においてはマイクロコンピ
ュータ等の制御回路の負担が軽減するので、ヘッドの高
速動作、記録媒体の高密度化に対しても、低価格、低性
能の制御回路でも充分にヘッドの位置決め制御が可能と
なる。As described above, in the present invention, the load on the control circuit such as a microcomputer is reduced, so that even with a low-cost, low-performance control circuit, sufficient head positioning control is possible, even for high-speed head operation and high-density recording media.

「産業上の利用可能性」本発明はヘッド位置決めを行う種々の記憶装置に用いら
れる。INDUSTRIAL APPLICABILITY The present invention can be used in various storage devices that perform head positioning.

Claims

[Claims]

[Claim 1] A head positioning control system for a recording device, comprising: a position signal generating system (5') having a position information generating circuit (53) for generating position information (SNI, SNN, SQI, SQN) capable of detecting each cylinder position of a head (4) on a rotating disk recording medium from a servo signal recorded on the rotating disk recording medium; and a speed control system (6) having a control circuit (22') for inputting a position signal of the head (4) defined based on the position information from the position signal generating system and positioning the head to a given target track position,
283), wherein the control circuit (22) is configured to: a. before speed control starts, set the track cross pulse generating means so that an even track crossing pulse is output from the track cross generating means when the target track is even, and an odd track crossing pulse is output when the target track is odd, and then control the speed of the head driving actuator to position the head at the target track; b. when the first track crossing pulse is input, update a track movement remainder (DIFF) in accordance with the difference between the track position of the head before speed control starts and the target track position; and c. each time a track crossing pulse is input thereafter, subtract two tracks from the track movement remainder; and wherein odd or even track crossing pulses indicating the target track are input from the track cross pulse generating means to the control circuit every two tracks.

2. Claim 1, characterized in that the control circuit (22) comprises a microprocessor unit.
The head positioning control method described in paragraph .

3. The track cross pulse generating means includes a first gate circuit (546) configured to output an even track crossing pulse based on position information from the position signal generating system, and a second gate circuit (54) configured to output an odd track crossing pulse based on other position information from the first track cross pulse generating circuit.
7), an even pulse latch circuit (283) set by the control circuit so that an even track crossing pulse is input from the first gate circuit to the control circuit;
and an odd-pulse latch circuit (282) set by the control circuit so that odd-numbered track crossing pulses are input to the control circuit from a second gate circuit.
3. The head positioning control system according to claim 2, further comprising:

[Claim 4] The position signal generating system (5') comprises a position signal generating circuit (52) for generating orthogonal two-phase servo signals (POSN, POSQ) from the servo signal, and a position information generating circuit (53) for generating four types of position information (SNN, SNI, SQN, SQI) based on the two-phase servo signals, and a first gate circuit (546) of the track generating means
Two types of position information (SNN, SN) corresponding to one orthogonal phase
I) based on which an even track crossing pulse is generated, and the second gate circuit (547) of the track generating means
Two other types of position information (SQN, SQ
4. The head positioning control system according to claim 3, wherein an odd-numbered track crossing pulse is generated based on I).

[Claim 5] A head positioning control method as described in claim 4, wherein when the first track crossing pulse is input, the remaining track movement is updated by subtracting 2 if the target track and the initial head track position are both even or odd, and by subtracting 1 otherwise.

[Claim 6] The head positioning control method described in claim 5, wherein the control circuit inputs an odd track crossing pulse or odd track crossing pulses from the track cross pulse generating means to perform positioning control only when the track movement difference between the target track and the initial head track position is a predetermined value or more, and inputs each track crossing pulse from the position signal generating system to perform positioning control when the track movement difference is less than the predetermined value.

7. The track cross pulse generating means generates each track crossing pulse (TQXP) from the position signal generating system.
a D-type flip-flop (571) and an AND gate circuit (572) configured to divide the frequency of the D-type flip-flop (571) by 2; an even pulse latch circuit (283) whose output is connected to a preset terminal (PRST) of the D-type flip-flop and whose output is connected to a preset terminal (PRST) of the D-type flip-flop so that even track crossing pulses are output from the AND gate circuit in a timed manner when the control circuit drives the pulse before the speed control starts; and an odd pulse latch circuit (28) whose output is connected to a preset terminal (PRST) of the D-type flip-flop and whose output is connected to a preset terminal (PRST) of the D-type flip-flop so that even track crossing pulses are output from the AND gate circuit in a timed manner when the control circuit drives the pulse before the speed control starts.
2). The head positioning control system according to claim 2, further comprising:

[Claim 8] The position signal generating system (5') comprises a position signal generating circuit (52) that generates orthogonal two-phase servo signals (POSN, POSQ) from the servo signal, a position information generating circuit (53) that generates four types of position information (SNN, SNI, SQN, SQI) based on the two-phase servo signal, and a track cross pulse generating circuit (54') that generates each of the track crossing pulses (TRXPo') based on the four types of position information each time the head crosses one track, wherein each track crossing pulse from the track cross pulse generating circuit is connected to a clock terminal of a D-type flip-flop of the track cross pulse generating means, one output of the D-type flip-flop is connected to a D input terminal, and each track crossing pulse from the track cross pulse generating circuit and the other output of the D-type flip-flop are connected to input terminals of an AND gate circuit of the track cross pulse generating means.

[Claim 9] A head positioning control method as described in claim 8, wherein the remaining track movement when the first track crossing pulse is input is updated by subtracting 2 if the difference between the target track and the initial head track position is even, and by subtracting 1 if the difference is odd.

[Claim 10] The head positioning control method described in claim 5, wherein the control circuit inputs an odd track crossing pulse or odd track crossing pulses from the track cross pulse generating means to perform positioning control only when the track movement difference between the target track and the initial head track position is a predetermined value or more, and inputs each track crossing pulse from the position signal generating system to perform positioning control when the track movement difference is less than the predetermined value.

[Claim 11] A head positioning control method for a recording device, in which pulses for causing a head to cross cylinders of a rotating disk recording medium are generated based on servo signals recorded on the rotating disk recording medium, and the head is positioned to a target track position based on the cylinder crossing pulses, comprising: a. prior to head driving, setting a track cross pulse generating means for outputting either an odd track crossing pulse or an even track crossing pulse from the cylinder crossing pulse so that an even track crossing pulse is output when the target track is even, and an odd track crossing pulse is output when the target track is odd; b. speed control of an actuator for driving the head based on a reference speed based on the difference between the target track and the current track position of the head; c. during said speed control period, (i) when the first track crossing pulse is output from the track cross pulse generating means, updating a track movement remaining amount in accordance with the difference between the track position of the head immediately before head driving and the target track; (ii) for the second or subsequent track crossing pulses output from the track cross pulse generating means, updating the track movement remaining amount by two tracks at a time; and positioning the head to a target track based on an even-numbered track crossing pulse or an odd-numbered track crossing pulse.