JPH0787023B2 - 記憶装置のヘッド位置決め制御方式とその方法 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は記憶装置のヘッド位置決め制御方式に関するも
のであり、より特定的には記憶装置の駆動制御部に設け
られヘッドを記憶媒体の目標位置に位置決めする制御回
路の制御処理負荷の低減を図り、記憶媒体の高密度化お
よびヘッドの高速移動に対しても制御回路が高精度で制
御追従性を維持し得るようにする、記憶装置のヘッド位
置決め制御方式に関する。

背景技術 ヘッド位置決めを行う記憶装置の１例として、磁気ディ
スク装置を第１図に図示する。第１図において、主コン
ピュータ（図示せず）に接続された磁気ディスクコント
ロールユニット１、磁気ディスク駆動制御部２′、磁気
ディスク（図示せず）のうちサーボ情報が記録された磁
気ディスクからサーボ情報を読出すサーボヘッド４、サ
ーボヘッド４及びその他の磁気ヘッド（図示せず）を目
標シリンダへ移動させるボイスコイルモータ９、サーボ
ヘッド４からのサーボ情報に基いたシリンダ（トラッ
ク）位置信号を発生する位置信号発生系統５′、サーボ
ヘッド４をコアース（COARSE）制御モードにおいて速度
制御しサーボヘッドを目標シリンダ（トラック）位置ま
で位置決めする速度制御系統６、および速度制御完了後
ファイン（FINE）制御モードにおいて、サーボヘッド４
を目標シリンダ位置に精度位置決め制御する位置制御系
統７が示されている。

磁気ディスクコントロールユニット１は、その上位に設
けられている主コンピュータ（図示せず）が磁気ディス
ク駆動制御部２′及び磁気ディスク駆動部の動作に影響
されずに磁気ディスク装置へのアクセスが可能になるよ
うにバッファリング処理を行うために設けられている。

磁気ディスク駆動制御部２′は、バス30を介して相互に
接続された、インタフェース（I/F）ユニット21、マイ
クロプロセッサユニット（MPU）22′、制御データ等を
記憶するランダムアクセスメモリ（RAM）23′、MPU22′
で動作させるプログラムおよびその他の制御パラメータ
が記憶されたリードオンリーメモリ（ROM）24、タイマ
ー（TIMER）25、速度制御用基準テーブルを記憶してい
るROM26、基準速度Vrをアナログ量として出力するディ
ジタル・アナログコンバータ（DAC）27、コアースモー
ドかファインモードかのいずれかをマルチプレクサ81に
指示するモード（MODE）信号を出力する出力レジスタ2
8′、ヘッドがシリンダを横切るたびに位置信号発生系
統５′から出力されるトラック横断パルスTRXP′を入力
する入力レジスタ29、および現在のヘッド位置POSをデ
ィジタル量に変換するアナログ・ディジタルコンバータ
（ADC）31を有している。

位置信号発生系統５′は、サーボヘッド４からのサーボ
信号を増幅するサーボ信号増幅回路51、位置信号発生回
路52、位置情報発生回路53、トラッククロスパルス回路
54′、波形整形回路55′および信号切換回路56を有す
る。これらの詳細については後述する。

速度制御系統６は、基準速度Vrを与えるための、基準速
度テーブルROM26,MPU22′,DAC27′、および、実速度Va
を与えるための、位置信号発生系統５′内の回路51〜53
および56、位置信号POSを微分して原速度信号Va′を出
力する微分回路63、原速度信号Va′を補正するための信
号を発生するVCM9の制御電流検出回路83、および原速度
信号Va′と制御電流検出回路83からの信号を入力し補正
された速度信号Vaを出力する速度信号発生回路61を有す
る。速度制御系統６はさらに、基準速度Vrと速度信号Va
との差ΔV:ΔＶ＝Vr−Vaを出力する速度偏差算出回路6
2、コアースモード時速度偏差ΔＶを出力するマルチプ
レクサ81、速度偏差ΔＶをVCM9駆動レベルまで増幅する
電力増幅回路82およびVCM9を有する。基準速度Vrは、AD
C31を介して入力されたヘッド位置POSと目標シリンダ位
置との差に基いてMPU22′が基準速度テーブルROM26を検
索し、DAC27を介して対応するアナログ信号として出力
される。また、基本的な速度フィードバック回路51,52,
53,56,63,61および補助的な速度フィードバック回路83,
61により速度について負帰還ループが形成されている。

位置制御系統７は、速度制御終了後出力レジスタ28′か
らのMODE信号によりマルチプレクサ81が位置偏差算出回
路71の位置偏差ΔＰを選択することにより形成される。
位置制御系統７は、目標シリンダ位置に対する位置偏差
ΔＰが常に零になるように精密に制御する。従って、基
本的な位置フィードバック回路として回路51,52,53およ
び56によりヘッド位置POSが出力され、位置偏差算出回
路71で目標シリンダに対する位置偏差ΔＰが出力され
る。制御電流検出回路83はまた、オフセット補正すべく
補助的な位置フィードバック信号を与える。すなわち制
御電流検出回路83は、速度信号発生回路61および位置偏
差発生回路71の両者に補正信号を与える。位置偏差ΔＰ
は、マルチプレクサ81および電力増幅回路82を介してVC
M9に与えられ、VCM9は位置偏差ΔＰが零になるように動
作する。

第１図の制御系は、先ず、磁気ディスクコントロールユ
ニット１を介して主コンピュータからシーク命令が与え
られると、シーク制御、すなわち目標トラック位置まで
最高速で速度制御を行って位置決めし、次いで位置制御
に切換えられる。かゝる位置制御下において、データの
書込み又は読出しが行なわれる。

MPU22′は、I/Fユニット21を介して磁気ディスクコント
ロール１との種々のリンケージをとる外、上述した速度
制御、位置制御下におけるデータの書込み、読出し等種
々の制御処理を行う。

第２図は、第１図のうち本発明に係る従来の位置信号発
生系統５′および速度制御系統を抜き出し、より詳細に
図示したものである。第１図の位置信号発生回路52が、
位置信号復調回路52aおよび位置検出回路52bから成る。
また、第１図の位置情報発生回路53が位置信号スライサ
53aおよび位置デコーダ53bから成る。第１図のトラック
クロスパルス発生回路54′は、並列に設けられたセット
・リセット形（RS）フリップフロップ（FF）541〜544お
よびORゲート回路545から成る。波形整形回路55′とし
ては単安定マルチバイブレータが用いられる。

第２図は、直交する２相サーボ信号PN,PQに基づくトラ
ッククロックパルスを発生する回路を示すものであり、
その動作を第3a図〜第3j図を参照して述べる。尚、直交
する２相サーボ信号からトラッククロックパルスを発生
する回路については、米国特許第4,068,269号、“POSIT
IONING SYSTEM FOR DATA STORAGE APPARATUS AND RECOR
D MEDIUM FOR USE THEREWITH"等にも開示されている。

第２図において、サーボヘッド４で読取ったサーボ信号
はサーボ増幅回路51で増幅され、位置信号復調回路52a
に送出される。ここでサーボ信号の中から直交する２つ
の位置情報成分PNおよびPQが抽出され、位置検出回路52
bにより第3b図に示す如く二種類の直交する位置信号POS
NおよびPOSQに変換される。位置信号POSNはノーマル成
分を示し、位置信号POSQはクォドラチャー成分を示す。
これら信号はそれ自体シリンダの位置検出に用いられる
と共に、POSNがPOSQに先行する第３図（ｂ）に図示の場
合、サーボヘッド４がシリンダ番号の小さい方から大き
い番号の方に移動すること、それとは逆にPOSQがPOSNに
先行する場合はこれとは逆方向にサーボヘッド４が移動
することを示すので、サーボヘッド４の移動方向検出に
も用いられる。第3a図に示す数値０〜９はシリンダ番号
である。POSN信号は実線で示す如く４シリンダ毎の周期
で反復する信号であり、POSQ信号は破線で示す如く４シ
リンダ毎の周期で反復する信号である。そして、POSN信
号とPOSQ信号では１シリンダ分の位相差がある。

位置信号スライサ53aはPOSN信号とPOSQ信号の電圧を比
較しており、POSN信号の電圧がPOSQ信号の電圧よりも大
きくなると、第3c図に示す如く、（Ｎ＞Ｑ）信号が“0"
から“1"となる。また、POSN信号の電圧とPOSQ信号の電
圧の和が正になると、第3d図に示す如く、（Ｎ＋Ｑ＞
０）信号が“0"から“1"となる。

位置信号スライサ53aは、POSN信号の電圧と、POSQ信号
の電圧の正負の或る範囲を抽出して、第3i図に示す如
く、サーボヘッド４がシリンダ上にあることを示すオン
トラック（ONTRK）信号を作成し、RSフリップフロップ5
41〜544のリセット端子Ｒに送出する。位置デコーダ53b
は（Ｎ＞Ｑ）信号及び（Ｎ＋Ｑ＞０）信号から、第３図
（ｅ）〜（ｈ）に示す如く、４シリンダの中の各１シリ
ンダで発生するローイネーブルの位置SQI,SNI,SNN,SQN
信号を作成する。SNI信号はフリップフロップ541のセッ
ト端子Ｓに、SNN信号はフリップフロップ541のセット端
子Ｓに、SQI信号はフリップフロップ543のセット端子Ｓ
に、SQN信号はフリップフロップ544のセット端子Ｓに夫
々印加される。

フリップフロップ541はSKI信号の立ち下がりでセットさ
れ、ONTRK信号の立ち上がりでリセットされる。フリッ
プフロップ542はSNN信号の立ち下がりでセットされ、ON
TRK信号の立ち上がりでリセットされる。フリップフロ
ップ543はSQI信号の立ち下がりでセットされ、ONTRK信
号の立ち上がりでリセットされる。フリップフロップ54
4はSQN信号の立ち下がりでセットされ、ONTRK信号の立
ち上がりでリセットされる。ORゲート回路20はこれらフ
リップフロップからのSQI,SNI,SNN,SQNの各信号の立ち
下がりを検出し原トラッキングクロスパルス波形TRXP
o′単安定マルチバイブレータで構成された波形整形回
路55′に送出する。整形回路55′は第3j図に示す如く、
サーボヘッド４がシリンダを通過したことを示すシリン
ダ横断パルスTRXP′を、磁気ディスク駆動制御部２′に
送出する。

最初の磁気ディスク装置では、制御装置としてMPU22′
の如きマイクロプロセッサを使用して部品点数を減少さ
せて小形化を図ると共に、低価格化および高性能化を図
っている。従って、MPU22′は可能な限り小形且つ低価
格のものが使用されている。一方、MPU22′は前述した
ように、シーク動作における速度制御、データ読出又は
書込制御および磁気ディスクコントロールユニット１と
の間のインターフェース処理等を行うように構成されて
いる。

ところで、上記のシリンダ横断パルスTRXP′は、MPU2
2′が速度制御のもとでサーボヘッドを目標シリンダへ
位置決め制御を行う時に、サーボヘッドが所望の位置に
向けてどれだけの距離を移動したかを認識するための信
号であるので、原則として、各シリンダ横断パルスTRX
P′を入力レジスタ29を介して入力しなければならな
い。その入力周期は、例えば27ms程度である。

しかしながら、最近、磁気ディスク装置の高速動作の要
求が一層強くなり、ヘッドの移動速度が一層高速化され
てきており、シリンダ横断パルスの入力周期が短縮され
てきている。更に、磁気ディスクそのものの小形化およ
び高密度化に伴ないシリンダの間隔が短縮されてきてい
る。このため、シリンダ横断パルスの入力周期は更に短
縮されてきている。その結果として、シリンダ横断パル
スを入力して速度制御を行うと共に、他の制御処理を行
うMPU22′が負荷的にシリンダ横断パルスの入力に充分
に追従できず速度制御を高精度に行い得ないという事態
に遭遇している。

これを解決する方法としては、高性能のマイクロプロセ
ッサを用いることが考えられるが、高価格になるという
問題がある。

この問題を解決するための他の方法としては、位置決め
制御回路をマイクロプロセッサを用いずにハードウェア
回路で構成することが考えられるが、この方法では複雑
な回路となるため部品点数が増加し、コストの増加と装
置の大形化という問題が発生する。

上述の問題を解決するさらに他の方法としては、例え
ば、特開昭59−180859公報「磁気ディスク装置の速度制
御装置」が知られている。この方法はヘッド駆動用モー
タが起動により加速され、高速動作し、目標シリンダ近
傍で減速されるという動作のうち、シリンダ横断パルス
が短かい周期で入力されるヘッドの高速動作が終了する
まで、換言すればヘッド駆動用モータが減速領域に入る
まではシリンダ横断パルスを1/2に分周して入力してMPU
のロードを軽減し、減速領域に入ると分周を停止して各
シリンダ横断パルスをMPUに入力させるように構成して
いる。この方法は、ヘッドが移動途中であり最終位置決
め精度には余り影響がなく、しかも高周波のシリンダ横
断パルスが入力されるモータの高速動作領域におけるMP
Uの負荷を軽減するため、シリンダ横断パルスを間引い
て入力するというものである。しかしながら、この方法
は速度信号作成回路からの分周用のパルスを発生させる
と共にMPUがヘッド駆動用モータが減速領域に入ったこ
とを検出して分周を禁止するという処理を行なってお
り、全体の回路構成が複雑になるという問題がある。更
にこの方法は、ヘッド駆動用モータが減速領域に入った
ことの検出のあいまいさ、減速領域まで単にシリンダ横
断パルスを分周しているにすぎないこと、および、分周
されたシリンダ横断パルスから分周されないシリンダ横
断パルスへ切り換えるとき１シリンダ横断パルスの狂い
が生じる場合があり、コアース制御モードからファイン
制御モードへ切替える際目標シリンダに対し１シリンダ
分ずれる場合があるという問題がある。この１シリンダ
ずれば、ファイン制御では修正できない。

また、特開昭59−180860号公報「磁気ディスク装置の速
度制御装置」は、MPUの負荷を軽減するためシリンダ横
断パルスを常に分周し、分周したシリンダ横断パルスに
基いて磁気ヘッドを速度制御することを開示している。
この方法は、磁気ディスク装置の駆動系を最大限の性能
で動作させて高速なシーク制御を行うという本来の制御
とは逆にMPUの能力に応じて磁気ディスク装置の駆動系
を動作させるものであり、制御思想的に逆であると共
に、単に分周したシリンダ横断パルスを用いているので
位置決め精度が１シリンダ分狂う場合がある。

特開昭60−193175公報「ヘッドの位置決め方式」はMPU
の負荷を軽減すると共に前述した従来技術の位置決め精
度の不正確さを解消している。このため、シリンダ横断
パルスを計数するカウンタ回路をMPUの外部に設けて磁
気ヘッドの位置を正確に検出し、カウンタ回路の計数値
がMPUに印加されるように構成している。一方、MPUは、
前述の如く、ヘッド駆動用モータが減速領域に入る前は
1/2分周されたシリンダ横断パルスで割込みがかけら
れ、ヘッド駆動用モータが減速領域に入ると非分周シリ
ンダパルスで割込みがかけられる。MPUは割込の都度、
カウンタ回路の計数値を入力する。しかしながら、この
ヘッドの位置決め方式は、カウンタ回路を外部に設ける
ため高価格になるという問題がある。また、MPUは、割
込がかけられるとカウンタ回路の計数値を取り込むと共
にカウンタ回路をクリアしており、MPUとカウンタ回路
との間のインターフェースおよびその処理が複雑になる
という問題がある。

以上、記憶装置として磁気ディスク装置の場合について
ヘッド位置決め制御に用いられるマイクロプロセッサの
負荷について例示したが、上述の問題はヘッドの位置決
めを行ないつつ他の制御処理を行う、光ディスク装置、
光磁気ディスク装置等に用いられるマイクロプロセッサ
の場合も同様である。

発明の開示 本発明は、記憶装置のヘッド位置決めの高速化および高
精度を維持しつつ、ヘッド位置決め制御に用いられる制
御回路の負荷を軽減し得る、記憶装置のヘッド位置決め
制御方式およびその方法を提供することを目的とする。

また本発明は、上述の記憶装置のヘッド位置決め制御方
式が簡単な回路構成、簡単なインターフェースで実現し
得ることを目的とする。

本発明の第１の基本形態によれば、回転ディスク記録媒
体に記録されたサーボ信号から、ヘッドの回転ディスク
記録媒体の各シリンダ位置を検出し得る位置情報を発生
する位置情報発生回路を有する位置信号発生系統および
該位置信号発生系統からの位置情報に基いて規定される
前記ヘッドの位置信号を入力し与えられた目標トラック
位置へ前記ヘッドを位置決めする制御回路を有する速度
制御系統を具備する、記録装置のヘッド位置決め制御方
式において、前記位置信号発生系統からの位置情報に基
いて、奇数トラック横断パルス又は偶数トラック横断パ
ルスのいずれかを出力するように構成されたトラックク
ロスパルス発生手段がさらに具備され、制御回路は、
（ａ）速度制御開始前、前記トラッククロスパルス発生
手段に対し、該トラッククロス発生手段から、目標トラ
ックが偶数の場合偶数トラック横断パルスが出力され、
目標トラックが奇数の場合奇数トラック横断パルスが出
力されるように設定し、その後ヘッドを目標トラックに
位置決めするためヘッド駆動用アクチュエータを速度制
御し、（ｂ）最初のトラック横断パルスが入力された場
合、速度制御開始前のヘッドのトラック位置と目標トラ
ック位置との差に応じて、トラック移動残の更新を行な
い、（ｃ）それ以降のトラック横断パルスが入力される
毎、前記トラック移動残を２トラック分減じる、ように
構成され、それにより、前記トラッククロスパルス発生
手段から前記制御回路へ２トラック毎且つ目標トラック
を示す奇数又は偶数のトラック横断パルスが入力される
ようにしたことを特徴とする、記録装置のヘッド位置決
め制御方式が提供される。

好適には、前記制御回路がマイクロプロセッサユニット
を具備し得る。

また第１の態様によれば、前記トラッククロスパルス発
生手段が、前記位置信号発生系統からの位置情報に基い
て偶数トラック横断パルスを出力するように構成された
第１のゲート回路、前記第１のトラッククロスパルス発
生回路からの他の位置情報に基いて奇数トラック横断パ
ルスを出力するように構成された第２のゲート回路、前
記制御回路によりセットされ第１のゲート回路から偶数
トラック横断パルスが前記制御回路に入力されるように
設けられた偶数パルス用ラッチ回路、および前記制御回
路によりセットされ第２のゲート回路から奇数トラック
横断パルスが前記制御回路に入力されるように設けられ
た奇数パルス用ラッチ回路、を具備し得る。

前記位置信号発生系統は、前記サーボ信号から直交する
２相サーボ信号を発生する位置信号発生回路、および該
２相サーボ信号に基いて４種の位置情報を発生する位置
情報発生回路を具備し、前記トラック発生手段の第１の
ゲート回路は、直交する１つの相に対応する２種の位置
情報に基いて偶数トラック横断パルスを発生するように
構成され、前記トラック発生手段の第２のゲート回路
は、直交する他の相に対応する他の２種の位置情報に基
いて奇数トラック横断パルスを発生するように構成され
得る。

前記最初のトラック横断パルスが入力された場合のトラ
ック移動残の更新は、目標トラック及び初期時のヘッド
のトラック位置とがいずれも偶数又は奇数の場合２を減
じられ、それ以外は１を減じられる。

好適には、前記制御回路は、目標トラックと初期時のヘ
ッドのトラック位置とのトラック移動差が所定値以上の
場合のみ前記トラッククロスパルス発生手段からの奇数
トラック横断パルス又は奇数トラック横断パルスを入力
して位置決め制御を行ない、前記トラック移動差が所定
値未満の場合前記位置信号発生系統からの各トラック横
断パルスを入力して位置決め制御を行なう。

第２の態様によれば、前記トラッククロスパルス発生手
段が、前記位置信号発生系統からの各トラック横断パル
スを1/2分周するように構成されたＤ形フリップフロッ
プおよびANDゲート回路、その出力がＤ形フリップフロ
ップのプリセット端子に接続され前記制御回路が速度制
御開始前にパルス駆動することにより前記ANDゲート回
路からのタイミング的に偶数トラック横断パルスが出力
されるように設けられた偶数パルス用ラッチ回路、およ
び、前記制御回路が速度制御開始前にパルス駆動される
ことによリ前記ANDゲート回路からタイミング的に奇数
トラック横断パルスが出力されるように設けられた奇数
パルス用ラッチ回路、を具備し得る。

前記位置信号発生系統は、前記サーボ信号から直交する
２相サーボ信号を発生する位置信号発生回路、該２相サ
ーボ信号に基いて４種の位置情報を発生する位置情報発
生回路、および該４種の位置情報に基いてヘッドが１ト
ラック横断する毎に前記各トラック横断パルスを発生す
るトラッククロスパルス発生回路を具備し、前記トラッ
ククロスパルス発生手段のＤ形フリップフロップのクロ
ック端子に前記トラッククロスパルス発生回路からの各
トラック横断パルスが接続され、Ｄ形フリップフロップ
の一方の出力がＤ入力端子に接続され、前記トラックク
ロスパルス発生手段ANDゲート回路の入力端子に前記ト
ラッククロスパルス発生回路からの各トラック横断パル
スおよび前記Ｄ形フリップフロップの他方の出力が接続
されて成る。

前記最初のトラック横断パルスが入力された場合のトラ
ック移動残の更新は、目標トラックと初期時のヘッドの
トラック位置との差が偶数の場合２を減じられ、奇数の
場合１を減じられる。

この場合においても、前記制御回路は、目標トラックと
初期時のヘッドのトラック位置とのトラック移動差が所
定値以上の場合のみ前記トラッククロスパルス発生手段
からの奇数トラック横断パルス又は奇数トラック横断パ
ルスを入力して位置決め制御を行ない、前記トラック移
動差が所定値未満の場合前記位置信号発生系統からの各
トラック横断パルスを入力して位置決め制御を行ない得
る。

本発明の第２の基本形態によれば、回転ディスク記録媒
体に記録されたサーボ信号に基いてヘッドが回転ディス
ク記録媒体のシリンダを横断するパルスが発生され、該
シリンダ横断パルスに基いてヘッドを目標トラック位置
に位置決めする記録装置のヘッド位置決め制御方法にお
いて、（ａ）ヘッド駆動に先立って、前記シリンダ横断
パルスから奇数トラック横断パルス又は偶数トラック横
断パルスのいずれを出力するトラッククロスパルス発生
手段に対し、目標トラックが偶数の場合偶数トラック横
断パルスが出力され、目標トラックが奇数の場合奇数ト
ラック横断パルスが出力されるように設定する段階、
（ｂ）目標トラックと現在のヘッドのトラック位置との
差に基いてヘッドを駆動するアクチュエータを基準速度
に基いて速度制御する段階、（ｃ）該速度制御期間中、
（ｉ）前記トラッククロスパルス発生手段から最初のト
ラック横断パルスが出力された場合、ヘッド駆動直前の
ヘッドのトラック位置と目標トラックとの差に応じたト
ラック移動残の更新を行う段階、（ii）前記トラックク
ロスパルス発生手段からの２番目以降のトラック横断パ
ルスの出力に対し、前記トラック移動残を２トラックず
つ更新する段階、を具備し、偶数トラック横断パルス又
は奇数トラック横断パルスに基いてヘッドを目標トラッ
クへ位置決めする、記録装置のヘッド位置決め制御方法
が提供される。

図面の簡単な説明 第１図は従来の磁気ディスク装置用ヘッド制御方式のブ
ロック図であり、 第２図は第１図のうちヘッド位置決め制御方式部分を示
す図であり、 第3a図〜第3j図は第２図のヘッド位置決め制御方式のシ
リンダ横断パルスの発生を示すタイミング図であり、 第４図は本発明の一実施例としての磁気ディスク装置に
適用されるヘッド制御方式のブロック図であり、 第５図は第４図のうちヘッド位置決め制御方式の回路図
であり、 第6a図〜第6j図は第５図のヘッド位置決め制御方式のシ
リンダ横断パルスの発生を示すタイミング図であり、 第7a図〜第7g図は、第５図のヘッド位置決め制御方式に
おいていかに目標シリンダに位置決めを行うかを示す動
作形態図であり、 第8a図〜第8c図は第５図のヘッド位置決め制御方式の位
置決め動作を示すフローチャートであり、 第９図は本発明の他の実施例としての磁気ディスク装置
に適用されるヘッド位置決め制御方式の回路図であり、 第10a図〜第10c図は第９図のヘッド位置決め制御方式に
おいていかに目標シリンダに位置決めを行うかを示す動
作形態図であり、 第11a図〜第11c図は第９図のヘッド位置決め制御方式の
位置決め動作を示すフローチャートである。

発明を実施するための最良の形態 第４図に本発明の記憶装置のヘッド位置決め制御方式の
一実施例としての磁気ディスク装置におけるヘッド位置
決め制御方式が包含される磁気ディスク装置のヘッド制
御方式のブロック図を示す。第４図に図示のヘッド制御
方式は、第１図に図示のものとほゞ同じ構成である。従
って、磁気ディスクコントロールユニット１からのシー
ク指令に対し、ヘッド駆動用アクチュエータとしてのボ
イスコイルモータ（VCM）９をコアース制御モードにお
いて速度制御してサーボヘッド４も目標シリンダ（トラ
ック）に位置決めし、その後、ファイン制御モードにお
いてサーボヘッドを目標シリンダに正確に位置決め制御
するという基本動作は、第１図に関連づけて前述したも
のと同じである。しかしながら、第５図を参照して詳述
するように、速度制御系統の一部を構成する位置信号発
生系統５内のトラッククロスパルス発生回路54および磁
気ディスク駆動制御部２は、第１図のものとは異なる。

第５図は、第４図に図示のヘッド制御方式のうち第２図
に対応するヘッド位置決め部を図示したものである。第
５図のヘッド位置決め方式のうち、サーボヘッド４、位
置信号復調回路5aおよび位置検出回路52bから成り直交
する２相位置信号POSNおよびPOSQを発生する位置信号回
路52、位置信号スライサ53aおよび位置デコーダ53bから
成り４種の位置情報SNI,SNN,SQI,SQNを発生する位置情
報発生回路53は、第２図を参照して前述したものと同様
である。信号切換回路56は、２相位置信号POSN,POSQに
基いて位置信号POSを発生させるに際し、一定の傾きの
位置信号POSを出力するものである。すなわちヘッドの
移動方向に応じて信号POSN,POSQの位相関係が前後する
と共に第3b図に例示した正弦波の傾きが逆になる。そこ
で、信号切換回路56は、信号POSNおよびPOSQを直接スイ
ッチ回路561に入力すると共に信号POSNおよびPOSQをイ
ンバータ562,563を介して反転してスイッチ回路561に入
力し、位置デコーダ53bからの位置情報SNI,SNN,SQI,SQN
に基いて、一定の傾きの位置信号POSを出力する。

トラッククロスパルス発生手段54は、２つのANDゲート
回路546,547とＯゲート回路548とで構成されている。AN
Dゲート回路546は、後述する出力レジスタ28内の偶数パ
ルス用（EVEN）ラッチ283からのローイネーブル信号が
印加されている状態で、第6f図、第6g図、第6j図に図示
の如く、位置情報SNI,SNNの立下りで、ローイネーブル
の偶数シリンダ（トラック）横断パルスPEVENを出力す
るように設けられている。ANDゲート回路547は、出力レ
ジスタ28内の奇数パルス用（ODD）ラッチ282からのロー
イネーブル信号が印加されている状態で、第6e図、第6h
図、第6i図に図示の如く、位置情報SQI,SQNの立下り
で、ローイネーブルの奇数シリンダ（トラック）横断パ
ルスPODDを出力するように設けられている。ORゲート回
路548は奇数シリンダ横断パルスPODD又は偶数シリンダ
横断パルスPEVENのいずれかをトラック横断パルスTRXPo
として波形整形回路55に出力する。

波形整形回路55は、例えば単安定マルチバイブレータで
構成される。波形整形回路55はトラック横断パルスTRXP
oを波形整形し、波形整形したトラック横断パルスTRXP
として入力レジスタ29内のシリンダ横断パルスラッチ29
1に入力される。シリンダ横断パルスラッチ291に入力さ
れた値はバス30を介してMPU 22に入力される。

バス30を介してMPU 22に接続された出力レジスタ28は前
述のODDラッチ282、EVENラッチ283の外、MODEラッチ281
を有する。シーク動作時、MPU 22はコアース制御モード
とすべくMODEラッチ281をセットする。これにより、マ
ルチプレクサ81（第４図）は速度偏差算出回路62の速度
偏差ΔＶを電力増幅器82に出力し、速度制御が行なわれ
る。サーボヘッドが目標シリンダに位置決めされシーク
動作が終了すると、MPU 22はMODEラッチ281をリセット
する。それによりマルチプレクサ81は位置偏差算出回路
71の位置偏差ΔＰを電力増幅器82に出力し、ファイン制
御モードにおいて目標シリンダへの精密位置制御が行な
われる。

RAM 23は、現在のヘッド位置を記憶しておく現在位置記
憶部231、後述するシリンダ移動量（又はシリンダ移動
残）DIFFを記憶しておく差記憶部232および初期フラグ
部233を有している。

インターフェース（I/F）ユニット21は、磁気ディスク
コントロールユニット1MPU 22とのリンケージをとるた
め、コマンド（COMMAND）レジスタ211、レディ（READ
Y）レジスタ212、シーク完了（SKC）レジスタ213を有し
ている。

第7a図〜第7c図は、第6a図、第6i図、第6j図と同様、ヘ
ッドがシリンダを横断するに伴って、ANDゲート回路54
7,546から交互に奇数シリンダ横断パルスPODDと偶数シ
リンダ横断パルスPEVENが出力されることを図示したも
のである。第7d図〜第7g図は、ヘッドの現在位置CURRと
目標シリンダTARGETとの関係において、奇数シリンダ横
断パルス又は偶数シリンダ横断パルスのいずれを用い、
いかにシリンダ移動残DIFFを更新していくべきかを図解
したものである。第7a図〜第7c図に図示の如く、位置情
報発生回路53からの信号SNI,SNN,SQI,SQNに基いて各シ
リンダ横断毎に出力させるべきシリンダ横断パルスを、
奇数シリンダ横断パルスPODDと偶数シリンダ横断パルス
PEVENに分ける。これらのシリンダ横断パルスのうち一
方を使用してヘッドの位置決め制御を行う場合、第7d図
〜第7g図に図示の如く、４通りある。

第7d図は、現在位置CURRが偶数シリンダ、例えば０であ
り、目標シリンダTARGETも偶数、例えば10であるとき、
位置決め制御に用いるシリンダ横断パルスは、目標シリ
ンダTARGETが偶数であることから、偶数シリンダ横断パ
ルスPEVENを用いることを示している。次いで、シリン
ダ移動残を示すシリンダ移動差DIFFが初期時に−２さ
れ、偶数シリンダ横断パルスを用いた場合の初期調整を
行う。以下、偶数シリンダ横断パルスPEVENが入力され
る毎に−２されていく。これは偶数シリンダ横断パルス
が1/2分周されているからである。DIFF＝０になると、
目標シリンダにヘッドが位置決めされる。

第7e図は、現在位置CURRが奇数シリンダ、例えば１であ
り、目標シリンダTARGETが偶数、例えば10である場合、
目標シリンダTARGETが偶数であるから偶数シリンダパル
スPEVENを用いて位置決め制御すると共に、シリンダ移
動差DIFFを初期時１を減じて初期調整を行ない、それ以
降シリンダパルス入力毎にDIFFから２を減じることを示
している。

第7f図は、現在位置CURRが０（偶数）であり、目標シリ
ンダTARGETが９（奇数）である場合、位置決め用に奇数
シリンダパルスPODDを用い、シリンダ移動差DIFFを初期
時−１し初期調整することを示している。

第7g図は、現在位置CURRが１（奇数）であり、目標シリ
ンダTARGETが９（奇数）である場合、位置制御用に奇数
シリンダパルスPODDを用い、シリンダ移動差DIFFを初期
時に−２し、初期調整することを示している。

以上の４種類の動作モードに対応したヘッド位置決め制
御を行う第５図の制御方式を第8a図〜第8c図のフローチ
ャートを参照して述べる。

ステップS001,S002 MPU 22は、I/Fユニット21内のCOMMANDラッチ211を読込
み（S001）、磁気ディスクコントロールユニット１から
シーク命令が発信されているか否かをチェックする（S0
02）。シーク命令が発信されていない場合（NO）、以上
の動作をくり返し、シーク命令が発信されるまで待機す
る。

ステップS003,S004 シーク命令が発信されている場合、MPU 22はI/Fユニッ
ト21内のシーク完了（SKC）ラッチ213をリセットする
（S003）。これにより、磁気ディスクコントロールユニ
ット１に対し、今回のシーク動作が完了するまで新たな
シーク命令を発信することを禁止する。

MPU 22はシーク命令に伴って受信した目標シリンダを入
力し、それをRAM 23内の現在位置記憶部231に記憶す
る。更にMPU 22は、受信した目標シリンダから、RAM 23
の現在位置記憶部231の現在シリンダ位置を減じ、シリ
ンダ移動量DIFFを計算する（S004）。このシリンダ移動
量DIFFはシリンダ移動残を示すものであり、RAM 23内の
差記憶部232に保存される。

ステップS005〜S011 MPU 22は、第7d図〜第7g図のモードに応じて、奇数シリ
ンダ横断パルスか偶数シリンダ横断パルスのいずれを用
いるか決定する。目標シリンダ位置が奇数の場合奇数シ
リンダ横断パルスPODDを用いるので、MPU 22は出力レジ
スタ28内のODDラッチ282をセットし、EVENラッチ283を
リセットする（S005,S006）。目標シリンダ位置が偶数
の場合偶数シリンダ横断パルスPEVENを用いるので、MPU
22はEVENラッチ283をセットし、ODDラッチ282をセット
する（S005,S009）。

次いでMPU 22は、初期調整のため初期時にシリンダ移動
残DIFFを−１するか、−２するかを決める初期（INITIA
L）フラグの状態を決定する。INITIALフラグが“1"の場
合、シリンダ移動残DIFFは−１され、“0"の場合、DIFF
は−２される。従って、現地シリンダ位置および目標シ
リンダが第7e図および第7f図に図示の状態の場合、MPU
22はINITIALフラグをセットする（S007,S010,S008）。
一方、現在シリンダ位置および目標シリンダが第7d図お
よび第7g図の場合、MPU 22はINITIALフラグをリセット
する（S007,S010,S011）。

ステップS012〜S020 MPU 22は出力レジスタ28内のMODEラッチ281をセット
し、コアース制御モード、すなわち、速度制御モードを
選択駆動する（S012）。

次いでMPU 22は、シリンダ移動残DIFFに基いて基準速度
テーブルROM 26内の基準速度テーブルを検索し、対応す
るVCM 9の基準速度を抽出し、そのディジタル値をDAC 2
7を介してアナログ量の基準速度Vrとして速度偏差算出
回路62に出力する（S013）。これにより、VCM 9が設定
された基準速度Vrに基いてヘッドを目標シリンダに向け
て移動させる。

ヘッドが移動して、ODDラッチ282又はEVENラッチ283に
より選択された奇数シリンダ横断パルスPODD又は偶数シ
リンダ横断パルスPEVENのいずれかゞトラッククロスパ
ルス発生回路54から出力されるとシリンダ横断パルスラ
ッチ291がセットされる。MPU 22はシリンダ横断パルス
ラッチ291がセットされるのを持つ（S014,S015）。

シリンダ横断パルスラッチ291がセットされたら、MPU 2
2はシリンダ横断パルスラッチ291をリセットし（S01
6）、次のシリンダ横断が検出されるようにする。

上記最初のシリンダ横断パルス入力に対しては、INITIA
Lフラグがセットされている場合、MPU 22は、シリンダ
移動残DIFF＝DIFF−１とし（S018）、さらにINITIALフ
ラグをリセットする（S019）。INITIALフラグがリセッ
トされている場合、MPU 22はDIFF＝DIFF−２を行う（S0
20）。

ステップS021〜S026 以下、DIFF＝０になるまで、すなわち、ヘッドが目標シ
リンダに到達するまで、MPU 22は次の動作を行う。

DIFFに応じて基準速度を速度偏差算出回路62に出力し
（S022）、速度制御を行う。

シリンダ横断パルスラッチ291がセットされたことを入
力し（S023,S024）、シリンダ横断パルスラッチ291をリ
セットする（S025）。シリンダ横断パルスは、奇数シリ
ンダ横断パルスPODD又は偶数シリンダ横断パルスPEVEN
が２シリンダ毎に入力されているので、DIFFから−２を
減じる（S026）。

ここで、シリンダ横断パルスラッチ291は２シリンダ移
動毎にセットされるので、MPU 22のステップS021〜S026
の動作は、２シリンダ移動毎、すなわち第２図の場合の
２倍の時間間隔で行えばよく、MPU 22の動作速度は半分
で良い。従って、MPU 22の負荷は半分に軽減されてい
る。

ステップS021、S027〜S030 DIFFが０になると（S021）、MPU 22はMODEラッチ281を
リセットし（S027）、コアース制御モードからファイン
制御モードに切換える。従って、これ以降、ヘッドは目
標シリンダにおいて精密な位置決め制御が行なわれる。

DIFFが０になった場合、ヘッドが常に目標シリンダに位
置決めされていることは、第7d図〜第7g図を参照して前
述したことから明らかである。従って、ステップS027に
おけるコアース制御モードからファイン制御モードへの
切換は、シリンダ横断パルスを１パルス毎入力して位置
決めした場合と全く同様に正確に目標シリンダに位置決
めされた後行なわれる。

MPU 22はセトリング動作を行う。すなわち、タイマ25を
起動し（S028）、15ms経過を待つ（S029）。

次いでMPU 22は、シーク完了ラッチ213をセットし（S03
0）、シーク動作が完了したことを磁気ディスクコント
ロールユニット１に通知する。

以上に述べたように、本発明の第１の実施例によれば、
シリンダ横断パルスをそれぞれ交互に1/2分周した奇数
シリンダ横断パルス又は偶数シリンダ横断パルスをトラ
ッククロックパルス54により発生させるようにし、目標
シリンダ位置が奇数か偶数かにより速度制御に使用する
奇数シリンダ横断パルス又は偶数シリンダ横断パルスの
いずれかを決定する。そして、現在シリンダ位置に応じ
て、最初のシリンダ横断パルスの入力時、シリンダ移動
残の減算を初期調整する。その後は、1/2分周された奇
数シリンダ横断パルス又は偶数シリンダ横断パルスを用
いて、正確に目標シリンダに位置決め制御する。この位
置決め動作の間、入力シリンダ横断パルスは原シリンダ
パルスの1/2の周波数であるから、MPU 22の負担は1/2に
軽減される。従って、ヘッドの移動速度が上昇した場
合、および、シリンダ間隔が短縮された場合、又はいず
れか一方の場合であっても、MPU 22は充分追従可能とな
る。

本発明のヘッド位置決め制御方式の第２実施例を第９図
に示す。第９図のヘッド位置決め制御方式は、第２図に
図示のトラッククロスパルス発生回路54′および波形整
形回路55′の後に、第２のトラッククロスパルス発生回
路57および波形整形回路58を設けたものである。波形整
形回路55′からは、第10a図に図示の如く、各シリンダ
横断毎にトラッククロスパルスTRXP′が出力される。

第２のトラッククロスパルス発生回路57はＤ形フリップ
フロップ571とANDゲート回路572とが図示の如く構成さ
れて成る。すなわち、トラッククロスパルスTRXP′がＤ
形フリップフロップ571の反転クロック端子CLKに印加さ
れると共にANDゲート回路572に印加されている。Ｄ形フ
リップフロップ571の反転出力が入力端子Ｄに接続さ
れている。これにより、Ｄ形フリップフロップ571が1/2
分周器とて動作することが判る。更に、ODDラッチ282の
出力がＤ形フリップフロップ571のプリセット端子PRST
に接続され、EVENラッチ283の出力がクリア端子CLRに接
続されている。波形整形回路58は単安定マルチバイブレ
ータで構成されている。

第９図のヘッド位置決め制御方式は、第５図のヘッド位
置決め制御方式の如く、奇数シリンダ横断パルス又は偶
数シリンダ横断パルスの如く２つの1/2分周されたいず
れか一方を使用するのではなく、１つの1/2分周された
トラッククロスパルスTRXPを用いる。但し、第５図のヘ
ッド位置決め制御方式で説明した第7d図〜第7g図と同様
の処理を行うため、第10b図および第10c図に図示の如
く、Ｄ形フリップフロップ571のＱ出力SQの出力タイミ
ングをシリンダ移動差DIFFの初期値により決定し、目標
シリンダに対し偶数シリンダ横断パルス（第10b図、TRX
P（EVEN））又は奇数シリンダ横断パルス（第10c図、TR
XP（ODD））に相当するパルスがANDゲート回路572から
出力させるようにしている。

このため、第11a図ステップS105〜S113に図示の如く、D
IFFが偶数の場合、MPU 22aは、EVENラッチ283を一旦セ
ットし（S106）、一定時間経過後（S107）、再度EVENラ
ッチ283をリセットし（S108）、EVENラッチ283からプリ
セットパルスをＤ形フリップフロップ571のプリセット
端子PRSTに出力する。一方、DIFFが奇数の場合、MPU 22
aは、ODDラッチ282を一旦セットし、（S110）、一定時
間経過後（S111）、再度ODDラッチ282をリセットし、
（S112）、ODDラッチ282からＤ形フリップフロップ571
のクリア端子にクリアパルスを出力する。

第10b図および第10c図において、シリンダ移動差DIFFの
初期値が偶数か奇数かに応じて、分周された最初のシリ
ンダ横断パルスの入力に対し、DIFFの初期調整が必要と
なる。このため、第11a図のステップS109においてはINI
TIALフラグがリセットされ、ステップS113においてはIN
ITIALフラグはセットされる。このINITIALフラグのセッ
ト又はリセットに応じたDIFFの初期調整は、第8b図ステ
ップS017〜S020と同様、第11b図ステップS119〜S122に
おいて行なわれる。

その他の動作は、第8a図〜第8c図を参照して述べた第５
図のヘッド位置決め制御方式と同様である。

以上の実施例は、シーク動作におけるヘッド移動量が２
シリンダ以上の場合について述べたが、シーク命令を受
信時のヘッド移動量が１シリンダであるときは最初の奇
数シリンダ横断パルス又は偶数シリンダ横断パルスが入
力されてシーク動作が終了する。

また以上の実施例は、ヘッド移動量が比較的大きい場合
について例示したが、ヘッド移動量が１シリンダ〜３シ
リンダ程度の比較的小さい場合は、分周されたシリンダ
横断パルス、又は、奇数シリンダ横断パルス、偶数シリ
ンダ横断パルスを用いるまでもなく、従来と同様、各シ
リンダ横断パルスを用いて速度制御を行うこともでき
る。

更に以上の実施例は、ヘッド位置決め制御としてマイク
ロプロセッサを用いる場合について例示したが、同等の
マイクロコンピュータ、或いは専用ハード化した回路を
用いた場合も同様である。

以上の実施例は、磁気ディスク装置のヘッド位置決め制
御方式について述べたが、本発明は同様の位置決め制御
を必要とする他の記憶装置、例えば光ディスク装置、光
磁気ディスク装置等にも適用されることは云うまでもな
い。

以上に述べたように、本発明においてはマイクロコンピ
ュータ等の制御回路の負担が軽減するので、ヘッドの高
速動作、記録媒体の高密度化に対しても、低価格、低性
能の制御回路でも充分にヘッドの位置決め制御が可能と
なる。

「産業上の利用可能性」 本発明はヘッド位置決めを行う種々の記憶装置に用いら
れる。

Claims (11)

【特許請求の範囲】
1. 【請求項１】回転ディスク記録媒体に記録されたサーボ
   信号からヘッド（４）の回転ディスク記録媒体の各シリ
   ンダ位置を検出し得る位置情報（SNI,SNN,SQI,SQN）を
   発生する位置情報発生回路（53）を有する位置信号発生
   系統（５′）および該位置信号発生系統からの位置情報
   に基いて規定される前記ヘッド（４）の位置信号を入力
   し与えられた目標トラック位置へ前記ヘッドを位置決め
   する制御回路（22′）を有す速度制御系統（６）を具備
   する、記録装置のヘッド位置決め制御方式において、 前記位置信号発生系統からの位置情報に基いて、奇数ト
   ラック横断パルス（PODD）又は偶数トラック横断パルス
   （PEVEN）のいずれかを出力するように構成されたトラ
   ッククロスパルス発生手段（54,55,282,283;57,58,282,
   283）をさらに具備し、 制御回路（22）は、 a.速度制御開始前、前記トラッククロスパルス発生手段
   に対し、該トラッククロス発生手段から、目標トラック
   が偶数の場合偶数トラック横断パルスが出力され、目標
   トラックが奇数の場合奇数トラック横断パルスが出力さ
   れるように設定し、その後ヘッドを目標トラックに位置
   決めするためヘッド駆動用アクチュエータを速度制御
   し、 b.最初のトラック横断パルスが入力された場合、速度制
   御開始前のヘッドのトラック位置と目標トラック位置と
   の差に応じて、トラック移動残（DIFF）の更新を行な
   い、 c.それ以降のトラック横断パルスが入力される毎、前記
   トラック移動残を２トラック分減じる、 ように構成され、 前記トラッククロスパルス発生手段から前記制御回路へ
   ２トラック毎且つ目標トラックを示す奇数又は偶数のト
   ラック横断パルスが入力されるようにしたことを特徴と
   する、記録装置のヘッド位置決め制御方式。
2. 【請求項２】前記制御回路（22）がマイクロプロセッサ
   ユニットを具備することを特徴とする、請求の範囲第１
   項記載のヘッド位置決め制御方式。
3. 【請求項３】前記トラッククロスパルス発生手段が、前
   記位置信号発生系統からの位置情報に基いて偶数トラッ
   ク横断パルスを出力するように構成された第１のゲート
   回路（546）、前記第１のトラッククロスパルス発生回
   路からの他の位置情報に基いて奇数トラック横断パルス
   を出力するように構成された第２のゲート回路（54
   7）、前記制御回路によりセットされ第１のゲート回路
   から偶数トラック横断パルスが前記制御回路に入力され
   るように設けられた偶数パルス用ラッチ回路（283）、
   および前記制御回路によりセットされ第２のゲート回路
   から奇数トラック横断パルスが前記制御回路に入力され
   るように設けられた奇数パルス用ラッチ回路（282）、
   を具備する、請求の範囲第２項に記載のヘッド位置決め
   制御方式。
4. 【請求項４】前記位置信号発生系統（５′）は、前記サ
   ーボ信号から直交する２相サーボ信号（POSN,POSQ）を
   発生する位置信号発生回路（52）、および該２相サーボ
   信号に基いて４種の位置情報（SNN,SNI,SQN,SQI）を発
   生する位置情報発生回路（53）を具備し、 前記トラック発生手段の第１のゲート回路（546）は、
   直交する１つの相に対応する２種の位置情報（SNN,SN
   I）に基いて偶数トラック横断パルスを発生し、 前記トラック発生手段の第２のゲート回路（547）は、
   直交する他の相に対応する他の２種の位置情報（SQN,SQ
   I）に基いて奇数トラック横断パルスを発生する、 請求の範囲第３項に記載のヘッド位置決め制御方式。
5. 【請求項５】前記最初のトラック横断パルスが入力され
   た場合のトラック移動残の更新は、目標トラック及び初
   期時のヘッドのトラック位置とがいずれも偶数又は奇数
   の場合２が減じられそれ以外は１が減じられる、請求の
   範囲第４項に記載のヘッド位置決め制御方式。
6. 【請求項６】前記制御回路は、目標トラックと初期時の
   ヘッドのトラック位置とのトラック移動差が所定値以上
   の場合のみ前記トラッククロスパルス発生手段からの奇
   数トラック横断パルス又は奇数トラック横断パルスを入
   力して位置決め制御を行ない、前記トラック移動差が所
   定値未満の場合前記位置信号発生系統からの各トラック
   横断パルスを入力して位置決め制御を行なう、請求の範
   囲第５項に記載のヘッド位置決め制御方式。
7. 【請求項７】前記トラッククロスパルス発生手段が、前
   記位置信号発生系統からの各トラック横断パルス（TQXP
   o′）を1/2分周するように構成されたＤ形フリップフロ
   ップ（571）およびANDゲート回路（572）、その出力が
   Ｄ形フリップフロップのプリセット端子（PRST）に接続
   され前記制御回路が速度制御開始前にパルス駆動するこ
   とにより前記ANDゲート回路からタイミング的に偶数ト
   ラック横断パルスが出力されるように設けられた偶数パ
   ルス用ラッチ回路（283）、および、前記制御回路が速
   度制御開始前にパルス駆動することにより前記ANDゲー
   ト回路からタイミング的に奇数トラック横断パルスが出
   力されるように設けられた奇数パルス用ラッチ回路（28
   2）、を具備する、請求の範囲第２項に記載のヘッド位
   置決め制御方式。
8. 【請求項８】前記位置信号発生系統（５′）は、前記サ
   ーボ信号から直交する２相サーボ信号（POSN,POSQ）を
   発生する位置信号発生回路（52）、該２相サーボ信号に
   基いて４種の位置情報（SNN,SNI,SQN,SQI）を発生する
   位置情報発生回路（53）、および該４種の位置情報に基
   いてヘッドが１トラック横断する毎に前記各トラック横
   断パルス（TRXPo′）を発生するトラッククロスパルス
   発生回路（54′）を具備し、 前記トラッククロスパルス発生手段のＤ形フリップフロ
   ップのクロック端子に前記トラッククロスパルス発生回
   路からの各トラック横断パルスが接続され、Ｄ形フリッ
   プフロップの一方の出力がＤ入力端子に接続され、 前記トラッククロスパルス発生手段のANDゲート回路の
   入力端子に前記トラッククロスパルス発生回路からの各
   トラック横断パルスおよび前記Ｄ形フリップフロップの
   他方の出力が接続されて成る、 請求の範囲第７項に記載のヘッド位置決め制御方式。
9. 【請求項９】前記最初のトラック横断パルスが入力され
   た場合のトラック移動残の更新は、目標トラックと初期
   時のヘッドのトラック位置との差が偶数の場合２を減
   じ、奇数の場合１を減じる、請求の範囲第８項に記載の
   ヘッド位置決め制御方式。
10. 【請求項１０】前記制御回路は、目標トラックと初期時
    のヘッドのトラック位置とのトラック移動差が所定値以
    上の場合のみ前記トラッククロスパルス発生手段からの
    奇数トラック横断パルス又は奇数トラック横断パルスを
    入力して位置決め制御を行ない、前記トラック移動差が
    所定値未満の場合前記位置信号発生系統からの各トラッ
    ク横断パルスを入力して位置決め制御を行なう、請求の
    範囲第５項に記載のヘッド位置決め制御方式。
11. 【請求項１１】回転ディスク記録媒体に記録されたサー
    ボ信号に基いてヘッドが回転ディスク記録媒体のシリン
    ダを横断するパルスが発生され、該シリンダ横断パルス
    に基いてヘッドを目標トラック位置に位置決めする記録
    装置のヘッド位置決め制御方法において、 a.ヘッド駆動に先立って、前記シリンダ横断パルスから
    奇数トラック横断パルス又は偶数トラック横断パルスの
    いずれかを出力するトラッククロスパルス発生手段に対
    し、目標トラックが偶数の場合偶数トラック横断パルス
    が出力され、目標トラックが奇数の場合奇数トラック横
    断パルスが出力されるように設定する段階、 b.目標トラックと現在のヘッドのトラック位置との差に
    基いてヘッドを駆動するアクチュエータを基準速度に基
    いて速度制御する段階、 c.該速度制御期間中、 （ｉ）前記トラッククロスパルス発生手段から最初のト
    ラック横断パルスが出力された場合、ヘッド駆動直前の
    ヘッドのトラック位置と目標トラックとの差に応じたト
    ラック移動残の更新を行う段階、 （ii）前記トラッククロスパルス発生手段からの２番目
    以降のトラック横断パルスの出力に対し、前記トラック
    移動残を２トラックずつ更新する段階、 を具備し、偶数トラック横断パルス又は奇数トラック横
    断パルスに基いてヘッドを目標トラックへ位置決めす
    る、記録装置のヘッド位置決め制御方法。