JPH0787349B2 - デイジタル信号の歪補償回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 ディジタル信号の受信回路において、ディジタル信号を
再生するインタフェイス回路を差動構成とし、該インタ
フェイス回路の出力である差動出力信号を一対のフリッ
プフロップ回路、及び論理ゲートからなる波形再生回路
からなる歪補償回路に供給し、該一対のフリップフロッ
プ回路において該差動出力信号の立ち上がりもしくは立
ち下がりのみに同期した一対の分周信号を生成し、該波
形再生回路において該一対の分周信号が同じレベルの時
に一方の論理レベルを出力し、異なる論理レベルの時に
もう一方の論理レベルを出力することによって、歪の除
去されたディジタル信号を出力するようにしたものであ
る。

〔産業上の利用分野〕

本発明はディジタル信号受信装置の受信信号再生時の歪
補償回路に関する。

ディジタル信号受信装置は入力ディジタル信号を識別回
路、TTL変換回路を備えるインタフェース回路に入力
し、受信入力信号から１、０レベルを判別し、TTLレベ
ルに変換する。

この際、ディジタル信号を再生するインタフェース回路
にて歪が生じるのでその補償をすることが望ましい。

〔従来の技術〕

従来のディジタル信号受信装置における、インタフェー
ス回路の構成を第５図のブロック図にて示す。

図において、１は受信増幅器、２は識別回路、３はTTL
レベル変換回路を示し、これらの回路が受信装置の入力
インタフェース回路４を構成する。

受信信号は受信増幅器１において忠実に平坦増幅された
後、識別回路２において１、０レベルの判別が行われ、
更にTTLレベル変換回路３にてTTLレベルへの変換が行わ
れる。

再生されたTTLレベルをもつディジタル信号はインタフ
ェース回路４の出力となる。

第６図は識別回路２とTTLレベル変換回路３の詳細図で
ある。識別回路はトランジスタTR1とTR2からなり、TTL
レベル交換回路はTR3から構成される。この回路の動作
は第７図の波形図によって説明される。

第７図の〜は第６図回路中の点〜における波形
を示す。

波形との間ではエミッタフォロワのための波形歪は
無視出来る。TR2のコレクター電極の波形は波形に
対して立上がり点においてtstg2＋tf2、また立下がり点
においてtd2＋tr2の遅延を生じる。TR2の出力はTR3のベ
ースに供給され、TR3の出力波形はに示される。

波形はの波形に対し、変化点において更に遅延され
る。即ち波形の立上がり点に対応するの立下がり点
においてtd3＋tr3の遅延を生じ、また波形の立下がり
点に対応するの立上がり点においてtstg3＋tf3の遅延
を生じる。

結局、入力波形の立上がり点に対応する出力波形の
立下がり点は tstg2＋tf2＋td3＋tr3、 また入力波形の立下がり点に対応する出力波形の立
上がり点は td2＋tr2＋tstg3＋tf3 の遅延を生じる。

ここで、td、trはスイッチング時の立上がりにおける遅
延時間と上昇時間、tstg、tfはスイッチング時の立下が
りにおける蓄積時間と下降時間を示し、サフィックス
２、３はトランジスタTR2、TR3に対応する。

識別回路２のTR2は非飽和スイッチとして使用され、ま
たTTLレベル変換回路３のTR3は飽和スイッチとして使用
される。従って、トランジスタ２の遅延時間は小さく、
且つ歪も小さい。一方、トランジスタ３の遅延時間は大
きく、とりわけ蓄積時間tstgがtd、tr、tfより大きい。
従って、受信信号に対して出力波形の立ち上がり点と
立ち下がり点とでは遅延時間が等しくならない。

〔発明が解決しようとする問題点〕

この様に、従来のディジタル信号受信装置のインタフェ
ース回路は再生したディジタル信号が立下がり点と立上
がり点とで遅延時間が同じでなく、再生波形に歪を生じ
る。従って受信信号に歪が無くても、再生信号に歪を生
じる欠点がある。

歪を受けた再生信号をクロックで打ち抜く場合、クロッ
クの位相マージンが少なくなり、回路が誤動作する恐れ
が生ずる。これは、特に、高速信号を扱う場合に深刻な
問題となる。

〔問題点を解決するための手段〕

上記の問題点は、 差動構成とした第２図のTTLレベル変換回路が出力する
正相、逆相のTTL変換信号（差動信号）を、それぞれク
ロックとして入力されて該差動信号を分周する一対のフ
リップフロップ回路（51、52）と、該一対のフリップフ
ロップ回路の出力信号の位相差信号を取り出し、該位相
差信号の論理和をとることによってデューティ比を復元
する波形再生回路（53）とを備えてなる、第３図のディ
ジタル信号の歪補償回路により解決される。

〔作用〕

Ton＝td＋tr、Toff＝tstg＋tf（トランジスタを示すサ
フィックスを省略している）とおいて、以下に作用を説
明する。

差動構成のインタェイス回路が出力する差動信号のうち
波形の立ち下がりは、受信信号の立ち下がりからTo
ff21＋Ton31遅れ、波形の立ち上がりは受信信号の
立ち上がりからTon21＋Toff31遅れる。一方、差動信号
のうち波形の立ち上がりは受信信号の立ち下がりか
らTon22＋Toff32遅れ、波形の立ち下がりは受信信号
の立ち上がりからToff22＋Ton32遅れる。トランジス
タ21と22は同一特性であり、トランジスタ31と32もまた
同一特性であるので、 Toff21＋Ton31＝Toff22＋Ton32 Ton21＋Toff31＝Ton22＋Toff32 が成立する。即ち、受信信号の変化点からの二の差動信
号の立ち上がりの遅れは全て等しく、受信信号の変化点
からの二の差動信号の立ち下がりの遅れもまた全て等し
い。且つ、二の差動信号の周期は受信信号の周期に等し
い。即ち、波形の立ち上がりと波形の立ち上がりの
間の時間は、差動信号の周期の1/2であり、波形の立
ち下がりと波形の立ち下がりの間の時間も、差動信号
の周期の1/2である。

従って、該差動信号をそれぞれクロックとして一対のフ
リップフロップ回路（51、52）に印加し、該差動信号の
立ち上がりもしくは立ち下がりのみに同期した分周信号
を生成し、該分周信号を論理積回路と論理和回路よりな
る波形再生回路に印加し、論理積回路で二の分周信号の
位相差信号を取り出し、該位相差信号の論理和をとれ
ば、デューティ50％の波形を再生することができる。

〔実施例〕

図示実施例に従い本発明を詳細に説明する。

第１図は本発明による歪補償回路を使用した、インタフ
ェース回路の一実施例のブロック構成図、第２図は差動
構成された本発明による識別回路とTTLレベル変換回路
の一実施例の接続構成図、第３図は本発明による歪補償
回路の一実施例における回路構成図、第４図は本発明の
歪補償回路の差動説明のための波形図である。

第１図において受信増幅器11、識別回路21、TTLレベル
変換回路31は正相と逆相の出力をもち差動構成とされ
る。TTLレベル変換回路31は正相、逆相用の各１個のス
イッチングトランジスタTR31、TR32を備える。正相出力
を、逆相出力をとする。これらの波形の変化は第４
図の、に示す。

波形はTTLレベル変換回路の正相出力で、該正相出力
の立ち下がりは受信信号の立ち下がりに対してToff21
＋Ton31、立ち上がりは受信信号の立ち上がりに対し
てTon21＋Toff31の遅延を持つ。又、波形はTTLレベル
変換回路の逆相出力で、該逆相出力の立ち上がりは受信
信号の立ち下がりに対してTon22＋Toff32（これはTon
21＋Toff31と等しいことは前に述べた）、立ち上がりは
受信信号の立ち上がりに対してToff22＋Ton32（これ
はToff21＋Ton31に等しいことは前に述べた）の遅延を
持つ。

、の信号は、第３図に示す歪補償回路の一対のフリ
ップフロップ回路51、52のクロック端子に与えられる。
今、Ｊ−Ｋフリップフロップの出力の初期値を、Q1＝０
（Q1^＊＝１）、Q2＝０（Q2^＊＝１）とし、Q2をK1に、Q2
^＊をJ1に、Q1をJ2に、Q1^＊をK2に接続してあることを考
慮し、更に、Ｊ−Ｋフリップフロップはクロックが１に
上がる時にＪ端子、Ｋ端子の条件によってセット又はリ
セット動作をし、クロックが０に下がる時にはＪ端子、
Ｋ端子の条件が如何にかかわらず前の状態を保持するこ
とを考慮すれば、フリップフロップ回路51の正相出力は
波形、フリップフロップ回路52の正相出力は波形の
ようになる（初期条件を、Q1＝０（Q1^＊＝０）、Q2＝０
（Q2^＊＝０）とすれば、、の波形とは逆相の波形が
出力される）。即ち、フリップフロップ51、52は各々波
形、の立ち下がりで動作して、波形、を分周す
る。従って、フリップフロップ51、52の分周出力である
波形、の立ち上がりは、各々波形、の立ち下が
りに同期している。〔作用〕の項で説明した如く、波形
との立ち下がりは、受信信号の1/2周期ずつずれて
いるので、波形と波形とは受信信号の1/2周期だけ
位相が異なる。尚、第４図におけるTd FFはフリップフ
ロップにおける遅延時間である。

波形′はフリップフロップ51の逆相出力Q1^＊の波形、
波形′はフリップフロップ52の逆相出力Q2^＊の波形で
あり、当然、波形′と波形′とは受信信号の1/2周
期だけ位相が異なる。尚、第４図におけるTd FFはフリ
ップフロップにおける遅延時間である。

波形再生回路においては、波形との論理積、波形
′と′の論理積をとり、該論理積同志の否定論理和
をとると、波形を得る。波形と、波形′と′
の位相差が受信信号の1/2周期であることと、波形と
′、波形と′が逆相であることから、図示のよう
に波形は、受信信号の1/2周期ごとに変化点を持つ。
即ち、波形は周期が受信信号と等しく、デューティ比
が1/2の波形になっていることから、波形は受信信号
の再生波形であることがわかる。

第４図の歪補償回路は、一対のフリップフロップ回路に
Ｊ−Ｋフリップフロップを使用した分周回路と二の論理
積回路と否定論理和回路とからなる波形再生回路によっ
て構成されているが、構成は第４図に限定されるもので
はない。即ち、第４図の一対のＪ−Ｋフリップフロップ
の機能の本質は差動信号の立ち上がりもしくは立ち下が
りのみに同期して差動信号を分周することであるから、
同様な機能を備える構成は本発明の技術の範囲に包含さ
れるものである。又、第４図の波形再生回路の機能の本
質は一対の分周信号の位相差を弁別して、該一対の分周
信号が同じ論理レベルである時に一方の論理レベルを出
力し、該一対の分周信号が異なる論理レベルである時に
もう一方の論理レベルを出力することであるから、同様
な機能を備える構成は本発明の技術の範囲に包含される
ものである。

又、上記においては、受信信号のデューティ比が50％で
ある場合について説明したが、本発明の基本は、差動信
号の立ち上がりもしくは立ち下がりに同期した分周信号
を生成する点にあることに着目すれば、受信信号が既に
歪を受けてデューティ比が50％ではない場合にも、デュ
ーティ比50％の波形を再生できることが理解できよう。

〔発明の効果〕

本発明により、本来デューティ比50％の信号が、歪を受
けないで受信された場合にも、歪みを受けて受信された
場合にも、常に、デューティ比50％の信号を再生するこ
とができる歪補償回路が実現できる。特に、高速信号を
扱う場合には、本発明により回路の誤動作を防止するこ
とができる効果は大きい。

【図面の簡単な説明】

第１図は本発明による歪補償回路を使用したインタフェ
ース回路の一実施例のブロック構成図、 第２図は差動構成の識別回路とTTLレベル変換回路の一
実施例の接続構成図、 第３図は本発明による歪補償回路の一実施例の回路構成
図、 第４図は本発明の歪補償回路の動作説明のための波形
図、 第５図は従来のディジタル信号受信装置における、イン
タフェース回路のブロック構成図、 第６図は従来の識別回路とTTLレベル変換回路の接続
図、 第７図は従来のインタフェース回路の動作説明のための
波形図である。 図において、 １、11は受信増幅器、 ２、21は識別回路、 ３、31はTTLレベル変換回路、 ４、41は入力インタフェース回路、 ５は歪補償回路、 51、52はフリップフロップ回路、 53はゲート回路である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 紀之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中本 勝彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】差動構成としたTTLレベル変換回路（31）
   が出力する正相、逆相のTTL変換信号である差動信号を
   それぞれクロックとして入力されて、該差動信号の立ち
   上がりもしくは立ち下がりのみに同期して該差動信号を
   分周する一対のフリップフロップ回路（51、52）と、 該一対のフリップフロップ回路が出力する分周信号が同
   じ論理レベルである時に一方の論理レベルを出力し、該
   分周信号が異なる論理レベルである時にもう一方の論理
   レベルを出力する波形再生回路と を備えてなることを特徴とするディジタル信号の歪補償
   回路。