JPH0787409A

JPH0787409A - 固体撮像装置

Info

Publication number: JPH0787409A
Application number: JP6164877A
Authority: JP
Inventors: Junichi Nakamura; 淳一中村
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1993-09-13
Filing date: 1994-06-24
Publication date: 1995-03-31
Anticipated expiration: 2020-10-26
Also published as: JP3709213B2; US6084635A; US6072528A

Abstract

(57)【要約】【目的】オフチップのデータ記憶装置で光電変換素子
からのデータを記憶することなしに、平滑化出力が得ら
れる撮像装置を提供する。【構成】複数のニューロンＭＯＳＦＥＴ21_nと、該ニ
ューロンＭＯＳＦＥＴ21_nに対応する光電変換素子20_n
とを備え、各ニューロンＭＯＳＦＥＴ21_nは少なくとも
１つの第１入力ゲートと２つ以上の第２入力ゲートと出
力端とを有している。第１入力ゲートは対応する光電変
換素子に接続され、第２入力ゲートは他の光電変換素子
の選択されたものに接続される。また各ニューロンＭＯ
ＳＦＥＴの出力に接続されたスイッチ23_nを備え、該ス
イッチ23_nは撮像装置の出力端Ｖ_OUTに各ニューロンＭ
ＯＳＦＥＴ21_nの出力を選択的に接続するようにして、
撮像装置を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像入力装置に関す
る。

【０００２】

【従来の技術】従来、固体撮像装置はよく知られてお
り、例えば、ビデオカメラやファクシミリ機器等に用い
られている。従来の撮像装置においては、画像処理は２
段階、すなわち前処理及び後処理で行われる。

【０００３】リアルタイムの画像前処理段階にしたがっ
て、画像データは光電変換素子（例えば、フォトダイオ
ード）から取り出され、フレームメモリに記憶される。
画像データが一旦フレームメモリに記憶されると、画像
データはエッジ検出又は画像平滑化のために処理され
る。画像の平滑化は、光電変換素子のデータからノイズ
を除去する処理である。エッジ検出は、入力画像のエッ
ジを検出する処理である。固体撮像素子を用いた画像入
力装置においては、画像データの取り出しは、一般にロ
ーカルマスクを用いて行われる。ローカルマスクは、例
えば２×２の光電変換素子乃至９×９の光電変換素子の
領域内の近傍処理を行う。この近傍処理は画像全域に対
して行われ、画像前処理を完成させるためには、各光電
変換素子のデータを繰り返しアクセスする必要がある。

【０００４】光信号の非破壊読み出しの可能な光電変換
素子は、また、エッジ検出や画像平滑化などの画像前処
理に対して用いられている。電荷変調素子（ＣＭＤ）や
静電誘導トランジスタ（ＳＩＴ）などの非破壊読み出し
（ＮＤＲＯ）光電変換素子は、フレームメモリを必要と
しないので、簡単な回路を用いて画像の前処理を、より
高速で行うことができる。特に、非破壊読み出し光電変
換素子の電荷は、繰り返して読み出すことができるの
で、別個の記憶装置に画像データを記憶する必要がな
い。

【０００５】

【発明が解決しようとする課題】しかしながら、特定の
光電変換素子から平滑化出力を得るためには、数個の光
電変換素子からのデータの重み付き平均が得られなけれ
ばならないので、非破壊読み出し光電変換素子を用いた
従来の画像処理装置は、例えば、乗算器や加算器を含む
処理装置を、なお必要とする。かかる処理は、多大な計
算量を必要とするので、システムの規模及びコストを増
大させる。例えば、２×２ローカルマスクに対して重み
付き平均を生成するためには、４つの乗算器と１つの加
算器を必要とする。また３×３ローカルマスクに対して
は、９個の乗算器を必要とする。

【０００６】エッジ検出を提供するために、従来の回路
は、各光電変換素子に対する光電変換素子データを、他
の光電変換素子のいくつか又は全てからの光電変換素子
データの平均（すなわち、平均化出力）と比較した。も
し、差異が短い寸法で急激に変化するならば、エッジが
検出される。かくして、エッジ検出は画像の平滑化より
も多くの処理を必要とする。

【０００７】“スレッショルディング”と呼ばれる他の
従来の前処理技術は、２値画像を形成するために用いら
れる。例えば、ファクシミリ機器においては、紙面上の
ポイントの有無を認識する場合に閾値を変えることが、
しばしば要求される。かかる可変閾値は、例えば、文書
が均一な背景（すなわち、白色紙に対する青色紙）をも
っている場合に、必要である。従来のシステムにおいて
は、可変閾値は、先に記憶された光電変換素子データに
基づいて、導出されていた。かかるシステムは、この先
に記憶された光電変換素子データを解析し、そして文書
上の背景レベルを補償するために新たな閾値を提供する
ための、追加の処理装置を必要とした。

【０００８】例えば、従来、各光電変換素子の電荷をＡ
／Ｄ変換器を用いてディジタル値に変換し、全ての光電
変換素子からのディジタルデータをフレームメモリに記
憶することが知られている。正しい閾値（撮像装置が本
文と背景とを区別するポイント）が、電荷レベルの関数
として光電変換素子の数を示すグラフ（ヒストグラム）
を用いることによってセットされることが知られてい
る。いくつかのアルゴリズムが、かかるヒストグラムに
基づく閾値の決定のために開発されて来たが、これらの
方法は大量の計算操作を必要とする。

【０００９】更に、ある場合においては、文書の異なる
部分が異なる背景レベルをもっている。文書におけるか
かる汚れやシェーディングを補償するため、従来のシス
テムは、複数のヒストグラムから上記の方法でいくつか
の部分的な閾値を算出した。したがって、処理の複雑さ
及びコストを更に増大させている。

【００１０】したがって、固体撮像装置において、従来
技術の上記問題点を解消しながら信号処理を行う必要が
ある。

【００１１】

【課題を解決するための手段及び作用】本発明によれ
ば、ニューロン金属−酸化物−半導体電界効果型トラン
ジスタ（ニューロンＭＯＳＦＥＴ）が、従来の装置より
も少ない構成部材を用いた画像処理装置を提供するため
に用いられている。

【００１２】ニューロンＭＯＳＦＥＴは、フロ−ティン
グゲートに容量結合された複数の入力ゲートを有するＭ
ＯＳＦＥＴである。ニューロンＭＯＳＦＥＴのオン及び
オフ電圧は、入力ゲートにおける入力信号の重みつき加
算値の関数であることが知られている。もし重みつき加
算値が閾値Ｖ_thより大であるとニューロンＭＯＳＦＥＴ
はオンとなり、重みつき加算値が閾値Ｖ_thより小の場合
はオフとなる。

【００１３】本発明の第１実施例によれば、可変閾値２
値化出力撮像装置が提供される。前述のように、可変閾
値２値画像処理システムは従来公知であるが、そのシス
テムはＡ／Ｄ変換器，記憶装置及び文書の背景レベルを
補償するための処理装置を必要とする。本発明の第１実
施例は、Ａ／Ｄ変換器又は記憶装置を用いないで、この
機能を提供する。

【００１４】本発明の第１実施例によれば、複数の光電
変換素子回路が、各光電変換素子回路の出力を出力ライ
ンＶ_outに順次読み出す制御信号を発生するように動作
するシフトレジスタの出力に接続されている。各光電変
換素子回路は、各光電変換素子の電圧が前記可変閾値以
上であるときは論理“１”を出力し、各光電変換素子の
電圧が可変閾値以下のときは論理“０”を出力するため
の少なくとも１つのニューロンＭＯＳＦＥＴを備えてい
る。光電変換素子回路は、更に、ニューロンＭＯＳＦＥ
Ｔの出力に接続された第１のスイッチ、シフトレジスタ
の出力及び出力ラインＶ_outを備えている。第１のスイ
ッチは、シフトレジスタからの読み出し信号に対応し
て、ニューロンＭＯＳＦＥＴの出力を出力ラインＶ_out
に接続する。各光電変換素子回路は、更に、その光電変
換素子をリセットするための第２のスイッチを備えてい
る。

【００１５】各ニューロンＭＯＳＦＥＴは、少なくと
も、各光電変換素子に接続された１つの第１の入力ゲー
トと、可変閾値を与えるＢＩＡＳ信号に接続された１つ
の第２の入力ゲートとを備えている。ＢＩＡＳ信号は、
出力ラインＶ_outをモニターし、Ｖ_outの低下に応じて
ＢＩＡＳ信号を増大させるＢＩＡＳ発生回路に接続され
ている。ＢＩＡＳ信号の増大は、可変閾値を低下させ、
それにより文書のシェーディングを補償する。

【００１６】本発明の第２実施例によれば、平滑化出力
撮像装置が提供される。撮像装置から各光電変換素子の
出力を読み出し、それから平滑化画像を得るために、上
記光電変換素子データを操作することによって平滑化出
力撮像装置を実現することは、従来公知である。

【００１７】しかしながら、本発明に係る平滑化出力撮
像装置によれば、平滑化出力は撮像装置から直接発生
し、それにより従来の撮像システムの、多大な計算量を
必要とする処理を排除する。同数（Ｎ）の光電変換素子
（Ｐ₁〜Ｐ_N）及びニューロンＭＯＳＦＥＴ（Ｍ₁〜Ｍ
_N）が用いられている。各ニューロンＭＯＳＦＥＴは、
（２ａ＋１）の入力ゲート（Ｍｎ_k）を備えている。こ
こで、−ａ≦ｋ≦ａ，（２ａ＋１）＜ｎである。ニュー
ロンＭＯＳＦＥＴＭ_Nに対して、入力ゲートＭｎ_kは光
電変換素子Ｐ_N+kに接続されている。各ニューロンＭＯ
ＳＦＥＴの出力は、その入力ゲートに接続された（２ａ
＋１）の光電変換素子の重み付き平均である。各入力ゲ
ートに対応した重みは、入力ゲートの面積の関数であ
る。ニューロンＭＯＳＦＥＴ出力は、シフトレジスタか
らの読み出し信号で駆動されるスイッチによって出力ラ
イン〈Ｖ_out〉に接続されている。シフトレジスタは各
ニューロンＭＯＳＦＥＴの平滑化出力を出力ライン〈Ｖ
_out〉に順次読み出すように動作する。

【００１８】本発明の第３実施例によれば、エッジ検出
撮像装置が、ニューロンＭＯＳＦＥＴを用いて提供され
る。本発明の第３実施例によれば、平滑化出力
〈Ｖ_out〉が、本発明に係る平滑化出力撮像装置に関し
て先に述べたと同様な方法で得られる。更に従来のｎ−
ＭＯＳＦＥＴが、各光電変換素子に画素出力Ｖ_outが得
られるように接続されており、差Ｄ＝Ｖ_out−
〈Ｖ_out〉がモニターされる。差Ｄが小さな寸法（すな
わち、わずかな画素間）で急激に変化したときは、必ず
エッジが検出される。平滑化出力がニューロンＭＯＳＦ
ＥＴから直接得られるので、簡単な差動増幅器が差Ｄを
算出するのに用いることができ、それにより従来の多大
な計算量を必要とする処理が排除される。

【００１９】本発明の第４実施例によれば、第１実施例
の可変閾値２値化出力撮像装置が、第２実施例の平滑化
出力撮像装置及び第３実施例のエッジ検出撮像装置に結
合される。この第４実施例によれば、文書における汚れ
あるいはシェーディング（すなわち、むらのある照度）
がＡ／Ｄ変換器又は記憶装置を用いないで、補償され
る。この実施例によれば、第３実施例に関して前述した
ｎ−ＭＯＳＦＥＴが、２つの入力ゲートをもったニュー
ロンＭＯＳＦＥＴで置き換えられている。各ニューロン
ＭＯＳＦＥＴの第１の入力ゲートは各光電変換素子に接
続され、第２の入力ゲートは信号Ｖ_BIAS2に接続されて
いる。信号Ｖ_BIAS2はＢＩＡＳ発生回路の出力に接続さ
れている。ＢＩＡＳ発生回路は出力ライン〈Ｖ_out〉を
モニターし、Ｖ_outの低下に応じてＶ_BIAS2を増大させ
る。Ｖ_BIAS2の増大は、可変閾値の低下をもたらし、そ
れにより文書における汚れ及びシェーディングを補償す
る。このような方法で、本発明の第４実施例の撮像装置
は、平滑化出力をモニターし光電変換素子に対する閾値
を変化させることによって、汚れ及びシェーディングの
補償を（第１実施例の背景レベル補正に加えて）提供す
る。

【００２０】更に、第１，第２，第３及び第４実施例
は、光電変換素子のリニアアレイについて説明している
が、光電変換素子は、例えば、次に説明するように、光
電変換素子を駆動するための第２のシフトレジスタ及び
制御回路を単に付加することによって、マトリクス状に
構成することもできることは、明らかである。

【００２１】

【実施例】まず、固体撮像素子を備えた画像入力装置に
おける画像処理のための従来のシステムを、図１に示し
た従来の回路に基づいて説明する。かかるシステムは、
例えば、平滑化出力撮像装置又はエッジ検出撮像装置を
提供するために、適用することができる。この従来のシ
ステムによれば、非破壊読み出し可能な光電変換素子が
光電変換素子として用いられている。

【００２２】画像入力装置50は、垂直走査回路51，水平
走査回路52，リード線53−１〜53−４を介して垂直走査
回路51と制御端子とが接続された非破壊読み出し可能な
光電変換素子群54−11〜54−44を備えている。更に、前
記光電変換素子群54−11〜54−44は、それらのソースラ
インを介して、水平選択スイッチ群56−１ａ，56−１
ｂ，〜56−４ａ，56−４ｂに接続されている。水平選択
スイッチ群56−１ａ，56−１ｂ，〜56−４ａ，56−４ｂ
は、リード線55−１，55−２，55−３，55−４を介して
水平走査回路52に接続されている。スイッチングマトリ
ックス回路58は、信号線57−１〜57−４を介して水平選
択スイッチ群に接続され、信号出力線59−１〜59−４は
スイッチングマトリックス回路58に接続されている。

【００２３】垂直走査回路51は、リード線53−１〜53−
４に対して垂直選択信号Φ_G1〜Φ_G4を、それぞれ発生す
る。水平走査回路52は、リード線55−１〜55−４に対し
て水平選択信号Φ_S1〜Φ_S4を、それぞれ発生する。説明
を簡単にするために、この画像入力装置50は、画素は４
×４マトリックス構成、ローカルマスクは２×２構成と
している。光電変換素子54−11〜54−41，54−12〜54−
42，54−13〜54−43，54−14〜54−44は、光電変換素子
54−11の出力端子は水平選択スイッチ56−１ａを通して
リード線57−１に接続され、また光電変換素子54−21の
出力端子は水平選択スイッチ56−１ｂを通してリード線
57−２に接続されるというように、交互にリード線57−
１〜57−４に接続されている。同様に、第２列の光電変
換素子54−12〜54−42は、リード線57−３及び57−４に
接続され、第３列の光電変換素子54−13〜54−43は、リ
ード線57−１及び57−２に接続され、第４列の光電変換
素子54−14〜54−44は、リード線57−３及び57−４に接
続される。

【００２４】この画像入力装置50の動作を、図２を参照
しながら説明する。図２は、垂直走査回路51から発生す
る垂直選択信号Φ_G1〜Φ_G4、及び水平走査回路52から発
生する水平選択信号Φ_S1〜Φ_S4のタイミング図である。
垂直選択信号Φ_G1〜Φ_G4において、パルス60は、光電変
換素子54における蓄積電荷によって変調された（電圧又
は電流のような）電気量を読み出すための読み出しパル
スである。パルス61は、光電変換素子54の電荷を放出
し、該光電変換素子54を初期状態にリセットするための
リセットパルスである。光電変換素子54は、リセットパ
ルス61が印加されるまで、読み出しパルス60がそのゲー
トに印加されている間、繰り返して読み出すことができ
る。

【００２５】読み出しパルス60及びリセットパルス61が
印加されていない間は、光電変換素子は電荷を蓄積し続
ける。この段階では、光電変換素子はオフしており、信
号電流は流れない。

【００２６】パルス62は、光電変換素子54−11〜54−44
をリード線57−１〜57−４に接続するための水平選択ス
イッチ56−１ａ〜56−４ｂを駆動する水平選択パルスで
ある。

【００２７】図２を参照すると、読み出しパルス60は、
時刻ｔ₀からｔ₄まで第１リード線53−１及び第２リー
ド線53−２を選択するため、リード線53−１，53−２を
駆動する。時刻ｔ₁において、水平選択パルス62がリー
ド線55−１，55−２に印加され、それにより信号が、光
電変換素子54−11からリード線57−１へ、光電変換素子
54−21からリード線57−２へ、光電変換素子54−12から
リード線57−３へ、光電変換素子54−22からリード線57
−４へ、それぞれ出力される。スイッチングマトリック
ス回路58は、それぞれ、（左上の）光電変換素子54−11
からの信号は信号出力線59−１に接続され、（左下の）
光電変換素子54−21からの信号は信号出力線59−２に接
続され、（右上の）光電変換素子54−12からの信号は信
号出力線59−３に接続され、また（右下の）光電変換素
子54−22からの信号は信号出力線59−４に接続されるよ
うに、リード線57に供給された（光電変換素子54から
の）信号を信号出力線59に接続する。

【００２８】したがって時刻ｔ₁においては、リード線
57−１と信号出力線59−１，リード線57−２と信号出力
線59−２，リード線57−３と信号出力線59−３，及びリ
ード線57−４と信号出力線59−４は、光電変換素子54−
11から信号出力線59−１へ、光電変換素子54−21から信
号出力線59−２へ、光電変換素子54−12から信号出力線
59−３へ、及び光電変換素子54−22から信号出力線59−
４へ、それぞれ信号を転送するために接続されている。

【００２９】時刻ｔ₂においては、水平選択パルス62は
リード線55−２，55−３に印加され、光電変換素子54−
12，54−22，54−13，54−23からの信号が、出力線59−
１，59−２，59−３，59−４にそれぞれ出力される。

【００３０】時刻ｔ₃においては、水平選択パルス62は
リード線55−３，55−４に印加され、光電変換素子54−
13，54−23，54−14，54−24からの信号が、出力線59−
１，59−２，59−３，59−４にそれぞれ出力される。こ
れは第１の水平走査を完了させ、光電変換素子54−11〜
54−24は、２×２のローカルマスクを用いて走査された
ことになる。

【００３１】時刻ｔ₄においては、第１の水平走査の完
了後、リセットパルス61が第１ラインの光電変換素子54
−11，54−12，54−13，54−14をリセットするために、
リード線53−１に印加される。

【００３２】第２，第３及び第４の水平走査が同様に行
われ、４×４マトリックス構成の全ての光電変換素子が
２×２のローカルマスクで走査される。

【００３３】図１に示した回路は、スイッチングマトリ
ックス回路からの出力データを操作することによってエ
ッジ検出又は画像平滑化を行うのに、用いることができ
る。例えば、画像平滑化を行うためには、各光電変換素
子の出力が、平滑化画像を形成するために、周囲の光電
変換素子の出力で平均化される。エッジ検出機能を実現
するには、各光電変換素子出力が、他の光電変換素子の
いくつかあるいは全ての平均と比較され、差Ｄが各光電
変換素子に対して算出される。差Ｄが短い寸法（すなわ
ち、光電変換素子54−11から54−13までの距離）に対し
て極端に変化した場合は、エッジが検出される。

【００３４】図３（Ａ）は、従来のニューロンＭＯＳＦ
ＥＴの基本構成を示し、図３（Ｂ）は、図３（Ａ）に示
したニューロンＭＯＳＦＥＴの等価回路の端子電圧と容
量結合係数との間の関係を示している。ニューロンＭＯ
ＳＦＥＴは、フローティングゲートＧ_fに容量結合され
ている複数の入力ゲートＧ₁〜Ｇ_nを備えている。フロ
ーティングゲートＧ_fにおける電荷Ｑ_Fは、［数１］の
ように表される。

【００３５】

【数１】ここでＱ₀＝Ｃ₀（Φ_F−Ｖ₀），Ｑ_i＝Ｃ_i（Ｖ_i−
Φ_F），Ｖ₀はｐ−基板電位である。

【００３６】フローティングゲートの電位Φ_Fは、［数
２］のように決定される。

【００３７】

【数２】ここでＶ₀＝０，Ｑ_F＝０とし、更に［数３］の関係を
用いると、Φ_Fは［数４］のように表される。

【００３８】

【数３】

【００３９】

【数４】

【００４０】Φ_Fは、入力ゲートＧ₁〜Ｇ_nにおける全
ての入力信号の重み付き平均である。Φ_Fが閾値電圧Ｖ
_thより大なる場合は、ニューロンＭＯＳＦＥＴはオンと
なる。

【００４１】本発明の第１実施例によれば、可変閾値２
値化出力撮像装置が提供される。通常の画像（例えばカ
ラー画像）の２値化画像を得るために、該通常画像は、
対応するフォトダイオードによって吸収される光量によ
って、対象の存在（“１”），欠如（“０”）を決定す
るために閾値と比較される。

【００４２】図４（Ａ），（Ｂ）を参照して、関数ｆ
（ｘ）は、例えば、光源200 で露光されたフォトダイオ
ード100 によって吸収される電荷（Ｙ）を表しており、
対象物300 は光源200 とフォトダイオードアレイ100 と
の間に配置されている。通常、単一の固定状態の閾値
“ｔ”が用意される。フォトダイオード100 が“ｔ”以
上の値にチャージされている場合には、２値の“１”が
記録される。かかるシステムの欠点は、全ての画像が同
じ背景レベルをもっていないことである。したがって、
アナログデータからメモリに記録されるディジタル変換
データ（２ⁿビット）を発生させるヒストグラムから閾
値を決定することが、知られている。各フォトダイオー
ドのアナログ電荷がディジタル化され、メモリに記録さ
れる。複数のディジタル化可能な電荷の各々に対して、
かかる電荷を含んでいるフォトダイオード数を示すヒス
トグラムが生成される。かかるヒストグラムを用いるこ
とによって、閾値を決定するのに利用することが可能な
いくつかのアルゴリズムがある。しかしながら、かかる
技術は、閾値が全ての文書に対して固定されているため
に、図５（右側）に示すように、文書の異なる部分が異
なるシェーディングをもっている場合は、役立たない。
なお、図５において、下側がオリジナル画像で上側は処
理画像である。このような場合には、従来の技術は、こ
のようなタイプのシェーディングを補償するために、上
述のように、部分的な閾値を引き出している。両方の従
来技術の欠点は、画像がＡ／Ｄ変換された後に閾値が導
出されなければならないことである。

【００４３】本発明に係る可変閾値２値化出力撮像装置
によれば、従来技術の前記欠点は、出力信号の振幅に基
づいて繰り返して閾値を変化させるＢＩＡＳ発生回路を
用いてリアルタイムで閾値を決定する回路を用いること
によって、解消される。

【００４４】図６を参照して、複数のフォトダイオード
１（１−１，１−２，１−３，・・・・・）がアレイ状
に配置されている。各フォトダイオード１のアノード
は、リセットトランジスタとして機能する各ｐ−ＭＯＳ
ＦＥＴ２（２−１，・・・２−５）のソースに接続さ
れ、また各ニューロンＭＯＳＦＥＴ４（４−１，・・・
４−５）の第１の入力ゲートに接続されている。各ｐ−
ＭＯＳＦＥＴ２のドレインは、ライン８を介してリセッ
ト電圧Ｖ_RSに接続されている。各フォトダイオード１の
カソードは、正電源７に接続されている。各ニューロン
ＭＯＳＦＥＴ４のソースは、接地されている。各ニュー
ロンＭＯＳＦＥＴ４の第２入力ゲートは、ライン９を介
してＢＩＡＳ１に接続されている。各ニューロンＭＯＳ
ＦＥＴ４のドレインは、各負荷トランジスタ（ｐ−ＭＯ
ＳＦＥＴ５−１，・・・５−５）のドレイン、及び複数
のスイッチ（選択トランジスタ６−１，・・・６−５）
のドレインに接続されている。各選択トランジスタ６の
ソースは、出力線13（Ｖ_0ut）に接続されている。正電
圧Ｖ_DDは、各ｐ−ＭＯＳＦＥＴ５のソースにライン11を
介して供給されており、各ｐ−ＭＯＳＦＥＴ５のゲート
は、ライン10を介してＢＩＡＳ２に接続されている。Ｂ
ＩＡＳ２は、ｐ−ＭＯＳＦＥＴ５が能動負荷として動作
するように十分な電圧にセットされている。Ｖ_DD，ｐ−
ＭＯＳＦＥＴ５及びニューロンＭＯＳＦＥＴ４はインバ
ータを構成している。各選択トランジスタ６のゲート
は、シフトレジスタ12に接続され、またインバータ３
（３−１，・・・３−５）を介して各リセットトランジ
スタ２のゲートに接続されている。

【００４５】シフトレジスタ12は６つの出力（ＲＤ₁，
ＲＤ₂ＲＳ₁，ＲＤ₃ＲＳ₂，ＲＤ₄ＲＳ₃，ＲＤ₅Ｒ
Ｓ₄，ＲＳ₅）をもち、正パルスが同時に各出力端に現
れないように、各出力端に正パルスを順次発生するよう
に動作する。ＲＤ₁が印加されると、次に述べるよう
に、フォトダイオード１−１に蓄積された電荷及び信号
ＢＩＡＳ１の関数であるニューロンＭＯＳＦＥＴ４−１
の出力が、出力線13に現れる。ＲＤ₂ＲＳ₁が印加され
ると、ニューロンＭＯＳＦＥＴ４−２の出力が出力線13
に供給される。更に、リセットパルス（この場合はＲＤ
₂ＲＳ₁）がｐ−ＭＯＳＦＥＴ２−１のゲートに印加さ
れ、フォトダイオード１−１がリセットされる。フォト
ダイオード１−１がリセットされると、蓄積電荷は放出
され、フォトダイオード電圧は初期値Ｖ_RSにセットされ
る。これに対して、フォトダイオードが“読み出し”の
場合は、蓄積電荷は変化しない。ＲＤ₃ＲＳ₂が印加さ
れると、ニューロンＭＯＳＦＥＴ４−３は読み出され、
フォトダイオード１−２はリセットされる。ＲＤ₄ＲＳ
₃が印加されると、ニューロンＭＯＳＦＥＴ４−４は読
み出され、フォトダイオード１−３はリセットされ、以
下同様に動作する。

【００４６】図７は露光とフォトダイオード電圧Ｖ_PDと
の関係、及び露光と出力Ｖ_0utとの関係を示す図である
が、この図からわかるように、ＢＩＡＳ１の値を変える
ことによって、ニューロンＭＯＳＦＥＴ４がスイッチオ
ン／オフする閾値が変化し、それにより可変閾値２値化
出力撮像装置が提供される。ＢＩＡＳ発生回路（図示せ
ず）は、出力信号Ｖ_0utをモニターし、バイアス電圧Ｂ
ＩＡＳ１を発生するために用いることができ、それによ
り露光の所望閾値がセットされる。ＢＩＡＳ１が増大す
ると、ニューロンＭＯＳＦＥＴの閾値は低下し、画像の
シェーディングが補償される。ＢＩＡＳ発生回路は、図
14に関して、後で更に十分に説明される。

【００４７】図８は、本発明に係る平滑化出力撮像装置
を示す。平滑化出力撮像装置は、平滑なあるいはノイズ
のない画像を提供するために用いられる。これは、例え
ば、ガウスフィルタを用いてデータをフィルタリングす
ることにより達成される。例えば、従来の平滑化出力撮
像装置は、図１に示した回路を用いて実現することがで
きる。光電変換素子の出力が、一旦スイッチングマトリ
ックス回路58を通して、オフチップハードウェア（図示
せず）に読み出されると、平滑化出力が生成されるよう
に操作されることができる。

【００４８】平滑化出力値を得るために、４つの光電変
換素子の仮想中心素子の平滑化値として、光電変換素子
54−11，54−12，54−21，54−22からの出力値の重み付
き平均を取る。重み付き平均を得るために用いられる、
選択される重み及び光電変換素子の数は、フィルタの特
性によって決定される。この従来の方法の一つの欠点
は、重み付き平均を算出するための乗算器及び加算器を
含むオフチップのハードウェアを必要とすることであ
る。この形式の処理は、常に、かかる方法を極めて高価
なものにする。

【００４９】本発明に係る平滑化出力撮像装置によれ
ば、平滑化出力は撮像装置から直接得られ、それにより
従来必要としていたオフチップのハードウェアを不要と
する。本発明によれば、ニューロンＭＯＳＦＥＴが、フ
ォトダイオードの読み出しと同時に平滑化出力を出力す
るのに用いられる。図８に示すように、フォトダイオー
ド20_nに対するニューロンＭＯＳＦＥＴ21_nは、フォト
ダイオード21_n-2，21_n-1，21_n，21_n+1，21_n+2に接
続される入力ゲートを備えている。後で更に十分に説明
するように、ニューロンＭＯＳＦＥＴ21_nの出力端は、
フォトダイオード20_n-2〜20_n+2の各出力の重み付き平
均を形成する、フォトダイオード21_nに対応する平滑化
出力を出力する。

【００５０】複数のフォトダイオード20_nがアレイ状に
配列されている。フォトダイオード20_nは、図６につい
て説明したように、リセットパルスが印加されると、リ
セットトランジスタ（図示せず）によってリセットされ
る。同数のフォトダイオード20_n及びニューロンＭＯＳ
ＦＥＴ21_nを備えている。各ニューロンＭＯＳＦＥＴ21
_nは５つの入力ゲートを備えている。ニューロンＭＯＳ
ＦＥＴ21_nにおいて、図８に示すように、入力ゲートの
１つはフォトダイオード20_nに接続されており、他の４
つの入力ゲートはフォトダイオード20_n-2，20_n-1，20
_n+1，20_n+2に、それぞれ接続されている。各入力ゲー
トの面積は、平滑化のための所望のフィルタ特性をもつ
よう選択される。例えば、ガウスフィルタを得るために
は、入力ゲートの面積比は図９（Ａ）に示すように決定
される。また角形フィルタを得るためには、入力ゲート
の面積比は図９（Ｂ）に示すように決定される。図８
は、ガウスフィルタ特性をもつニューロンＭＯＳＦＥＴ
を示している。

【００５１】ニューロンＭＯＳＦＥＴ21_nのドレインは
正電圧Ｖ_DD22へ接続されており、ニューロンＭＯＳＦＥ
Ｔ21_nのソースは選択スイッチ23_nのドレインに接続さ
れている。選択スイッチ23_nのソースは、ビデオライン
を介して負荷抵抗Ｒ_L24及び出力端Ｖ_OUTに接続されて
いる。負荷抵抗Ｒ_L24の他端は接地されている。選択ス
イッチ23_nの各ゲートはシフトレジスタ25に接続されて
いる。各ニューロンＭＯＳＦＥＴ21_nは、選択スイッチ
23_nを介して負荷抵抗Ｒ_L24と共にソースホロワを形成
している。選択スイッチ23_nがシフトレジスタ25からの
パルスを印加することによってターンオンすると、出力
電圧〈Ｖ_out〉は、〔数５〕で表される。

【００５２】

【数５】ここで、Ａ_v ^*，Ｖ_TH ^*，Φ（ｎ）は、それぞれ電圧ゲ
イン、ソースホロワの閾値電圧及びニューロンＭＯＳＦ
ＥＴ21_nのフローティングゲート電位である。ニューロ
ンＭＯＳＦＥＴのフローティングゲートの電位Φ（ｎ）
は、〔数６〕で表される。

【００５３】

【数６】ここで、ｈ（ｋ）は図９に示した入力ゲート面積に比例
するフィルタの応答関数であり、Ｖ_PD（ｎ）は位置ｎに
おけるフォトダイオードの電圧である。

【００５４】図８において、シフトレジスタ25は各選択
スイッチ23_nを連続的に駆動し、各フォトダイオード20
_nに対応する。前記〔数５〕及び〔数６〕で規定された
平滑化出力が出力端Ｖ_OUTに現れる。

【００５５】図10は、本発明による入力画像のエッジ検
出機能を実現する回路の一部を示す図である。図10は、
単一のフォトダイオード、単一のニューロンＭＯＳＦＥ
Ｔ等のみを示しているが、全体の回路はｎ個のフォトダ
イオードアレイ、ｎ個のニューロンＭＯＳＦＥＴ等を含
むことを理解すべきである。図10に示した回路によれ
ば、フォトダイオード26_nに対する平滑化出力
〈Ｖ_out〉は、実質的に図８に示したものと同様な方法
で、ニューロンＭＯＳＦＥＴ28_nによって与えられる。
更に、ｎ−ＭＯＳＦＥＴ34_nは、従来の固定閾値画素出
力Ｖ_outを出力する。Ｖ_out−〈Ｖ_out〉が短い寸法
（すなわち、２つは３つのフォトダイオード）で急激に
変化する位置で、エッジが検出される。

【００５６】回路は次に述べるように構成されている。
フォトダイオード26_nのアノードは、ｐ−ＭＯＳＦＥＴ
27_nのソース、ＭＯＳＦＥＴ34_nのゲート及びニューロ
ンＭＯＳＦＥＴ28_nの６つの入力ゲートの１つに接続さ
れている。

【００５７】ｐ−ＭＯＳＦＥＴ27_nのドレインはＶ_RSに
接続されており、ｐ−ＭＯＳＦＥＴ27_nのゲートはリセ
ットパルスライン39に接続されている。パルスがライン
39に印加されると、フォトダイオード26_nはリセットさ
れる。

【００５８】フォトダイオード26_nのカソードは正電源
Ｖ_kに接続されている。ニューロンＭＯＳＦＥＴ28_nの
ドレインは、ライン29を介して正電圧Ｖ_DDとＭＯＳＦＥ
Ｔ34_nのドレインに接続されている。ＭＯＳＦＥＴ34_n
のソースは選択スイッチ30_nのドレインに接続されてい
る。選択スイッチ30_nのソースはライン32を介して負荷
抵抗Ｒ_L31に接続されている。負荷抵抗Ｒ_L31の他端は
接地されている。ニューロンＭＯＳＦＥＴ28_nのソース
は選択スイッチ35_nのドレインに接続されている。選択
スイッチ35_nのソースはライン37を介して負荷抵抗Ｒ_L
36に接続されている。負荷抵抗Ｒ_L36の他端は接地され
ている。選択スイッチ30_n，35_nの各ゲートはシフトレ
ジスタ38に接続されている。

【００５９】ニューロンＭＯＳＦＥＴ28_nの残り入力ゲ
ートのうち４つは、図８に示したと同様な方法で、周辺
のフォトダイオード（図示せず）に接続される。ニュー
ロンＭＯＳＦＥＴ28_nの残り入力ゲートはライン33を介
してＶ_BIASに接続される。

【００６０】ニューロンＭＯＳＦＥＴ28_n及び負荷抵抗
36は、選択スイッチ35_nを通してソースホロワを構成し
ており、更に、ＭＯＳＦＥＴ34_n及び負荷抵抗31は、選
択スイッチ30_nを通してソースホロワを構成している。
正電圧Ｖ_DDはドレイン電圧として機能し、Ｖ_BIASは図６
について述べた閾値制御バイアスとして機能する。

【００６１】平滑化出力〈Ｖ_out〉及び画素出力Ｖ_out
は、それぞれ〔数７〕，〔数８〕で表される。

【００６２】

【数７】

【００６３】

【数８】ここで、Ａ_vは、ＭＯＳＦＥＴ34_nと選択スイッチ30_n
を介した負荷抵抗Ｒ_L31とで形成されるソースホロワの
電圧ゲインであり、Ｖ_THは、前記ソースホロワの閾値電
圧である。

【００６４】図11は、図10に示した回路がエッジを検出
する態様を説明する図である。図11に示すように、Ｖ
_out−〈Ｖ_out〉が画像のエッジで急激に変化する。し
たがって、Ｖ_out−〈Ｖ_out〉をモニターし、Ｖ_out−
〈Ｖ_out〉が短い寸法において急激に変化したとき、エ
ッジを宣言することによって、画像のエッジ検出が行わ
れる。Ａ_v ^*とＡ_vの差又はＶ_THとＶ_TH ^*との差は、Ｖ
_out及び〈Ｖ_out〉に対するソースホロワ特性を不平衡
にし、それによりエッジ検出の正確さを悪化させるの
で、Ａ_v ^*＝Ａ_v，Ｖ_TH ^*＝Ｖ_THにセットするのが好ま
しい。

【００６５】図12は、平滑化出力を生成する可変閾値２
値化出力撮像装置を示す。この平滑化出力は、図13に示
すような画像背景のシェーディング又は汚れをモニター
するために用いられる。撮像装置の構成は、図10におけ
るＭＯＳＦＥＴ34_nが２つの入力ゲートをもつニューロ
ンＭＯＳＦＥＴ40_nに置き換えられている点を除いて、
図10に示されている撮像装置と同じである。ニューロン
ＭＯＳＦＥＴ40_nのソースは接地され、負荷抵抗31の一
端はＶ_DDに接続される。入力ゲートの１つはＶ _BIAS2に
接続され、他の入力ゲートはフォトダイオード26_nアノ
ード及びｐ−ＭＯＳＦＥＴ27_nのソースに接続されてい
る。ニューロンＭＯＳＦＥＴ40_nのソースは接地され、
ドレインは選択スイッチ30_nのソースに接続されてい
る。選択スイッチ30_nのドレインは負荷抵抗Ｒ_L31に接
続されている。負荷抵抗31の他端はインバータを形成す
るようにＶ_DDに接続される。Ｖ_BIASは新たな符号Ｖ
_BIAS1に付け直されている。リセットパルスΦ_RSはリセ
ットトランジスタ27_nのゲートに印加するパルスであ
る。図６について先に説明したように、Ｖ_BIAS2を変化
させることによって、特定のフォトダイオード26におけ
る電荷がニューロンＭＯＳＦＥＴ40_nをターンオンさせ
る閾値を、画像の部分的なシェーディングに応じて調整
することができる。

【００６６】図14は、図12に示した撮像装置に結合され
るシステムを示し、図15は、図14に示したシステムにお
けるパルス信号Φ_RS，Φ_ST，〈Ｖ_out〉，Ｖ_BIAS2，Ｖ
_outの反転信号／Ｖ_out，及びＶ_out′の反転信号／Ｖ
_out′のタイミングチャートである。このシステムは、
撮像装置41，バイアス発生回路42、及びクロック発生回
路44を備えている。バイアス発生回路42は撮像装置41へ
Ｖ_BIAS2を出力し、撮像装置41から入力として
〈Ｖ_out〉を受ける。画素データは出力端Ｖ_OUTで出力
される。

【００６７】このシステムの動作は次の通りである。リ
セットパルスΦ_RSがフォトダイオード26をリセットする
ためにクロック発生回路44からリセットトランジスタ27
に印加される。フォトダイオード26に電荷を蓄積するた
めの十分な時間［積分期間（１）］が経過した後、選択
スイッチ30，35のそれぞれに選択パルスを順次供給する
ため、Φ_STがクロック発生回路44からシフトレジスタ38
に印加される。その結果、図15に示すような平滑化出力
“Ａ”が出力〈Ｖ_out〉に現れる。文書上の文字が一様
に分布しているものとすると、文書上にシェーディング
又は汚れがないときは、平滑化出力は一定値を示すであ
ろう。バイアス発生回路42は、出力“Ａ”における出力
信号〈Ｖ_out〉のどんな低減でも検出する。そして、積
分期間（２）後、Φ_STがクロック発生回路44からシフト
レジスタ38に再び印加され、図15において“Ｂ”で示す
ように、出力〈Ｖ_out〉のエンベロープのミラー画像で
あるＶ_BIAS2信号が発生する。かくして、ニューロンＭ
ＯＳＦＥＴ40の入力ゲートに加えられるＶ_BIAS2の値は
増大し、露光に対する閾値が、画像の汚れ又はシェーデ
ィングによるフォトダイオード電位の低下を補正するた
めに低減される。図15において、／Ｖ_out（Ｄ）は補正
された出力であり、／Ｖ_out′（Ｃ）は補正されていな
い出力である（Ｖ_BIAS2が出力されていない。）

【００６８】図14の回路によれば、バイアス発生回路42
はフィードパックループで動作する。バイアス発生回路
42は“Ｂ”領域でＶ_BIAS2を発生するために、“Ａ”領
域で〈Ｖ_out〉を読み取る。したがって、本発明によれ
ば、図６，８，10及び12に示した撮像装置は、通常の
（信号がアクセスされる時は必ずリセットされる）ＣＣ
Ｄ撮像装置というよりも、（蓄積電荷を保持しながら繰
り返しアクセスすることができる）非破壊読み出し可能
な撮像装置である。非破壊読み出し可能な撮像装置を用
いることにより、フォトダイオードは図15における最初
のΦ_STの後に電荷を再蓄積する必要がないので、全体の
積分期間（２）は低減される。

【００６９】図16は、画像のエッジ検出機能をもつエリ
アイメージセンサ（２次元撮像装置）を示している。こ
の撮像装置は、Ｍ本の選択線をもつ垂直走査回路45，Ｎ
本の選択線をもつ水平走査回路46，非破壊読み出し可能
な光電変換素子61_i,jからなる画素アレイ61，スイッチ
アレイ−Ａ48，ニューロンＭＯＳＦＥＴアレイ28及びス
イッチアレイ−Ｂ49を備えている。

【００７０】画素アレイ61はＭ×Ｎ画素からなる。各光
電変換素子61_i,jは、垂直選択パルスΦ_Vi（ｉ＝１〜
Ｍ）を伝達する垂直選択線60と、垂直信号線62_j，6
3_j，64_j（ｊ＝１〜Ｎ）に接続されている。各ニューロ
ンＭＯＳＦＥＴにおける３×３ローカルマスク動作を実
行するために、行方向の光電変換素子61_i,jは、図１及
び図２の先行技術に示したと同様な方法で、垂直走査回
路45によって３回アクセスされる。したがって、光電変
換素子は非破壊読み出し可能な特性をもつものでなけれ
ばならない。各光電変換素子は、その負荷キャパシタで
露光に対応した電圧信号を生成する。各垂直信号線6
2_j，63_j，64_jは、図16に示すように、交互の光電変
換素子の出力ノードに接続されている。

【００７１】垂直信号線62_j，63_j，64_jはスイッチア
レイ−Ａ48に接続され、それらはスイッチアレイ−Ａ48
において、信号線65_j，66_j，67_jに選択的に接続さ
れ、更に信号線65_j，66_j，67_jはニューロンＭＯＳＦ
ＥＴアレイ28に並列的に接続されている。

【００７２】ニューロンＭＯＳＦＥＴアレイ28は、後で
述べるように、画像の平滑化を行う３×３ローカルマス
ク動作を実行する。ニューロンＭＯＳＦＥＴアレイ28
は、画素出力68_j及び平滑化出力69_jを、スイッチアレ
イ−Ｂ49に並列的に出力する。

【００７３】スイッチアレイ−Ｂ49は、水平走査回路46
からライン70_jを介しての水平選択パルスΦ_sjの印加に
応じて、出力ライン71に画素出力Ｖ_out及び出力ライン
72に平滑化出力〈Ｖ_out〉を出力する。スイッチアレイ
−Ｂ49は、マルチプレクサ（例えば、並列−直列コンバ
ータ）として動作する。これらの２つの出力信号は、図
11に示されている方法で、画像のエッジ検出を得るため
に用いられる。

【００７４】水平走査回路46はスタートパルスΦ_HSTの
印加により駆動される。Φ_HSTの印加により、パルスが
シフトレジスタの各出力ライン70_jに順次現れる。

【００７５】ニューロンＭＯＳＦＥＴアレイ28及びスイ
ッチアレイ−Ｂ49の回路構成は図17に示される。ニュー
ロンＭＯＳＦＥＴ28_jは９個の入力ゲートを備えてい
る。図18は、３×３ローカルマスクを実行するに当たっ
て図17のニューロンＭＯＳＦＥＴの入力ゲートに適用さ
れる重みを示している。図17において、ニューロンＭＯ
ＳＦＥＴ28_jの９個の入力ゲートは、信号線65_j-1，65
_j，65_j+1，66_j-1，66_j，66_j+1，67_j-1，67_j，67
_j+1に接続される。図18に示されているフィルタ動作を
達成するために、信号線66_jに接続される入力ゲートの
面積は、他の８つの入力ゲートより８倍大きく形成され
ている。３×３画素データは、図８に示されている方法
と同様にして平均化される。ｎ−ＭＯＳＦＥＴ34_jは、
図10におけるｎ−ＭＯＳＦＥＴ34_nに対応する。この実
施例において、ニューロンＭＯＳＦＥＴ28_jのフローテ
ィングゲートは、各水平ブランキング期間Ｈ_BL（図20）
の間、リセットパルスΦ_RFGにより駆動されるＭＯＳＦ
ＥＴ73_jを介して、電圧Ｖ_RFGにリセットされる。

【００７６】スイッチアレイ−Ａに対する回路は図19に
示されている。この図は、光電変換素子61_i（ｉ＝１〜
Ｍ）の出力ノードが垂直信号線63_j（ｊ＝１〜Ｎ）に接
続され、制御パルスΦ₀が現れる場合を示している。ス
イッチアレイ−Ａを通して、垂直信号線62_j，63_j，64
_j上の信号は、信号線65_j，66_j，67_jに、それぞれ供
給される。したがって、光電変換素子61_i,jからの信号
は、ニューロンＭＯＳＦＥＴ28_jの最も大きい入力ゲー
トに供給され、近傍の光電変換素子からの信号は他の入
力ゲートに供給される。制御パルスΦ_-が現れると、光
電変換素子61_i-1,jからの信号は信号線66_jに供給さ
れ、したがって、ニューロンＭＯＳＦＥＴ28_jの最大入
力ゲートに供給される。制御パルスΦ₊が現れると、光
電変換素子61_i+1,jからの信号が最大入力ゲートに供給
される。

【００７７】パルスタイミング図が図20に示される。制
御パルスΦ_-，Φ₀，Φ₊がニューロンＭＯＳＦＥＴの
入力ゲートへの信号経路を制御する。ニューロンＭＯＳ
ＦＥＴ28_jの入力ゲート及びｎ−ＭＯＳＦＥＴ34_jのゲ
ートへ転送される電圧信号は保持され、それから水平選
択パルスΦ_sjの印加によって順次読み出される。時系列
画素データ及び平滑化データは出力ラインＶ_out71及び
〈Ｖ_out〉72に、それぞれ現れる。Ｖ_outから
〈Ｖ_out〉を差し引くことによって、エッジ検出が入力
画像に対して得られる。

【００７８】以上の全ての実施例では、ｎチャネルニュ
ーロンＭＯＳＦＥＴ及びフローティングアノードを有す
るフォトダイオード（すなわち、フローティングノード
電位は入射光により上昇する）を用いたものを示した
が、本発明はこれに限定されるものではなく、例えば、
ｐチャネルニューロンＭＯＳＦＥＴ及びフローティング
カソード特性をもつフォトダイオードを用いることがで
きる。また、受光素子としてフォトダイオードを用い
て、本発明を説明したが、他の受光素子、例えば静電誘
導トランジスタ（ＳＩＴ）や電荷変調素子（ＣＭＤ）も
用いることもできる。また、図16を参照して説明したフ
ローティングゲートリセット動作は、他の各実施例にお
いても用いることができる。

【００７９】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、メモリやオフチップの信号処理回路を
必要としない、種々の画像処理機能をもつ撮像装置を容
易に実現することができる。

【図面の簡単な説明】

【図１】従来の画像入力装置を示す回路構成図である。

【図２】図１に示した従来の画像入力装置における垂直
選択信号Φ_G1〜Φ_G4及び水平選択信号Φ_s1〜Φ_s4のタイ
ミングチャートである。

【図３】従来のニューロンＭＯＳＦＥＴの基本構成を示
す図である。

【図４】文書の画像がフォトダイオードに記録される態
様を示す図、閾値ｔと対比してフォトダイオードアレイ
ｆ（ｘ）の電荷を示す図、及びフォトダイオードアレイ
ｆ（ｘ）の２値化出力を示す図である。

【図５】均一な背景をもつオリジナル画像と汚れ又は濃
淡むら（シェーディング）をもつオリジナル画像、並び
に従来の方法で再生されたそれらの画像を示す図であ
る。

【図６】本発明の第１実施例に係る可変閾値２値化出力
撮像装置を示す図である。

【図７】露光とフォトダイオード電圧Ｖ_PDとの関係、及
び露光と出力Ｖ_outとの関係を示す図である。

【図８】本発明の第２実施例に係る平滑化出力撮像装置
を示す図である。

【図９】ガウスフィルタ及び角形フィルタに対する入力
ゲート面積比を示す図である。

【図10】本発明の第３実施例に係るエッジ検出機能をも
つ撮像装置の一部を示す図である。

【図11】図10に示した装置によりエッジが確認される態
様を示す図である。

【図12】本発明の第４実施例に係る可変閾値２値化出力
撮像装置を示す図である。

【図13】画像の背景におけるシェーディングを示す図で
ある。

【図14】撮像装置41を有するシステムを示す図である。

【図15】パルス信号Φ_RS，Φ_ST，〈Ｖ_out〉，
Ｖ_BIAS2，／Ｖ_out，及び／Ｖ_out′のタイミングチャ
ートである。

【図16】本発明の第５実施例に係る光電変換素子マトリ
ックスを備え且つエッジ検出機能を有する撮像装置を示
す図である。

【図17】図16に示した撮像装置におけるニューロンＭＯ
ＳＦＥＴアレイ及びスイッチアレイ−Ｂを示す図であ
る。

【図18】図17に示したニューロンＭＯＳＦＥＴアレイに
おけるニューロンＭＯＳＦＥＴの各入力ゲートに適用さ
れる重みを示す図である。

【図19】図16に示した撮像装置におけるスイッチアレイ
−Ａを示す図である。

【図20】図16，17及び19に示した撮像装置における各信
号のタイミングチャートである。

【符号の説明】

１−１，１−２，・・・フォトダイオード２−１，２−２，・・・ｐ−ＭＯＳＦＥＴ３−１，３−２，・・・インバータ４−１，４−２，・・・ニューロンＭＯＳＦＥＴ５−１，５−２，・・・ｐ−ＭＯＳＦＥＴ６−１，６−２，・・・選択トランジスタ 12 シフトレジスタ 13 出力線 20_n フォトダイオード 21_n ニューロンＭＯＳＦＥＴ 23_n 選択スイッチ 24 負荷抵抗 25 シフトレジスタ 26_n フォトダイオード 27_n ｐ−ＭＯＳＦＥＴ 28_n ニューロンＭＯＳＦＥＴ 30_n 選択スイッチ 31 負荷抵抗 34_n ｎ−ＭＯＳＦＥＴ 35_n 選択スイッチ 36 負荷抵抗 38 シフトレジスタ 40_n ニューロンＭＯＳＦＥＴ 41 撮像装置 42 バイアス発生回路 44 クロック発生回路 45 垂直走査回路 46 水平走査回路 48 スイッチアレイ−Ａ 49 スイッチアレイ−Ｂ 60 垂直選択線 61 画素アレイ 62_j，63_j，64_j 垂直信号線 65_j，66_j，67_j 信号線 68_j 画素出力 69_j 平滑化出力

Claims

【特許請求の範囲】

【請求項１】（ａ）少なくとも第１の入力ゲートと第
２の入力ゲートと出力端を有する、少なくとも１つのニ
ューロンＭＯＳＦＥＴと、（ｂ）前記少なくとも１つのニューロンＭＯＳＦＥＴの
それぞれの第１の入力ゲートにそれぞれ接続された、少
なくとも１つの光電変換素子と、（ｃ）前記少なくとも１つのニューロンＭＯＳＦＥＴの
それぞれの第１の入力ゲートに対する閾値を変えるため
に、前記少なくとも１つのニューロンＭＯＳＦＥＴのそ
れぞれの第２の入力ゲートに接続されるバイアス信号
と、を備えた可変閾値２値化出力撮像装置。
【請求項２】請求項１記載の撮像装置において、更
に、撮像装置の出力端に前記少なくとも１つのニューロ
ンＭＯＳＦＥＴのそれぞれの出力端を選択的に接続する
ためのシフトレジスタを備えていることを特徴とする可
変閾値２値化出力撮像装置。
【請求項３】前記光電変換素子は、マトリックス状に
配列されていることを特徴とする請求項２記載の可変閾
値２値化出力撮像装置。
【請求項４】（ａ）少なくとも第１の入力ゲートと２
つ以上の第２の入力ゲートと出力端を有する、複数のニ
ューロンＭＯＳＦＥＴと（ｂ）複数のニューロンＭＯＳＦＥＴのそれぞれに対応
する複数の光電変換素子と、（ｃ）各ニューロンＭＯＳＦＥＴは、それに対応する光
電変換素子に接続される第１の入力ゲートと、前記複数
の光電変換素子のうち異なる光電変換素子に接続される
第２の入力ゲートを有しており、（ｄ）平滑化出力端と、（ｅ）前記複数のニューロンＭＯＳＦＥＴのそれぞれを
撮像装置の平滑化出力端に選択的に接続するための、前
記複数のニューロンＭＯＳＦＥＴのそれぞれの出力端に
接続された第１のスイッチと、を備えた平滑化出力撮像装置。
【請求項５】請求項４記載の撮像装置において、更
に、前記複数のニューロンＭＯＳＦＥＴのそれぞれの出
力端を撮像装置の平滑化出力端に順次接続するための第
１のスイッチを制御するトランジスタを備えていること
を特徴とする平滑化出力撮像装置。
【請求項６】前記光電変換素子は、マトリックス状に
配列されていることを特徴とする請求項４記載の平滑化
出力撮像装置。
【請求項７】請求項４記載の撮像装置おいて、更に、（ａ）前記複数の光電変換素子のそれぞれに接続される
入力ゲートと出力端を有する複数のＭＯＳＦＥＴと、（ｂ）画素出力端と、（ｃ）前記複数のニューロンＭＯＳＦＥＴのそれぞれを
撮像装置の前記画素出力端に選択的に接続するための、
前記複数のニューロンＭＯＳＦＥＴのそれぞれの出力端
に接続された第２のスイッチと、を備えていることを特徴とする平滑化出力撮像装置。
【請求項８】撮像装置の平滑化出力端に接続された第
１の入力端と、撮像装置の画素出力端に接続された第２
の入力端とを有し、平滑化出力と画素出力間の差に比例
した信号を発生する比較器を備えていることを特徴とす
る請求項７記載の平滑化出力撮像装置。
【請求項９】前記複数の光電変換素子の第１の素子の
信号から前記複数の光電変換素子の第２の素子の信号を
差し引いた値を、第１と第２の光電変換素子間の距離で
割った値が、所定の値を超えたとき、画像のエッジを示
す処理装置を備えていることを特徴とする請求項８記載
の平滑化出力撮像装置。
【請求項10】前記光電変換素子は、マトリックス状に
配列されていることを特徴とする請求項７記載の平滑化
出力撮像装置。
【請求項11】前記シフトレジスタは、前記複数のＭＯ
ＳＦＥＴのそれぞれの出力を撮像装置の画素出力端に順
次接続するための前記第２のスイッチを制御するように
構成されていることを特徴とする請求項７記載の平滑化
出力撮像装置。
【請求項12】（ａ）少なくとも第１の入力ゲートと第
２の入力ゲートと出力端とを有する少なくとも１つのニ
ューロンＭＯＳＦＥＴと、前記少なくとも１つのニュー
ロンＭＯＳＦＥＴのそれぞれの第１の入力ゲートに接続
された少なくとも１つの光電変換素子と、前記少なくと
も１つのニューロンＭＯＳＦＥＴのそれぞれの出力端を
撮像装置の出力端に選択的に接続するためのシフトレジ
スタとを備えた撮像装置と、（ｂ）撮像装置の出力端に接続された入力端と、前記少
なくとも１つのニューロンＭＯＳＦＥＴの第２の入力ゲ
ートに接続されたバイアス出力端とを有するバイアス発
生回路であって、撮像装置の出力をモニターし、撮像装
置の出力の低減に応じてバイアス出力を増大し、それに
より前記少なくとも１つのニューロンＭＯＳＦＥＴのそ
れぞれの第１の入力ゲートに対する閾値を低下させるも
のと、を備えている画像処理システム。
【請求項13】前記少なくとも１つの光電変換素子は、
少なくとも１つのフォトダイオードを含んでいることを
特徴とする請求項12記載の画像処理システム。
【請求項14】前記少なくとも１つの光電変換素子は、
マトリックス状に配列されていることを特徴とする請求
項12記載の画像処理システム。
【請求項15】（ａ）少なくとも第１の入力ゲートと２
つ以上の第２の入力ゲートとバイアス入力ゲートと出力
端を有する、複数のニューロンＭＯＳＦＥＴと、前記複
数のニューロンＭＯＳＦＥＴのそれぞれに対応する複数
の光電変換素子と、平滑化出力端と、前記複数のニュー
ロンＭＯＳＦＥＴのそれぞれを撮像装置の平滑化出力端
に選択的に接続するための前記複数のニューロンＭＯＳ
ＦＥＴのそれぞれの出力端に接続された第１のスイッチ
とを備え、各ニューロンＭＯＳＦＥＴは、対応する光電
変換素子に接続される第１の入力ゲートと、前記複数の
光電変換素子のうち異なる光電変換素子に接続される第
２の入力ゲートを有している撮像装置と、（ｂ）撮像装置の平滑化出力端に接続された入力端と、
前記複数のニューロンＭＯＳＦＥＴのバイアス入力ゲー
トに接続されたバイアス出力端とを有するバイアス発生
回路であって、撮像装置の平滑化出力をモニターし、撮
像装置の平滑化出力の低減に応じてバイアス出力を増大
し、それにより前記複数のニューロンＭＯＳＦＥＴのそ
れぞれの閾値を低下させ、前記複数の光電変換素子へ投
射される画像の不均一な照度を補償するものと、を備えていることを特徴とする画像処理システム。
【請求項16】請求項15記載のシステムにおいて、更
に、（ａ）前記複数の光電変換素子のそれぞれに接続される
入力ゲートと出力端とを有する複数のＭＯＳＦＥＴと、（ｂ）画素出力端と、（ｃ）前記複数のＭＯＳＦＥＴのそれぞれを撮像装置の
前記画素出力端に選択的に接続するための、前記複数の
ＭＯＳＦＥＴのそれぞれの出力端に接続された第２のス
イッチと、を備えていることを特徴とする画像処理システム。
【請求項17】撮像装置の平滑化出力端に接続された第
１の入力端と、撮像装置の画素出力端に接続された第２
の入力端とを有し、平滑化出力と画素出力の間の差に比
例した信号を発生する比較器を備えていることを特徴と
する請求項16記載の画像処理システム。
【請求項18】前記複数の光電変換素子の第１の素子の
信号から前記複数の光電変換素子の第２の素子の信号を
差し引いた値を、第１と第２の光電変換素子間の距離で
割った値が、所定の値を超えたとき、画像のエッジを示
す処理装置を備えていることを特徴とする請求項17記載
の画像処理システム。
【請求項19】前記複数の光電変換素子は、複数のフォ
トダイオードを含むことを特徴とする請求項15記載の画
像処理システム。
【請求項20】前記複数の光電変換素子は、マトリック
ス状に配列されていることを特徴とする請求項15記載の
画像処理システム。
【請求項21】１つ以上のニューロンＭＯＳＦＥＴを備
え、各ニューロンＭＯＳＦＥＴは少なくとも２つの光電
変換素子に接続された入力ゲートを有し、重み付け加算
動作を行うように構成した撮像装置。