JPH0787449B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0787449B2 JPH0787449B2 JP62090409A JP9040987A JPH0787449B2 JP H0787449 B2 JPH0787449 B2 JP H0787449B2 JP 62090409 A JP62090409 A JP 62090409A JP 9040987 A JP9040987 A JP 9040987A JP H0787449 B2 JPH0787449 B2 JP H0787449B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- frame
- distance
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔概 要〕 LAN（Local Area Network）、ISDN（Integr ated Servi
ces Digital Network）等の、主局と複数の従局がバス
形態で結ばれている通信システムにおいて、受信したフ
レーム位相に適当な遅延を与え、それによりカウンタ回
路をリセットすることで位相同期を取るようにし、これ
によりバス形態の距離制限を拡張した。
ces Digital Network）等の、主局と複数の従局がバス
形態で結ばれている通信システムにおいて、受信したフ
レーム位相に適当な遅延を与え、それによりカウンタ回
路をリセットすることで位相同期を取るようにし、これ
によりバス形態の距離制限を拡張した。
本発明は、LAN、ISDN等の主局と複数の従局がバス形態
で結ばれている通信システムにおける位相同期回路に関
する。
で結ばれている通信システムにおける位相同期回路に関
する。
例えば、ISDNにおけるユーザ・網インターフェースとし
て、CCITTにおいてＩシリーズ勧告群として勧告され、
Ｉインターフェースと呼ばれているものがある。このＩ
インターフェース中の基本アクセスにおけるレイヤ１
（Ｉ−430）の諸元を表Ｉに示し、伝送路上のフレーム
構成を第５図に示す。
て、CCITTにおいてＩシリーズ勧告群として勧告され、
Ｉインターフェースと呼ばれているものがある。このＩ
インターフェース中の基本アクセスにおけるレイヤ１
（Ｉ−430）の諸元を表Ｉに示し、伝送路上のフレーム
構成を第５図に示す。
Ｉインターフェースの特徴は線路を４線とし、主局とな
る網終端装置（NT:Network Termination）と複数の加入
者端末（TE:Terminal Equipment）との接続形態をバス
形態としている点である。また、諸元でも示されるよう
に伝送符号としては三値符号である100％AMIを用い、フ
レーム信号としてバイオレーションを用いている。
る網終端装置（NT:Network Termination）と複数の加入
者端末（TE:Terminal Equipment）との接続形態をバス
形態としている点である。また、諸元でも示されるよう
に伝送符号としては三値符号である100％AMIを用い、フ
レーム信号としてバイオレーションを用いている。
バス形態を用いているために、上り方向（TE→NT）では
第６図に示すように、それぞれ異なる距離にある各端末
TEよりデータが主局NTに向け送出されると、主局NTの入
力端でパルスに位相差（往復伝搬時間2Tpiに応じたも
の）が生じ、アイパターンの開口部が狭くなる。その位
相差2Tpiが１タイムスロット以上になるとアイパターン
の開口部が無くなり、主局NTでは各端末TEからのデータ
を読めなくなる。主局NT側で各端末TEからのデータを安
定して読み取るためにはNT−TE間の往復伝搬時間2Tpiが
１タイムスロットより小であることが必要である。従っ
て、バスの長さに制限を加える必要が生じ、Ｉインター
フェースでは、第７図に示すように３つの配線形態の各
々についてバス長を規定している。即ち（ａ）のシンプ
ル（Simple）バスでは主局から最遠の端末までの距離が
150m以内、端末−バス間は10m以内、（ｂ）のエクステ
ンデッド（Extended）バスでは主局から最遠の端末まで
の距離が500m以内、端末間の距離は50m以内、端末−バ
ス間は10m以内、（ｃ）の１対１（Point to Point）型
では主局−端末間距離が1km以内である。
第６図に示すように、それぞれ異なる距離にある各端末
TEよりデータが主局NTに向け送出されると、主局NTの入
力端でパルスに位相差（往復伝搬時間2Tpiに応じたも
の）が生じ、アイパターンの開口部が狭くなる。その位
相差2Tpiが１タイムスロット以上になるとアイパターン
の開口部が無くなり、主局NTでは各端末TEからのデータ
を読めなくなる。主局NT側で各端末TEからのデータを安
定して読み取るためにはNT−TE間の往復伝搬時間2Tpiが
１タイムスロットより小であることが必要である。従っ
て、バスの長さに制限を加える必要が生じ、Ｉインター
フェースでは、第７図に示すように３つの配線形態の各
々についてバス長を規定している。即ち（ａ）のシンプ
ル（Simple）バスでは主局から最遠の端末までの距離が
150m以内、端末−バス間は10m以内、（ｂ）のエクステ
ンデッド（Extended）バスでは主局から最遠の端末まで
の距離が500m以内、端末間の距離は50m以内、端末−バ
ス間は10m以内、（ｃ）の１対１（Point to Point）型
では主局−端末間距離が1km以内である。
主局NTにおける位相同期方式としては、シンプルバスの
場合は端末TE間距離が大きく（最大150m）、NT受信点に
おいて大きな信号位相差があって、DPLL（Digital Phas
e Locked Loop）方式では大きなクロックジッタを生じ
てデータを安定して読み取ることができない。そこで距
離制限（バス長＝max.150m:Round Trip Delay＝max.4μ
ｓ）を利用し、固定位相でサンプリングする方法がよ
い。NT−TE間距離の長い１対１型あるいはエクステンデ
ッド バスの場合１タイムスロット以上の遅れがあるの
で固定位相は採用できず、代ってTE間距離が短く（50m
以下）これによる位相差を無視しうることから、DPLL方
式が適当である。以上のことから、接続形態が異なる場
合はクロック方式が異なる主局NTを用意する必要があ
り、不便でありコスト高となるため、これらの接続形態
に１台のNTで対応できる位相同期回路技術が望まれてい
る。また、第７図のようなバス長制限があるとユーザと
しては使いにくいシステムとなるため、バス長制限をで
きるだけ拡張する技術が要求されている。
場合は端末TE間距離が大きく（最大150m）、NT受信点に
おいて大きな信号位相差があって、DPLL（Digital Phas
e Locked Loop）方式では大きなクロックジッタを生じ
てデータを安定して読み取ることができない。そこで距
離制限（バス長＝max.150m:Round Trip Delay＝max.4μ
ｓ）を利用し、固定位相でサンプリングする方法がよ
い。NT−TE間距離の長い１対１型あるいはエクステンデ
ッド バスの場合１タイムスロット以上の遅れがあるの
で固定位相は採用できず、代ってTE間距離が短く（50m
以下）これによる位相差を無視しうることから、DPLL方
式が適当である。以上のことから、接続形態が異なる場
合はクロック方式が異なる主局NTを用意する必要があ
り、不便でありコスト高となるため、これらの接続形態
に１台のNTで対応できる位相同期回路技術が望まれてい
る。また、第７図のようなバス長制限があるとユーザと
しては使いにくいシステムとなるため、バス長制限をで
きるだけ拡張する技術が要求されている。
第７図に示す各接続形態に対応できる主局の位相同期回
路技術として、固定／適応自動切り換え方式が提案され
ている。本方式の構成を第８図に示し、また第８図にお
ける最短端末距離識別回路10の構成およびその動作を説
明するタイムチャートを第９図に示す。本方式では、フ
レームビットとしてAMIバイオレーションを用いている
ことを利用し、主局NTから送出したフレーム位相SFに対
して主局NTで受信される最初のバイオレーション位相を
第９図の受信フレーム位相検出回路12で検出し、この出
力S2とSFとの位相差が第９図（ｂ）のようにモノマルチ
回路MMより出力されるあるスレッショルドS1を越えない
場合には、アンドゲートG1の出力が“H"、従ってSRフリ
ップフロップFF1のＱ出力S3が“H"、次いでＤ型のフリ
ップフロップFF2のＱ出力SS即ちこの最短端末距離識別
回路10の出力（切換信号）が“H"となる。また、（ｃ）
のようにS2がS1を越える場合はS3が“L"、最短端末距離
識別回路10の出力SSも“L"となる。この切換信号SSは第
８図のセレクタに選択信号として入力されている。セレ
クタはこの切換信号が“H"の時、送信制御回路14より出
力された固定位相クロックCLKfを選択し、出力する。そ
の結果、リタイミング回路18においてデータが固定位相
クロックにより読み出される。また、この切換信号が
“L"の時、DPLLより出力された適応位相クロックCLKaを
選択し、出力する。その結果、リタイミング回路におい
てデータが適応位相クロックにより読み出される。この
方式を用いることにより、第７図に示すような各配線形
態を１台のNTにより収容が可能となる。
路技術として、固定／適応自動切り換え方式が提案され
ている。本方式の構成を第８図に示し、また第８図にお
ける最短端末距離識別回路10の構成およびその動作を説
明するタイムチャートを第９図に示す。本方式では、フ
レームビットとしてAMIバイオレーションを用いている
ことを利用し、主局NTから送出したフレーム位相SFに対
して主局NTで受信される最初のバイオレーション位相を
第９図の受信フレーム位相検出回路12で検出し、この出
力S2とSFとの位相差が第９図（ｂ）のようにモノマルチ
回路MMより出力されるあるスレッショルドS1を越えない
場合には、アンドゲートG1の出力が“H"、従ってSRフリ
ップフロップFF1のＱ出力S3が“H"、次いでＤ型のフリ
ップフロップFF2のＱ出力SS即ちこの最短端末距離識別
回路10の出力（切換信号）が“H"となる。また、（ｃ）
のようにS2がS1を越える場合はS3が“L"、最短端末距離
識別回路10の出力SSも“L"となる。この切換信号SSは第
８図のセレクタに選択信号として入力されている。セレ
クタはこの切換信号が“H"の時、送信制御回路14より出
力された固定位相クロックCLKfを選択し、出力する。そ
の結果、リタイミング回路18においてデータが固定位相
クロックにより読み出される。また、この切換信号が
“L"の時、DPLLより出力された適応位相クロックCLKaを
選択し、出力する。その結果、リタイミング回路におい
てデータが適応位相クロックにより読み出される。この
方式を用いることにより、第７図に示すような各配線形
態を１台のNTにより収容が可能となる。
固定クロックおよび適応クロックの限界点を第10図に示
す。固定クロックの場合、受信データのジッタに影響さ
れないため、端末間距離Ddiffを大きく取ることがで
き、端末間距離Ddiff及び主局、端末間距離Dtotalとも
に150m程度まで可能となる。適応クロックでは受信デー
タよりタイミング抽出しているため、ジッタにより端末
間距離Ddiffを大きく取ることができず、これは50m程度
となっている。しかし、端末−主局間距離Dtotalとして
はレシーバ回路の限界（500m又は1km）まで距離を延ば
すことが可能である。従って、固定／適応切り換え方式
ではこれら両方が距離の限界点になる。
す。固定クロックの場合、受信データのジッタに影響さ
れないため、端末間距離Ddiffを大きく取ることがで
き、端末間距離Ddiff及び主局、端末間距離Dtotalとも
に150m程度まで可能となる。適応クロックでは受信デー
タよりタイミング抽出しているため、ジッタにより端末
間距離Ddiffを大きく取ることができず、これは50m程度
となっている。しかし、端末−主局間距離Dtotalとして
はレシーバ回路の限界（500m又は1km）まで距離を延ば
すことが可能である。従って、固定／適応切り換え方式
ではこれら両方が距離の限界点になる。
しかし、この通信システムの適用対象としてオフィス等
を考えてみると、例えば主局が1F（１階）にあり、複数
の従局が2F、あるいは3F、4F等に設置できると便利であ
る。これにはDdiffが150mで、Dtotalが100m、200m、300
m等が必要である。しかし、従来の位相同期回路では第1
0図に示されるように、Dtotalが200m、300m、ではDdiff
が50m程度しか延長できない。
を考えてみると、例えば主局が1F（１階）にあり、複数
の従局が2F、あるいは3F、4F等に設置できると便利であ
る。これにはDdiffが150mで、Dtotalが100m、200m、300
m等が必要である。しかし、従来の位相同期回路では第1
0図に示されるように、Dtotalが200m、300m、ではDdiff
が50m程度しか延長できない。
また、Dtotalが150m近傍であるとクロックは固定、適応
に頻繁に切換わり、このためエラーが発生するという問
題もある。
に頻繁に切換わり、このためエラーが発生するという問
題もある。
本発明はかゝる点を改善し、端末間距離Ddiffの大に
し、安定なデータ読取りができる位相同期回路を提供し
ようとするものである。
し、安定なデータ読取りができる位相同期回路を提供し
ようとするものである。
第１図は本発明の原理ブロック図であり、フレーム位相
検出回路20、ディレイ回路22、1/Nカウンタ24からな
る。
検出回路20、ディレイ回路22、1/Nカウンタ24からな
る。
本発明では、受信データRDよりフレーム位相RFをフレー
ム位相検出回路20により検出し、そのフレーム位相を適
当な量だけディレイ回路22により遅延し、出力クロック
CLKが受信データRDを読めるように1/Nカウンタ24を理想
的な位置でリセットしてやることで位相同期を取る。
ム位相検出回路20により検出し、そのフレーム位相を適
当な量だけディレイ回路22により遅延し、出力クロック
CLKが受信データRDを読めるように1/Nカウンタ24を理想
的な位置でリセットしてやることで位相同期を取る。
第２図は本発明の一実施例として、Ｉインターフェース
の主局NTに適用した場合の位相同期回路のブロック図で
ある。第３図に動作タイムチャートを示す。伝送符号は
三値のAMI符号であるため、レシーバから受信データと
して＋側RD＋と−側RD−に分け、フレーム位相検出回路
20に入力される。フレーム位相検出回路20ではフレーム
位相を検出し、パルスRFを出力する。本実施例では、第
３図RFに示されるように、フレームパルスの立ち下がり
でパルスを出力している（Ｉインターフェースの場合、
フレームとしてバイオレーションを用いているため、フ
レーム位相を立ち上がりで検出しようとすると、フレー
ムの前ビットＬがパルスの場合はフレーム位相が判らな
いため、フレーム位相を立ち下がりで検出している）。
このパルスRFはディレイ回路22に入力され、適当な遅延
を与えられる。遅延回路22の出力RSTにより、7.68MHzの
マスタクロックMCLKより伝送速度である192KHzのクロッ
クCLKを作る1/40カウンタ24をリセットし、受信フレー
ムと同期化させる。
の主局NTに適用した場合の位相同期回路のブロック図で
ある。第３図に動作タイムチャートを示す。伝送符号は
三値のAMI符号であるため、レシーバから受信データと
して＋側RD＋と−側RD−に分け、フレーム位相検出回路
20に入力される。フレーム位相検出回路20ではフレーム
位相を検出し、パルスRFを出力する。本実施例では、第
３図RFに示されるように、フレームパルスの立ち下がり
でパルスを出力している（Ｉインターフェースの場合、
フレームとしてバイオレーションを用いているため、フ
レーム位相を立ち上がりで検出しようとすると、フレー
ムの前ビットＬがパルスの場合はフレーム位相が判らな
いため、フレーム位相を立ち下がりで検出している）。
このパルスRFはディレイ回路22に入力され、適当な遅延
を与えられる。遅延回路22の出力RSTにより、7.68MHzの
マスタクロックMCLKより伝送速度である192KHzのクロッ
クCLKを作る1/40カウンタ24をリセットし、受信フレー
ムと同期化させる。
遅延量は以下より求まる。即ち第４図に示すように伝送
データの１タイムスロットを5.2μｓ、端末間距離Ddiff
に対応する時間として１タイムスロットの約80％（4.0
μｓ、これは前記ラウンドトリップデレイの最大値）と
すると、アイが1.2μｓとなる。なお第４図のRFnは最近
端末のそしてRFdは最遠端末の各受信フレームである。
従って、アイの真中をクロックで打ち抜くには、最近端
末の受信フレームパルスRFnの立下がり点より4.6μｓの
位置にクロックの立ち上がりが来るように、カウンタを
リセットすればよい。但し、クロックのロー（LOW）部
分が2.6μｓあるため、ディレイ回路の遅延量は4.6−2.
6＝2.0μｓとなる。
データの１タイムスロットを5.2μｓ、端末間距離Ddiff
に対応する時間として１タイムスロットの約80％（4.0
μｓ、これは前記ラウンドトリップデレイの最大値）と
すると、アイが1.2μｓとなる。なお第４図のRFnは最近
端末のそしてRFdは最遠端末の各受信フレームである。
従って、アイの真中をクロックで打ち抜くには、最近端
末の受信フレームパルスRFnの立下がり点より4.6μｓの
位置にクロックの立ち上がりが来るように、カウンタを
リセットすればよい。但し、クロックのロー（LOW）部
分が2.6μｓあるため、ディレイ回路の遅延量は4.6−2.
6＝2.0μｓとなる。
本発明でもジッタの影響はあるが、これは余り大きくな
い。即ち、DPLL方式ではクロックを各受信ビットに合わ
せるので大きなジッタ（４μｓ）が生じ、これが端末間
距離を大にできない原因になるが、本発明では各ビット
に合わせるのではなく、フレームビットに合わせるだけ
である。主局受信端では各端末からの送信信号が合成さ
れた形で入るが、遠方の端末からの信号は減衰している
ので最近端末の信号が勝ち、合成波は最近端末のフレー
ムビートＦの立下りで立下る形をとり、この立下り部の
ジッタは最近端末の信号のジッタにほゞ等しい。従って
DPLL方式に比べれば非常に小さく、これが、本発明では
端末間距離を大にできる理由になる。
い。即ち、DPLL方式ではクロックを各受信ビットに合わ
せるので大きなジッタ（４μｓ）が生じ、これが端末間
距離を大にできない原因になるが、本発明では各ビット
に合わせるのではなく、フレームビットに合わせるだけ
である。主局受信端では各端末からの送信信号が合成さ
れた形で入るが、遠方の端末からの信号は減衰している
ので最近端末の信号が勝ち、合成波は最近端末のフレー
ムビートＦの立下りで立下る形をとり、この立下り部の
ジッタは最近端末の信号のジッタにほゞ等しい。従って
DPLL方式に比べれば非常に小さく、これが、本発明では
端末間距離を大にできる理由になる。
本発明によれば、主局−従局間距離に関しては時間的制
限を受けず、そして従局−従局間距離に関しては最大１
タイムスロットの80％程度の時間に相当する距離まで延
長可能となり、バス長制限を緩和することができる。
限を受けず、そして従局−従局間距離に関しては最大１
タイムスロットの80％程度の時間に相当する距離まで延
長可能となり、バス長制限を緩和することができる。
第１図は本発明の原理図、 第２図は本発明の実施例を示すブロック図、 第３図は第２図の各部の入出力波形図、 第４図は遅延量算出要領の説明図、 第５図はＩインタフェースのフレーム構成を示す説明
図、 第６図はバス接続のタイミング上の説明図、 第７図はＩインターフェースにおけるバス形態の説明
図、 第８図は固定／適応自動切り換え方式の説明図、 第９図は最短端末距離識別回路の説明図、 第10図は第８図の限界点の説明図である。
図、 第６図はバス接続のタイミング上の説明図、 第７図はＩインターフェースにおけるバス形態の説明
図、 第８図は固定／適応自動切り換え方式の説明図、 第９図は最短端末距離識別回路の説明図、 第10図は第８図の限界点の説明図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/40 (72)発明者 村野 和雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高田 昭彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 奥村 康行 東京都武蔵野市緑町３丁目９番11号 日本 電信電話株式会社通信網第一研究所内
Claims (1)
- 【請求項１】１台の主局（NT）と複数の従局（TE）がバ
ス形態で接続されている通信システムにおける主局の位
相同期回路において、 フレーム位相検出回路（20）と、ディレイ回路（22）
と、マスタクロックからデータ読み取りクロックを分周
するカウンタ（24）とを設け、フレーム位相検出回路に
より検出されたフレーム位相をディレイ回路により遅延
し、得られた信号によりカウンタをリセットして位相同
期を取るようにしてなることを特徴とする位相同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62090409A JPH0787449B2 (ja) | 1987-04-13 | 1987-04-13 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62090409A JPH0787449B2 (ja) | 1987-04-13 | 1987-04-13 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63256024A JPS63256024A (ja) | 1988-10-24 |
| JPH0787449B2 true JPH0787449B2 (ja) | 1995-09-20 |
Family
ID=13997784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62090409A Expired - Fee Related JPH0787449B2 (ja) | 1987-04-13 | 1987-04-13 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787449B2 (ja) |
-
1987
- 1987-04-13 JP JP62090409A patent/JPH0787449B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63256024A (ja) | 1988-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
| CA2041222C (en) | Pulse width modulated self-clocking and self-synchronizing data transmission telephonic switching system | |
| JP3020977B2 (ja) | クロック同期ネットワーク及びデータ通信法 | |
| JPS58217B2 (ja) | デ−タ伝送方式 | |
| US3936602A (en) | Full duplex data transmission system using two speeds of diphase signal for simplified sync | |
| HUT58172A (en) | Synchronizing process for wireless systems | |
| JPH0514454B2 (ja) | ||
| WO1987006085A1 (en) | Dejitterizer method and apparatus | |
| EP0105902B1 (en) | Synchronization apparatus in transmitting information on a simplex bus | |
| US4409684A (en) | Circuit for synchronizing a transmitting-receiving station to a data network of a digital communication system | |
| US5103464A (en) | Method and apparatus for timing recovery in digital data communications systems | |
| US4631721A (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
| US5684841A (en) | Clocking converter for asynchronous data | |
| US4916717A (en) | Clock resynchronization mechanism | |
| JPH0787449B2 (ja) | 位相同期回路 | |
| EP0817419A2 (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
| JP3148003B2 (ja) | 受信データ再生装置 | |
| EP0171436A1 (en) | Multi-phase synchronizing circuit | |
| CA1205586A (en) | Apparatus for receiving high-speed data in packet form | |
| JP2509234B2 (ja) | 通信システムの位相同期回路 | |
| CA2037488C (en) | Communication terminal equipment | |
| CN101022447A (zh) | 数字信号倍速传输方法 | |
| US4847836A (en) | Circuit arrangement for synchronizing the units in the switching exchanges and repeaters of a time-division multiplex transmission system | |
| JP2842760B2 (ja) | Ｄｐｌｌ回路 | |
| JPH0786926A (ja) | Ｄｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |