JPH0789553B2 - バンプ電極型半導体装置の製造方法 - Google Patents
バンプ電極型半導体装置の製造方法Info
- Publication number
- JPH0789553B2 JPH0789553B2 JP60051705A JP5170585A JPH0789553B2 JP H0789553 B2 JPH0789553 B2 JP H0789553B2 JP 60051705 A JP60051705 A JP 60051705A JP 5170585 A JP5170585 A JP 5170585A JP H0789553 B2 JPH0789553 B2 JP H0789553B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bump electrode
- bump
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体基板にオーミック接続する複数の金属
電極が形成され、更にその上に低融点金属からなるバン
プ電極が形成される半導体装置の製造方法に関する。
電極が形成され、更にその上に低融点金属からなるバン
プ電極が形成される半導体装置の製造方法に関する。
CCDセンサは入射光学像を二次元的に多数配列された光
検知素子で受け、これを時系列の電気信号に変換して取
出す機能を備えた集積化センサとしてよく知られてい
る。従来は二次元の物理量を取出すセンサは、このよう
な光センサに限られていた。最近、メカトロニクス技術
の発達にともなって例えば、圧力を二次元的に検知して
機械に圧覚や触覚の機能を持たせる要求が増えている。
この様な圧力センサの一例として、半導体のピエゾ抵抗
素子が利用される。例えば、Si基板に拡散抵抗素子を二
次元的に配列形成すれば、これに外部から応力が加わっ
た時その時の抵抗値が変化して信号を得ることができ
る。このような圧力センサをCCDと一体化すれば、応力
分布を検知してその電気信号処理まで行う集積化センサ
が得られる。この場合、圧力センサ基板とCCD基板を一
体化するには、対応する電極を突き合わせて接続する、
いわゆるバンプ電極構造が用いられる。
検知素子で受け、これを時系列の電気信号に変換して取
出す機能を備えた集積化センサとしてよく知られてい
る。従来は二次元の物理量を取出すセンサは、このよう
な光センサに限られていた。最近、メカトロニクス技術
の発達にともなって例えば、圧力を二次元的に検知して
機械に圧覚や触覚の機能を持たせる要求が増えている。
この様な圧力センサの一例として、半導体のピエゾ抵抗
素子が利用される。例えば、Si基板に拡散抵抗素子を二
次元的に配列形成すれば、これに外部から応力が加わっ
た時その時の抵抗値が変化して信号を得ることができ
る。このような圧力センサをCCDと一体化すれば、応力
分布を検知してその電気信号処理まで行う集積化センサ
が得られる。この場合、圧力センサ基板とCCD基板を一
体化するには、対応する電極を突き合わせて接続する、
いわゆるバンプ電極構造が用いられる。
第２図はこの様な用途に供される従来のバンプ電極型CC
Dの製造工程例である。（ａ）に示すように、CCD基板11
の表面には複数の信号入力部12（12a,12b,…）を有し、
それぞれにバンプ電極を形成すべきコンタクトホール電
極13（13a,13b,…）が形成されている。14はSiO2膜等の
絶縁膜である。CCD基板11にはまた、図では省略した
が、多数の転送ゲート電極が配列形成されており、表面
の凹凸を平坦化するために通常採用されているポリイミ
ド膜15が形成されている。コンタクトホール電極13は例
えばAl膜である。その後（ｂ）に示すように、全面にTi
膜161、Cu膜162を順次蒸着した積層金属膜16を形成す
る。Ti膜161はバリアメタルであり、Cu膜162はメッキ様
電極である。次に（ｃ）に示すように、バンプ電極を立
てる位置にフォトレジスト17をパターン形成し、選択メ
ッキ法によりCu層18（18a,18b,…）、続いてIn層19（19
a,b,…）を形成する。この後（ｄ）に示すように、フォ
トレジスト17を除去し、次いでIn層19をマスクとしてCu
膜162,Ti膜161を順次エッチング除去してInバンプ電極
を形成する。
Dの製造工程例である。（ａ）に示すように、CCD基板11
の表面には複数の信号入力部12（12a,12b,…）を有し、
それぞれにバンプ電極を形成すべきコンタクトホール電
極13（13a,13b,…）が形成されている。14はSiO2膜等の
絶縁膜である。CCD基板11にはまた、図では省略した
が、多数の転送ゲート電極が配列形成されており、表面
の凹凸を平坦化するために通常採用されているポリイミ
ド膜15が形成されている。コンタクトホール電極13は例
えばAl膜である。その後（ｂ）に示すように、全面にTi
膜161、Cu膜162を順次蒸着した積層金属膜16を形成す
る。Ti膜161はバリアメタルであり、Cu膜162はメッキ様
電極である。次に（ｃ）に示すように、バンプ電極を立
てる位置にフォトレジスト17をパターン形成し、選択メ
ッキ法によりCu層18（18a,18b,…）、続いてIn層19（19
a,b,…）を形成する。この後（ｄ）に示すように、フォ
トレジスト17を除去し、次いでIn層19をマスクとしてCu
膜162,Ti膜161を順次エッチング除去してInバンプ電極
を形成する。
この様な従来法においては、第２図（ｄ）に示すよう
に、選択メッキ法により形成されるCu層18及びIn層19は
基板の中心部に比べて周辺部で高くなる、というメッキ
厚のバラツキが生じる。これは、メッキ電流を一定値に
保持しても、電気メッキ特有の現象として周辺部で電流
密度が大きくなる結果である。このようなメッキ厚のバ
ラツキがあるため、例えばこのCCD基板を圧力センサ基
板と対応する端子電極を突き合わせて一体化した時に基
板中心部のIn電極が接続されない、という欠点があっ
た。
に、選択メッキ法により形成されるCu層18及びIn層19は
基板の中心部に比べて周辺部で高くなる、というメッキ
厚のバラツキが生じる。これは、メッキ電流を一定値に
保持しても、電気メッキ特有の現象として周辺部で電流
密度が大きくなる結果である。このようなメッキ厚のバ
ラツキがあるため、例えばこのCCD基板を圧力センサ基
板と対応する端子電極を突き合わせて一体化した時に基
板中心部のIn電極が接続されない、という欠点があっ
た。
本発明は上記した点に鑑みなされたもので、複数のバン
プ電極の高さを均一化して対応する基板の端子電極との
突き合わせ接続を確実に行ない得るようにしたバンプ電
極型半導体装置の製造方法を提供することを目的とす
る。
プ電極の高さを均一化して対応する基板の端子電極との
突き合わせ接続を確実に行ない得るようにしたバンプ電
極型半導体装置の製造方法を提供することを目的とす
る。
本発明のバンプ電極型半導体装置の製造方法は、半導体
基板に複数のバンプ電極形成予定領域でオーミック接触
する下地金属膜を形成する工程と、前記下地金属膜上に
選択メッキ法により低融点金属からなる複数のバンプ電
極を形成する工程と、前記バンプ電極の形成された面に
平坦基板を所定の圧力・温度で貼り合わせバンプ電極表
面を融解させた後この平坦基板を分離し、表面が先細り
のバンプ電極を形成する工程とを備えたことを特徴とす
る。
基板に複数のバンプ電極形成予定領域でオーミック接触
する下地金属膜を形成する工程と、前記下地金属膜上に
選択メッキ法により低融点金属からなる複数のバンプ電
極を形成する工程と、前記バンプ電極の形成された面に
平坦基板を所定の圧力・温度で貼り合わせバンプ電極表
面を融解させた後この平坦基板を分離し、表面が先細り
のバンプ電極を形成する工程とを備えたことを特徴とす
る。
本発明によれば、電気メッキ法で避けられないメッキ厚
のばらつきによるバンプ電極の高さの不均一が解消され
る。従ってこのバンプ電極が形成された例えばCCD基板
を、他の半導体素子基板と対応する端子電極をつき合わ
せて接続して一体化する場合に信頼性の高い接続を行う
ことができる。
のばらつきによるバンプ電極の高さの不均一が解消され
る。従ってこのバンプ電極が形成された例えばCCD基板
を、他の半導体素子基板と対応する端子電極をつき合わ
せて接続して一体化する場合に信頼性の高い接続を行う
ことができる。
さらに、本発明では、表面が先細りのバンプ電極を形成
しているので、以下のような効果が得られる。
しているので、以下のような効果が得られる。
すなわち、バンプ電極が形成された半導体基板（第１の
半導素子体基板）と、端子電極が形成された他の半導体
素子基板（第２の半導体素子基板）とを接続する際、上
記バンプ電極の表面が先細りであるので、第１の半導体
素子基板と第２の半導体素子基板とを弱い力で接続でき
る。
半導素子体基板）と、端子電極が形成された他の半導体
素子基板（第２の半導体素子基板）とを接続する際、上
記バンプ電極の表面が先細りであるので、第１の半導体
素子基板と第２の半導体素子基板とを弱い力で接続でき
る。
したがって、第１の半導体素子基板、第２の半導体素子
基板に機械的に弱い素子構造等があっても、信頼性を損
なわずに、上記２つの半導体素子基板を一体化できる。
基板に機械的に弱い素子構造等があっても、信頼性を損
なわずに、上記２つの半導体素子基板を一体化できる。
このとき、バンプ電極の高さにたとえばらつきがあって
も、このばらつきの範囲がバンプ電極表面の細い部分の
高さ以内であれば、上記ばらつきは、第１、第２の半導
体素子基板を弱い力で接続する際に消滅してしまうの
で、信頼性の高い接続を行なうことができる。
も、このばらつきの範囲がバンプ電極表面の細い部分の
高さ以内であれば、上記ばらつきは、第１、第２の半導
体素子基板を弱い力で接続する際に消滅してしまうの
で、信頼性の高い接続を行なうことができる。
以下本発明の一実施例を説明する。
第１図（ａ）のバンプ電極型CCDの製造工程は、先に説
明した第２図（ａ）〜（ｄ）と同じである。即ちCCD基
板21の表面には信号入力部22（22a,22b,…）が形成さ
れ、この上に信号入力部22に開口を持つ絶縁膜23,ポリ
イミド膜24が形成され、各信号入力部22にはAl膜からな
るコンタクト電極が形成されている。この後全面にTi膜
261,Cu膜262を順次蒸着した下地金属膜26が形成され
る。Ti膜261はバリアメタルであり、Cu膜262はメッキ用
電極膜である。この後フォトレジストパターンをマスク
する選択メッキ法によりCu層27（27a,27b,…）、次いで
In層28（28a,28b,…）が形成される。Cu層27は例えば、
基板を硫酸銅浴のCuメッキ液中に浸し、室温にて下地金
属膜のCu膜262を電極として、最初逆メッキを数秒間行
って清浄化した後、正常なCuメッキを所定電流値で数十
分間行って形成する。これにより、数μｍ厚のCu層27が
形成される。またIn層28はこのCu層27が形成された基板
を例えば、ホウフッ化浴のInメッキ液に浸し、所定の電
流値で数十分間電気メッキを行うことにより数μｍの厚
さに形成される。次にフォトレジストを除去し、Cu層27
にIn層28が積層されたバンプ電極をマスクとしてその直
下の下地金属膜を残してそれ以外の下地金属膜を弱酸系
エッチャントにより順次エッチング除去して行く。
明した第２図（ａ）〜（ｄ）と同じである。即ちCCD基
板21の表面には信号入力部22（22a,22b,…）が形成さ
れ、この上に信号入力部22に開口を持つ絶縁膜23,ポリ
イミド膜24が形成され、各信号入力部22にはAl膜からな
るコンタクト電極が形成されている。この後全面にTi膜
261,Cu膜262を順次蒸着した下地金属膜26が形成され
る。Ti膜261はバリアメタルであり、Cu膜262はメッキ用
電極膜である。この後フォトレジストパターンをマスク
する選択メッキ法によりCu層27（27a,27b,…）、次いで
In層28（28a,28b,…）が形成される。Cu層27は例えば、
基板を硫酸銅浴のCuメッキ液中に浸し、室温にて下地金
属膜のCu膜262を電極として、最初逆メッキを数秒間行
って清浄化した後、正常なCuメッキを所定電流値で数十
分間行って形成する。これにより、数μｍ厚のCu層27が
形成される。またIn層28はこのCu層27が形成された基板
を例えば、ホウフッ化浴のInメッキ液に浸し、所定の電
流値で数十分間電気メッキを行うことにより数μｍの厚
さに形成される。次にフォトレジストを除去し、Cu層27
にIn層28が積層されたバンプ電極をマスクとしてその直
下の下地金属膜を残してそれ以外の下地金属膜を弱酸系
エッチャントにより順次エッチング除去して行く。
このようにしてInバンプ電極を形成した後、図示してい
ないが、平行度の高い圧接装置を用いてCCD基板21を真
空チャックし、CCD基板21に対向して平坦基板として例
えばSi基板を真空チャックする。そして第１図（ａ）に
示すように、CCD基板21とSi基板29をフォーミングガス
雰囲気中で例えば140℃に加熱し、所定の圧力で数分間
圧接した後、例えば160℃程度に温度をあげて数分間保
持する。こうしてInパンプ電極表面を融解した後、CCD
基板21とSi基板29を分離する。これにより第１図（ｂ）
に示すように、高さの揃ったInバンプ電極が形成され
る。
ないが、平行度の高い圧接装置を用いてCCD基板21を真
空チャックし、CCD基板21に対向して平坦基板として例
えばSi基板を真空チャックする。そして第１図（ａ）に
示すように、CCD基板21とSi基板29をフォーミングガス
雰囲気中で例えば140℃に加熱し、所定の圧力で数分間
圧接した後、例えば160℃程度に温度をあげて数分間保
持する。こうしてInパンプ電極表面を融解した後、CCD
基板21とSi基板29を分離する。これにより第１図（ｂ）
に示すように、高さの揃ったInバンプ電極が形成され
る。
以上のようにこの実施例によれば、Inバンプ電極形成後
その電極面に平坦基板を加熱圧接することにより、メッ
キ厚のばらつきがあってもバンプ電極の高さを均一なも
のとすることができる。この様なバンプ電極の高さを均
一にしたCCD基板を例えば圧力センサ基板と対応する端
子電極を突き合わせて一体化すれば、多数の端子電極の
接続が確実に行われ、電気信号処理までできる圧力セン
サを歩留りよく得ることができる。
その電極面に平坦基板を加熱圧接することにより、メッ
キ厚のばらつきがあってもバンプ電極の高さを均一なも
のとすることができる。この様なバンプ電極の高さを均
一にしたCCD基板を例えば圧力センサ基板と対応する端
子電極を突き合わせて一体化すれば、多数の端子電極の
接続が確実に行われ、電気信号処理までできる圧力セン
サを歩留りよく得ることができる。
本発明は上記した実施例に限られるものではなく、その
趣旨を逸脱しない範囲で種々変形実施することができ
る。例えばバンプ電極面を圧接加熱する平坦基板はどの
ようなものであってもよい。
趣旨を逸脱しない範囲で種々変形実施することができ
る。例えばバンプ電極面を圧接加熱する平坦基板はどの
ようなものであってもよい。
第１図（ａ）（ｂ）は本発明の一実施例のバンプ電極型
CCDの製造工程を説明するための図、第２図（ａ）〜
（ｄ）は従来のバンプ電極形CCDの製造工程を説明する
ための図である。 21……CCD基板、22（22a,22b,…）……信号入力部、23
……絶縁膜、24……ポリイミド膜、25（25a,25b,…）…
…コンタクトホール電極、26……下地金属膜、261……T
i膜、262……Cu膜、27（27a,27b,…）……Cu層、28（28
a,28b,…）……In層（バンプ電極）、29……Si基板（平
坦基板）。
CCDの製造工程を説明するための図、第２図（ａ）〜
（ｄ）は従来のバンプ電極形CCDの製造工程を説明する
ための図である。 21……CCD基板、22（22a,22b,…）……信号入力部、23
……絶縁膜、24……ポリイミド膜、25（25a,25b,…）…
…コンタクトホール電極、26……下地金属膜、261……T
i膜、262……Cu膜、27（27a,27b,…）……Cu層、28（28
a,28b,…）……In層（バンプ電極）、29……Si基板（平
坦基板）。
Claims (3)
- 【請求項１】半導体基板に複数のバンプ電極形成予定領
域でオーミック接触する下地金属膜を形成する工程と、
前記下地金属膜上に選択メッキ法により低融点金属から
なる複数のバンプ電極を形成する工程と、前記バンプ電
極の形成された面に平坦基板を所定の圧力・温度で貼り
合わせバンプ電極表面を融解させた後この平坦基板を分
離し、表面が先細りのバンプ電極を形成する工程とを備
えたことを特徴とするバンプ電極型半導体装置の製造方
法。 - 【請求項２】半導体基板はCCD基板である特許請求の範
囲第１項記載のバンプ電極型半導体装置の製造方法。 - 【請求項３】平坦基板はSi基板である特許請求の範囲第
１項記載のバンプ電極型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051705A JPH0789553B2 (ja) | 1985-03-15 | 1985-03-15 | バンプ電極型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051705A JPH0789553B2 (ja) | 1985-03-15 | 1985-03-15 | バンプ電極型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210656A JPS61210656A (ja) | 1986-09-18 |
| JPH0789553B2 true JPH0789553B2 (ja) | 1995-09-27 |
Family
ID=12894307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60051705A Expired - Lifetime JPH0789553B2 (ja) | 1985-03-15 | 1985-03-15 | バンプ電極型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789553B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0179473B1 (ko) * | 1995-04-29 | 1999-03-20 | 황인길 | 솔더볼을 입출력 단자로 사용하는 반도체 패키지의 평탄화 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422457U (ja) * | 1977-07-15 | 1979-02-14 |
-
1985
- 1985-03-15 JP JP60051705A patent/JPH0789553B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61210656A (ja) | 1986-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3078646B2 (ja) | インジウムバンプの製造方法 | |
| WO1997022989A1 (en) | Process for single mask c4 solder bump fabrication | |
| JPS60217646A (ja) | バンプ電極形半導体装置の製造方法 | |
| JPH0789553B2 (ja) | バンプ電極型半導体装置の製造方法 | |
| JP3152005B2 (ja) | 半導体式加速度センサの製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP6028887B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2672557B2 (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| CN117894813B (zh) | 光电探测器的制备方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH01241118A (ja) | アライメント・マーク | |
| JPH01122141A (ja) | バンプ電極形基板装置の製造方法 | |
| JPH01179345A (ja) | 半導体装置の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPS60130846A (ja) | バンプ電極形半導体装置の製造方法 | |
| JP2700004B2 (ja) | 半導体装置の製造方法 | |
| JPH02139934A (ja) | 集積回路の製造方法 | |
| JPH0541405A (ja) | 半導体装置 | |
| JPS592329A (ja) | 半導体集積回路基板の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH05114601A (ja) | 突起電極の形成方法 |