JPH0792460A

JPH0792460A - 光弁装置及びその作製方法及びそれを用いた表示装置

Info

Publication number: JPH0792460A
Application number: JP26046793A
Authority: JP
Inventors: Yasutomo Fujiyama; 靖朋藤山; Kazutaka Yanagida; 一隆柳田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-09-27
Filing date: 1993-09-27
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】高速駆動性、高解像度、高信頼性の光弁装置
を実現し、アクティブマトリックス液晶表示装置等の大
規模表示装置を低価格で提供する。【構成】駆動基板２５と、該駆動基板に対向配置され
た対向基板４０と、該駆動基板と該対向基板の間に配置
された電気光学物質層４１からなる光弁装置において、
半導体基板上に少なくとも駆動回路及び画素領域を集積
配置して形成し、前記形成面上を不純物バリアー層で封
止し、前記駆動回路の入力電極側表面に、加圧成形可能
な光透過性材料２４を熱的に軟化させ、モールド成形金
型で押圧して該駆動回路形成面の起伏に沿って変形して
密着させ、冷却硬化することで該駆動回路を支持する支
持体とし、その後、前記半導体基板の裏面を前記駆動回
路を残して平坦に除去し、該駆動回路を前記光透過性材
料からなる支持体２４に転写して作製する光弁装置及び
その作製方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直視型表示装置や投影
型表示装置等に用いられる平板型光弁装置に関する。

【０００２】より詳しくは、半導体薄膜に駆動回路が形
成された集積回路基板を液晶パネルとして一体的に組み
込んだ光弁装置、例えばアクティブマトリックス液晶表
示装置（ＡｃｔｉｖｅＭａｔｒｉｘＬｉｑｕｉｄ
ＣｒｙｓｔａｌＤｉｓｐｌａｙｓ：以下ＡＭＬＣＤと
記す）に関する。

【０００３】

【従来の技術】ＡＭＬＣＤの原理は、各画素にスイッチ
素子を設け、特定の画素を選択する場合には対応するス
イッチ素子を導通させ、非選択時においてはスイッチ素
子を非導通状態にしておくものである。このスイッチ素
子は液晶パネルを構成するガラス基板上に形成されてい
る。また、各スイッチ素子を走査する走査回路も同様に
前記ガラス基板上に形成される。

【０００４】従来、ＡＭＬＣＤにおいては、前記トラン
ジスタはガラス基板上に堆積された非晶質シリコン薄
膜、或いは多結晶シリコン薄膜の表面に形成されてい
た。これら非晶質シリコン薄膜及び多結晶シリコン薄膜
は、化学気相成長法を用いてガラス基板上に容易に堆積
でき、比較的大画面のＡＭＬＣＤを製造するのに適して
いる。

【０００５】非晶質或いは多結晶シリコン薄膜に形成さ
れるトランジスタ素子は、一般に電界効果絶縁ゲート型
（以下、ＭＯＳＦＥＴと記す）のものである。非晶質
シリコン薄膜は低温で形成できるため、低融点ガラス基
板上にスイッチ素子を形成した大画面液晶パネルに適し
ている。また、多結晶シリコン薄膜は石英ガラス基板上
に高温堆積するため、走査回路をも同一基板上に形成し
た比較的小型の液晶パネルとして生産されている。

【０００６】従来のＡＭＬＣＤの構造を図１２に基づい
て説明する。

【０００７】図示するように、ＡＭＬＣＤは駆動基板２
５と、駆動基板に対向配置された対向基板４０と、該駆
動基板２５と該対向基板４０の間に配置された電気光学
物質層例えば液晶層４１とから構成されている。駆動基
板２５には画素を規定する駆動電極即ち画素電極３４
と、所定の信号に応じて該画素電極３４を励起するため
の駆動回路とが形成されている。

【０００８】駆動基板２５は石英ガラスからなる支持基
板４２とシリコン半導体膜層４３とからなる二重構造を
有する。加えて、石英ガラス支持基板４２の裏面側には
偏光板４４ａが接着されている。そして、駆動回路はこ
のシリコン半導体膜層４３に形成された集積回路からな
る。この集積回路はマトリックス状に配置された複数の
電界効果絶縁ゲート型トランジスタ４５を含んでいる。
トランジスタ４５のソース電極は対応する画素電極３４
に接続されており、同じくゲート電極は走査線に接続さ
れており、同じくドレイン電極は信号線４６に接続され
ている。該集積回路はさらにＸドライバ４７を含み列状
の信号線４６に接続されている。さらに、Ｙドライバ４
８を含み行状の走査線４９に接続されている。また、対
向基板４０はガラス基板３６と、ガラス基板３６の外側
面に接着された偏光板４４ｂと、ガラス基板３６の内側
面に形成された共通電極３８及びカラー・フィルタ３９
とから構成されている。

【０００９】液晶層４１として、例えばツイッステッド
・ネマチック（以下、ＴＮと記す）液晶材料を用いる
と、ＴＮ液晶分子はその長軸方向が容易に配向されると
いう性質がある。液晶分子の配向は駆動基板２５及び対
向基板４０の内側面に対してラビング処理を行うことに
より得られる。二枚の基板間でラビング方向が９０°異
なるようにすると、液晶分子もそれに伴って９０°回転
する。この結果、液晶層４１を通過する光の偏光軸は９
０°回転することになる。一方、駆動基板２５の表面に
形成されている画素電極と対向基板４０の内側表面に形
成されている共通電極の間に電界を印加するとＴＮ液晶
分子は電界方向、即ち基板に対して垂直方向に配列して
遮光性は失われる。この遷移は液晶層の上下に配置され
た一対の偏光板４４ａ及び４４ｂによって光学的に検出
される。即ち、液晶層を通過する光は電圧印加の有無に
よって透過もしくは遮断される。このようにして、従来
のＡＭＬＣＤは各画素毎に光弁機能を有する。

【００１０】ここで、液晶層の透過率は印加電圧の大き
さにより変化させることができる。即ち、共通電極と画
素電極の間にしきい値（Ｖｔｈ）以上の電圧を印加する
ことにより液晶層の透過率は極端に変化し遮蔽状態から
透過状態に移行する。画素に印加される電圧は画素電極
に接続されているトランジスタ素子の導通を制御するこ
とにより行われる。個々のトランジスタ素子４５のゲー
ト電極は走査線４９に接続されており、Ｙドライバ４８
によって走査信号が印加され線順次で個々のトランジス
タ素子４５の導通及び遮断を制御する。Ｘドライバ４７
から出力される表示信号は信号線４６を介して導通状態
にある選択されたトランジスタ４５に印加される。印加
された表示信号は対応する画素電極３４に伝えられ、画
素電極を励起し液晶層４１に作用してその透過率を実質
的に１００％とする。一方、非選択時においてはトラン
ジスタ素子４５は非導通状態となり画素電極に書き込ま
れた表示信号を電荷として維持する。なお液晶層４１は
比抵抗が高く通常は容量性として動作する。

【００１１】近年、直視型表示装置として人体の左右両
眼の直前に一対の直視型表示装置を配置し、両眼視差に
よる立体視を可能とする頭部搭載型画像呈示装置（Ｈｅ
ａｄＭｏｕｎｔｅｄＤｉｓｐｌａｙ：以下ＨＭＤと記
す）や、投影型画像呈示装置の一次画像形成面としての
高品位（ＨｉｇｈＤｅｆｉｎｉｔｉｏｎ：以下ＨＤと
記す）投影型テレビ（Ｐｒｏｊｅｃｔｉｏｎ−ＴＶ：以
下Ｐ−ＴＶと記す）の液晶パネル、さらにはワークステ
ーション並の解像度を必要とする携帯用マルチ・メディ
ア端末の表示装置として微細化された高密度の画素を有
する小型軽量画像表示装置の要求が高まっている。

【００１２】図１３（Ａ）及び（Ｂ）に従来の直視型Ｈ
ＭＤの装着持の外観とその内部構造を示す。

【００１３】図１３（Ａ）においてＨＭＤ５０は観察者
の頭部眼前に左右両眼の眼間距離及び視力に対応して装
着配置される。直接頭部で支持することからＨＭＤの重
量は軽量で長時間の装着においてもその装着に支障がな
いことが求められる。

【００１４】その構成は図１３（Ｂ）に示すように、左
眼５１及び右眼５２にそれぞれ対応する一対の画像表示
装置５３及び５４が配置され、その表示像を左右両眼の
虚像の位置５５に結像させるための光学系５６及び５７
が配置されている。

【００１５】ＨＭＤの原理は１６００年代のステレオ・
スコープにまでさかのぼることができ、輻輳（ｃｏｎｖ
ｅｒｇｅｎｃｅ）を成す２枚の画像を呈示することで両
眼視差による立体視を可能とするものである。

【００１６】しかも、小型表示装置を使用するにも関わ
らず虚像による大画面呈示が可能となる。

【００１７】ＨＭＤは現実感のある映像を呈示する目的
で開発されてきた。

【００１８】大画面の虚像を呈示するため、その画像表
示装置としては高解像度のものが要求される。

【００１９】初期のＨＭＤとしては小型ＣＲＴ（Ｃａｔ
ｈｏｄｅＲａｙＴｕｂｅ）を画像表示装置として使
用する例もあったが、小型軽量の要求から現在ではＬＣ
Ｄによる画像呈示が一般的となっている。

【００２０】ところが、現在実用化されているＬＣＤを
使用したＨＭＤにおける解像度は３４万画素程度であ
り、現実感を向上させるためにさらに高解像度で且つ階
調性に優れ、軽量且つ低価格のＡＭＬＣＤの実用化が切
望されている。

【００２１】ここで、軽量、低価格という要因は、立体
視映像を普及せしめる上で重要である。

【００２２】小型で高解像度を有するＡＭＬＣＤとして
水平１０２４×垂直１０２４個の画素を有するＨＤＴＶ
対応の液晶パネルを例にとった場合、電界効果移動度
０．３〜１．０ｃｍ²／Ｖ・ｓ（平方センチメートル／
ボルト・秒）の非晶質シリコン薄膜は勿論のこと、５〜
３０ｃｍ²／Ｖ・ｓの多結晶シリコン薄膜でさえも水平
走査回路を高速駆動するには不十分である。

【００２３】フルカラー表示のＡＭＬＣＤの場合は更に
高画素数が必要となることから、電界効果移動度３００
ｃｍ²／Ｖ・ｓ以上の単結晶シリコン薄膜がその要求を
満たすことが可能である。ＣＲＴ並の高解像度が得られ
ることから、単結晶シリコン薄膜を使用するＡＭＬＣＤ
の研究が精力的に行われている。

【００２４】即ち、駆動トランジスタ素子のスイッチン
グ性能を表すためにオン／オフ電流比が用いられる。液
晶動作に必要な電流比は書き込み時間と保持時間から簡
単に求められる。例えば表示信号がテレビジョン信号で
ある場合には、一走査線期間の約６０μｓｅｃ（マイク
ロ秒）の間の表示信号の９０％以上を書き込まねばなら
ない。一方１フィールド期間である約１６ｍｓｅｃ（ミ
リ秒）で電荷の９０％以上を保持しなければならない。
その結果、電流比は５桁以上必要となる。この時、駆動
トランジスタ素子は電荷移動度が極めて高い単結晶シリ
コン半導体層の上に形成されているのでオン／オフ比は
６桁以上を確保できる。従って、極めて高速な信号応答
性を有するＡＭＬＣＤを得ることができる。また、単結
晶シリコン薄膜の高移動度特性を利用して、同時に周辺
ドライバ回路４７及び４８を同一シリコン単結晶半導体
薄膜上に形成することが可能となる。

【００２５】駆動基板としては、透明基板上のＳＯＩ
（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）構造の
ものが検討されている。その一例は、石英ガラス基板に
単結晶シリコン基板を高温で直接接合し、研磨によって
単結晶シリコン層を薄膜化した貼り合わせＳＯＩ基板と
呼ばれるものである。

【００２６】従来の作製方法の一例は、図１４（Ａ）か
ら（Ｃ）に示すような工程を経て製作される。まず、図
１４（Ａ）に示すように平坦に研磨された表面を有する
石英基板４２と単結晶シリコン基板１を親水性処理して
直接密着させ低温アニール源４５を用いて６００℃程度
の温度でアニールし機械研磨に耐え得る程度の接合強度
を持たせる。

【００２７】次に図１４（Ｂ）に示すように、単結晶シ
リコン基板の裏面側から０．５ミクロン程度の厚さのシ
リコン薄膜になるまで機械研磨や湿式化学エッチングに
より除去する。

【００２８】更に図１４（Ｃ）に示すように、高温アニ
ール源５９を用いて１０００℃の高温アニールを行い、
接合界面の脱水縮合反応による空隙（未接合部）の除去
と接合強度を増し、石英基板上に単結晶シリコン薄膜層
を有するＳＯＩ基板を完成する。

【００２９】次に、シリコン・プロセスを用いて単結晶
シリコン薄膜層に集積配置した駆動回路や走査回路、等
の電気回路を形成し、駆動基板を完成する。

【００３０】図１５を用いて画素電極及び駆動回路が集
積された半導体チップ型のＡＭＬＣＤ用駆動基板の製造
方法を工程を追って説明する。

【００３１】まず図１５（Ａ）に示す工程において、石
英基板４２上のｐ型単結晶シリコン半導体層４３の表面
を熱酸化処理し全面にシリコン酸化膜（以下、ＳｉＯ₂
膜と記す）２を形成する。その上に、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ）法を
用いてシリコン窒化膜（以下、Ｓｉ₃Ｎ₄膜と記す）３
を堆積する。さらに、レジスト４を被覆する。レジスト
４をフォトリソグラフィによりパターニングし素子領域
５のみを残して除去する。この状態で、エッチング処理
を行いレジスト４により被覆されていない部分のＳｉＯ
₂膜２及びＳｉ₃Ｎ₄膜３を除去する。図１５（Ａ）は
このようにして得られた駆動用基板６０の加工状態を表
している。

【００３２】図１５（Ｂ）に示す工程において、レジス
ト４を除去した後、素子領域５を被覆するＳｉＯ₂膜２
及びＳｉ₃Ｎ₄膜３をマスクとして単結晶シリコン半導
体膜層４３の熱酸化処理を行いフィールド酸化膜６を形
成する。フィールド酸化膜６によって囲まれた領域には
単結晶シリコン半導体膜層４３が残され、素子領域５を
形成する。この状態では、マスクとして用いられたＳｉ
Ｏ₂膜２及びＳｉ₃Ｎ₄膜３は除去されている。

【００３３】図１５（Ｃ）に示す工程において、再び熱
酸化処理が行われ、単結晶シリコン半導体膜層４３の表
面にゲート酸化膜７が形成される。

【００３４】図１５（Ｄ）に示す工程において、熱ＣＶ
Ｄ法により多結晶シリコン膜が堆積される。この多結晶
シリコン膜を所定の形状にパターニングされたレジスト
８を用いて選択的にエッチングしゲート酸化膜７の上に
多結晶シリコン膜からなるゲート電極９を形成する。

【００３５】図１５（Ｅ）に示す工程において、レジス
ト８を除去した後、ゲート電極９をマスクとしてゲート
酸化膜７を介して不純物リン（Ｐ）のイオン注入１０を
行い、単結晶シリコン半導体膜層４３にｎ⁺型ドレイン
領域１１及びｎ⁺型ソース領域１２を形成する。この結
果、ゲート電極９の下方においてドレイン領域１１とソ
ース領域１２の間に不純物リンの注入されていないトラ
ンジスタ・チャネル形成領域１３が設けられる。

【００３６】図１５（Ｆ）に示す工程において、ドレイ
ン領域１１の上にあるゲート酸化膜７の一部を除去して
コンタクト・ホールを形成しここにドレイン電極１５を
接続させる。同様に、ソース領域１２の上にあるゲート
酸化膜７の一部を除去してコンタクト・ホールを形成し
ておく。さらに、熱ＣＶＤ法でボロン・シリケート・ガ
ラス（以下ＢＰＳＧと記す）膜１４を堆積させて、ドレ
イン領域１１及びソース領域１２にコンタクト・ホール
を形成しておく。同時に多結晶シリコン・ゲート電極９
領域にもコンタクト・ホールを形成しておく。

【００３７】次に、このコンタクト・ホール部分を覆う
ようにスパッタリング法によりアルミニュウム膜が堆積
される。さらに、このアルミニュウム膜を所定の形状に
パターニングされたレジストを用いて選択的にエッチン
グし、ドレイン領域１１、多結晶シリコン・ゲート電極
９領域及びソース領域１２に信号線となるドレイン電極
１５、走査線アルミニュウム・ゲート電極６１及びソー
ス電極６２を形成する。

【００３８】最後に図１５（Ｇ）に示す工程において、
熱ＣＶＤ法でリン・シリケート・ガラス（以下、ＰＳＧ
と記す）膜１７が堆積される。次に、ソース電極６２部
分にコンタクト・ホールを形成し、これを覆うようにス
パッタリング法を用いてＩＴＯ、等からなる透明導電膜
を形成する。さらに、このＩＴＯ膜を所定の形状にパタ
ーニングされたレジストを用いて選択的にエッチング
し、画素領域部１９のみに画素電極３４を形成する。画
素電極３４は液晶層４１を挟んで対向基板４０に形成さ
れたＩＴＯ、等からなる共通電極３８と対向するように
配置される。

【００３９】ここで、透明基板として石英を使用する理
由は、従来の素子形成工程に注入イオンの活性化のため
のアニール工程や、ゲート酸化膜形成のための熱酸化工
程など１０００℃以上の高温処理を必要とする工程があ
るためで、シリコン・プロセスを通すためには熱衝撃性
に優れていることが必須である。また、アルカリ・イオ
ン汚染を避けるためでもある。

【００４０】また、素子形成工程において温度サイクル
による単結晶シリコン薄膜層と石英基板の熱応力差によ
る単結晶シリコン薄膜の欠落やクラックが皆無でなけれ
ばならない。単結晶シリコン薄膜の厚みを薄くする理由
は、この熱応力を低減することにある。

【００４１】薄膜化研磨においてシリコン活性層の厚み
を０．５ミクロンとすると、その厚み精度は±０．０５
ミクロン以下が要求される。そのため、高精度研磨法
や、酸化膜からなる研磨停止領域を有する選択ポリッシ
ング法、不純物濃度差によるエッチング停止層を有する
選択化学エッチング法などが検討されている。

【００４２】即ち、貼り合わせＳＯＩ基板では従来のシ
リコン・プロセスを用いて駆動回路を形成しようとする
と上記の理由から高価な石英基板を支持基板として使用
する必要があり、比較的小型のＡＭＬＣＤに用途が限定
される。

【００４３】低価格、高解像度の液晶パネルを実現する
ため、石英ガラスに比べて安価な低融点ガラス基板を平
坦に研磨しこれに単結晶シリコン基板を低温で静電圧接
或いは熱接合し、単結晶シリコン基板を薄膜化除去して
駆動基板とすることも提案されている。

【００４４】半導体集積回路技術、特に低融点ガラス基
板を支持基板として使用する例は、従来から低温堆積可
能なアモルファス・シリコン半導体薄膜を利用した半導
体装置において一般的で有るが、高温プロセスであり少
数キャリア・デバイス作製をその主目的とする単結晶シ
リコン・プロセスにおいては前記の理由から実現は容易
でない。

【００４５】しかも、ＳＯＩ基板作製後に駆動回路を形
成することから、ガラスに含まれるアルカリ・イオンに
よる半導体素子形成工程の汚染、及び前記シリコン・プ
ロセスの低温化、半導体装置動作の信頼性確保など、石
英基板を支持基板とする場合に比べて解決すべき問題が
多く、現状では実用的なプロセスが確立していない。

【００４６】衆知のごとく高温のシリコン・プロセスに
おいては、最終層として無機パッシベーション材料とし
てＳｉＯ₂やＢＰＳＧ、ＰＳＧ、等の薄膜を熱ＣＶＤ法
を用いて溶融温度近傍で堆積形成する例や、ＰｂＯ（酸
化鉛）やＳｉＯ₂を主成分とする低融点ガラス薄膜をガ
ラス沈着法を用いて低温形成する方法などが実用化され
ているが、何れの形成方法も支持基板となるような厚膜
を形成すると熱による線膨張係数の違いによるクラック
を発生するという問題や形成時間が長時間におよぶ、等
の問題があり、数千オングストローム程度の薄膜に限っ
て利用されている。

【００４７】従来のＳＯＩ構造を有する半導体装置の形
成方法としては、前記のようにＳＯＩ基板を完成させた
後に半導体装置を形成する方法以外に、単結晶シリコン
基板上に半導体装置を形成しその表面にポリイミドやエ
ポキシ、ワックス或いはボロン・リン・シリケート・ガ
ラス（以下、ＢＰＳＧと記す）、等の接着剤を介して第
１の支持基板に接着し、単結晶シリコン基板の裏面を研
磨、等で除去し、更に除去面に接着剤を介して他の第２
の透明支持基板を接着し、第１の支持基板及びその接着
剤を除去して集積配置された素子が形成されたＳＯＩ構
造の基板を完成する方法が提案されている。

【００４８】この方法は半導体装置を事前に作製し、そ
の最終段階で支持基板に貼り合わせ、半導体基板側裏面
から半導体装置を研ぎ出すもので、デバイス・トランス
ファ法（ＤｅｖｉｃｅＴｒａｎｓｆｅｒ：以下、ＤＴ
法と記す）ＳＯＩと呼ばれ、ニェーレン、等によって最
初にその方法が提案された（Ｊ．Ａ．ｖａｎＮｉｅｌ
ｅｎ，Ｍ．Ｊ．Ｊ．Ｔｈｅｕｎｉｓｓｅｎａｎｄ
Ｊ．Ａ．Ａｐｐｅｌｓ，ＰｈｉｌｉｐｓＴｅｃｈｎｉ
ｃａｌＲｅｖｉｅｗ，ｖｏｌ．３１，ｎｏ．７／８／
９，ｐｐ．２７１−２７５，１９７０。あるいは、米国
特許ＵＳＰ３６７７８４６）。

【００４９】その作製方法を図１６（Ａ）から（Ｅ）を
用いて説明する。

【００５０】まず図１６（Ａ）に示すように、ｎ⁺型単
結晶シリコン・ウェ−ハ６３上のｎ型エピタキシャル層
６４にＵＨＦ帯ＭＯＳトランジスタ６５を衆知のシリコ
ン・プロセスを用いて形成する。次に図１６（Ｂ）に示
すように、表面にワックス６６を介してガラス基板６７
を貼り付ける。更に図１６（Ｃ）に示すように、トラン
ジスタの裏面のｎ⁺型単結晶シリコン６３及びｎ型エピ
タキシャル層６４を電気化学的エッチングにより除去
し、厚さ２ミクロンと薄くする。次に、図１６（Ｄ）に
示すように、ワックスとガラス基板を取り除く。最後に
図１６（Ｅ）に示すように、トランジスタ裏面（前記エ
ッチング面）にポリマ６８を塗布し、セラミック基板６
９に接着して支持するものであった。

【００５１】その後、薄膜化方法の改良として、単結晶
シリコン薄膜とのエッチング液に対する選択性を利用し
てＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆ
Ｓｉｌｉｃｏｎ）酸化層をストッパとし、ポリッシン
グによる機械研磨とアミン系エッチング液による化学エ
ッチングを併用する選択ポリッシング・トランスファ法
によるバイポーラ型トランジスタの石英基板への転写方
法が、浜口、等により報告された（第４６回応用物理学
会学術講演会・講演予稿集、講演番号１ｐ−Ｖ−９、１
９８５年）。

【００５２】ここではポリイミドを接着剤として、石英
ガラス基板で支持する構造となっていた。

【００５３】一方、光学レンズとしてガラス材料からな
るブロックを例えば非球面形状を有する金型を用いてモ
ールド加工する技術が工業的に実用化されている（特公
昭５４−３８１２６。特開昭５２−４５６１３。特開昭
５８−８４１３４。松坂健三：応用機械工学、４月
号、ｐｐ．１５９〜１６５、１９８６年）。

【００５４】これは加圧成形法に類し、窒素雰囲気中で
ガラス材料をその屈伏点（Ａｔ）温度程度に加熱して軟
化させ、金型で押圧してその形状に変形加工するもので
ある。複雑な非球面形状を切削、研磨すること無く金型
内で一発加工ができることからレンズ加工の省力化、低
コスト化の手段として注目されている。しかも、光学ガ
ラスはその屈折率、分散などの光学性能により２００種
類以上もあり、屈伏点は４００〜７５０℃の広い範囲に
分布している。また、加圧成形可能なガラス材料という
観点からは電気的絶縁性のものから導電性のものまで豊
富に提供されている。

【００５５】図１１は、ガラス材料の一般的な膨張曲線
を示すものである。ガラス材料を室温から加熱すると直
線に近い形で膨張し、ある温度になると急に膨張が大き
くなる。これはガラスが弾性状態から粘弾性状態に移る
ことを意味し、２つの直線の交点を転移点（Ｔｇ）とい
う。温度を更に上げていくと伸びは止まり、逆に縮んだ
ような曲線になる。これはガラスの軟化によるへたりの
ためで、この温度を屈伏点（Ａｔ）という。この温度以
上では比較的容易にガラスを変形させることができる
が、冷却中に再結晶化、等の組成変化や表面と内部との
収縮固化の差による引っ張り応力により変形を生じる場
合がある。従って、転移点以上で屈伏点以下の温度領域
での伸びの急激な変化を利用しさらに加圧することで軟
化不足を補う加圧成形が行われる。

【００５６】また、従来のポリッシングに替わる研磨技
術として森、等によりＥｌａｓｔｉｃＥｍｉｓｓｉｏ
ｎＭａｃｈｉｎｉｎｇ（以下、ＥＥＭと記す）法やＣ
ｈｅｍｉｃａｌＶａｐｏｒｉｚａｔｉｏｎＭａｃｈ
ｉｎｉｎｇ（以下、ＣＶＭと記す）法、あるいは、ボリ
ンジャー等によりＰｌａｓｍａ−ＡｓｓｉｓｔｅｄＣｈ
ｅｍｉｃａｌＥｔｃｈｉｎｇ（以下、ＰＡＣＥと記
す）法、等の表面加工法が提案されている（ＥＥＭ法に
関しては、森勇蔵、他：精密機械、４３巻、５号、ｐ
ｐ．２０〜２６、１９７７年。ＣＶＭ法に関しては森
勇蔵、他：精密工学会春季大会学術講演会講演論文集、
Ｍ２３、ｐｐ．５１７〜５１８、１９９１年。ＰＡＳＥ
法に関しては、Ｌ．Ｄ．Ｂｏｌｌｉｎｇｅｒａｎｄ
Ｃ．Ｂ．Ｚａｒｏｗｉｎ，“Ｒａｐｉｄ，Ｎｏｎ−ｍｅ
ｃｈａｎｉｃａｌ，ＤａｍａｇｅＦｒｅｅＦｉｇｕｒ
ｉｎｇｏｆＯｐｔｉｃａｌＳｕｒｆａｃｅｓＵ
ｓｉｎｇＰｌａｓｍａ−ＡｓｓｉｓｔｅｄＣｈｅｍ
ｉｃａｌＥｔｃｈｉｎｇ（ＰＡＣＥ），”ＳＰＩＥ
Ｖｏｌ．９６６，ＡｄｖａｎｃｅｓｉｎＦａｂｒｉ
ｃａｔｉｏｎａｎｄＭｅｔｒｏｌｏｇｙｆｏｒ
ＯｐｔｉｃｓａｎｄＬａｒｇｅＯｐｔｉｃｓ，Ｐ
Ｐ．８２−９０（１９８８））。

【００５７】ＣＶＭ法はプラズマ・ドライ・エッチング
の一種であり、１×１０⁵Ｐａ（パスカル）の圧力のＳ
Ｆ₆（六フッ化硫黄）ガス雰囲気下で平行平板電極間に
１４４ＭＨｚ（メガ・ヘルツ）のＶＨＦ帯高周波電力を
印加してカソード電極に局在する高密度プラズマを生起
し、電気的に中性のフッ素ラジカルを使って被加工物表
面をエッチング除去するものである。シリコン表面を除
去する場合、加工速度５０ミクロン／分以上で従来の機
械加工同様の加工速度が得られ、しかも０．０１ミクロ
ン以上の表面精度が得られることが報告されている。

【００５８】従来のポリッシングは加工精度が±３ミク
ロンと粗く、加工表面に与えるダメージが表面光起電力
効果（ＳｕｒｆａｃｅＰｈｏｔｏｖｏｌｔａｇｅ：以
下、ＳＰＶと記す）を用いた局在準位密度分布の変化に
よる評価ではアルゴン・イオン・スパッタ並に低いこと
が報告されている。しかも、大面積領域の加工が可能な
ことからウェーハ表面加工にとって理想的な加工方法で
あると考えられる。

【００５９】また、ＥＥＭ法は懸濁液中にある低弾性体
ポリウレタン回転球と加工物表面との間に生じる流体潤
滑現象を利用する加工方法で、ＺｒＯ₂（酸化ジルコニ
ュウム）、等の粉末粒子を加工物表面に供給し、数十Å
（オングストローム）程度の相互に接触した非常に狭い
領域で一種の原子間結合を発生させ、この結合による原
子単位の極微小量弾性破壊により加工物表面を除去する
ものである。除去領域の移動はＮＣ（Ｎｕｍｅｒｉｃａ
ｌｌｙＣｏｎｔｒｏｌｌｅｄ）にて行うことから比較
的狭い領域の加工となるが、ＣＶＭ法同様に高精度に、
且つ前記ＳＰＶ法による評価では化学エッチング並のダ
メージに抑えた表面加工が可能である。

【００６０】

【発明が解決しようとする課題】一般にＡＭＬＣＤは、
駆動回路上にマトリックス配線を電気的絶縁層を介して
多層構造で形成するため、数ミクロンの高低差を有する
凹凸が形成される。その表面は電気光学的物質層側に配
置する構造となっており、液晶材料の初期配向方向を規
制するために配向膜としてポリイミド樹脂、等を塗布
し、一方向にラビング処理が施されるが、凹凸があると
ラビング布が均一に接触せず、未処理領域が発生する。

【００６１】そのため初期配向方向が規定されず、ＡＭ
ＬＣＤを駆動する際に配向不良により意図する開閉がで
きなくなるという問題が生じる。

【００６２】また、画素電極と対向電極を接近させる
と、画素部に蓄積される電気容量が増して駆動電圧を低
くすることができ、消費電力を押さえる利点が生じる。
ところが、例えば駆動基板の最深部に位置するＭＯＳト
ランジスタのソース電極から信号線及び走査線の多層配
線を上回って画素電極を突出させるためには数ミクロン
の段差を乗り越えなければならず、平坦化が難しくなる
ばかりか、画素電極の断線を生じ易いという問題があ
る。

【００６３】一般に、使用可能な液晶材料としてはセル
・ギャップが１０ミクロン程度で配向するＴＮ液晶から
１ミクロン程度の強誘電性液晶まであるが、その何れを
選択使用しても数ミクロンの凹凸を許容することは難し
い。

【００６４】以上の問題は現状、冗長設計や平坦化処理
により対策されているが、高密度化におけるスペースの
制約や工程数の増加などの問題があった。これらのこと
から、駆動回路に初期段差が無いことが好ましいことは
言うまでもない。

【００６５】既に説明したように、高解像度ＡＭＬＣＤ
を低価格で供給する目的においてＤＴ法を用いた駆動基
板の作製方法は従来の他のＳＯＩ基板作製方法と比較し
て、駆動回路の動作信頼性、多層配線による非平坦面の
構造吸収性駆動電極面の平坦性、従来プロセスとの接合
性、基板作製工程数の簡略化、支持基板の選択自由度及
び低価格化等の数々の利点を有する。

【００６６】従来のＤＴ法における問題点は、トランジ
スタ裏面のシリコン層除去に際して、トランジスタ層を
第１の基板で支持し、薄膜化後はこれを取り外して再び
第２の支持基板に接着していたため、工程が複雑とな
り、第１の支持基板及びその接着層はトランジスタの裏
面除去工程にのみ使用されることから無駄な材料消費を
強いることにあった。

【００６７】そこで、一回の転写工程のみでＳＯＩ構造
を形成しＬＯＣＯＳ酸化膜を貫通して裏面配線を施す方
法が提案されており、工程の簡略化が図られると同時に
画素電極以外に裏面電極を形成することも可能となり基
板電位の制御、等の二次的効果も期待できる。

【００６８】ところが、従来法ではエポキシ系或いはポ
リイミド系の接着剤を支持基板との接着層として使用し
ていたために、裏面配線の形成に例えばスパッタ法やＥ
Ｂ（電子ビーム）蒸着法、等の基板加熱を必要とする金
属膜堆積法を使用することが接着剤の耐熱性やガス放出
の問題から難しかった。

【００６９】しかも、裏面パッシベーション膜としての
有機材料にはその吸湿性から水酸基、等の可動イオンに
よる素子特性変動の問題があり、単結晶シリコン活性層
を直接封止することには問題がある。

【００７０】さらには、ＡＭＬＣＤの駆動基板として利
用する観点からは、フィールド酸化膜に貫通するコンタ
クト・ホールを形成することで工程が複雑になり、しか
もこれが画素領域やトランジスタの一部を占有するため
に開口率が低下しＡＭＬＣＤの輝度を暗くするという問
題があり、その配置方法の工夫が必要となる。

【００７１】一方、数ミクロンの高さ及び数ミクロンか
ら数百ミクロンの幅におよぶ複雑な凹凸を有する駆動回
路形成面と支持基板を貼り合わせることから、従来のＤ
Ｔ法において使用される接着剤は凹凸を十分に充填し且
つ平坦化するために、硬化前は低粘度で有ることが必要
となる。また、硬化後は裏面除去及びその後の処理工程
において支持基板との接着強度を補償すると同時に、硬
化に際しては接着剤の収縮による配線の断線や内部応力
による駆動回路特性の変動、等を発生させてはならな
い。

【００７２】その上、ＡＭＬＣＤの駆動基板として利用
するためには機械的堅牢性および光学的透過性、液晶セ
ル・ギャップを正確に保持するための機械的硬度を少な
くとも満たす必要がある。従来法では光学的透過性に関
して、ポリイミド、等の光学的吸収の大きい接着層が配
向膜以外に追加されるため透過性が低下するという問題
がある。

【００７３】衆知のごとく、ＭＯＳＦＥＴのチャネル
領域の厚みはトランジスタの動作特性、特にしきい値電
圧や最大相互インダクタンス（ｇｍ）に敏感に影響を及
ぼす。ＳＯＩ構造において例えばゲート長を１．５ミク
ロンに形成した場合、裏面加工によりデバイス活性層厚
が０．３ミクロンより薄くなると前記特性に与える影響
が顕著になることが報告されている。従って、ＤＴ法に
おいては各トランジスタの活性層厚を精度良く加工でき
るかどうかがその実現の成否を決定すると言っても過言
ではない。

【００７４】既に説明したように、前記ニェーレン、等
により高濃度不純物層を自己接合的エッチング停止層と
する化学的エッチングのみを使用する方法が提案された
が、シリコン・プロセスにおける高温処理による高濃度
不純物層からの活性層への不純物拡散の問題を含んでい
る。

【００７５】また前記浜口、等により提案されているよ
うに、シリコン酸化膜エッチング停止領域を形成し、ポ
リッシング・クロスとアミン系エッチング液を併用した
機械化学的エッチングによる選択ポリッシング法により
高精度に裏面の除去を行う方法が提案されているが、ポ
リッシングによる残留応力などのダメージがチャネル下
部近傍に潜在するという問題がある。

【００７６】何れにせよ、半導体装置において最も重要
な活性領域を直接加工することから、加工精度は勿論の
こと、加工外力による結晶欠陥の発生、残留応力の潜
在、不純物汚染、等、その電気的特性に影響を及ぼさな
いような加工方法を選択しなければならない。

【００７７】また、ＨＭＤ応用の観点からは、その光学
系としては非球面レンズ、等を用いて球面収差を排除し
たり、高視野角に対応するものなど高精度のレンズ系が
必要となる。

【００７８】（発明の目的）前記従来の技術の問題点に
鑑み、本発明は高速駆動性に優れた高解像度ＡＭＬＣＤ
を実現することを第１の目的とする。

【００７９】また、その駆動回路として従来のシリコン
・プロセスを用いて信頼性の高い大規模集積回路を形成
することを第２の目的とする。

【００８０】更に、本発明は光透過性に優れた駆動基板
を低価格の材料を使用して且つ簡便な方法で作製するこ
とを第３の目的とする。

【００８１】また、その応用を考慮してＡＭＬＣＤに光
学機能を付加することにより光学系の性能を改善した画
像呈示装置を実現することを第４の目的とする。

【００８２】

【課題を解決するための手段】前記課題を解決するため
の手段として、駆動電極と所定の信号に応じて該駆動電
極を励起するための駆動回路とが形成された駆動基板
と、これに対向配置された対向基板と、駆動基板と対向
基板の間に配置された電気光学物質層からなる光弁装置
において、半導体基板上に駆動回路及び画素領域を集積
配置して形成し、封止材でその表面を封止し、駆動回路
の入力電極側表面に加圧成形可能な光透過性ガラス材料
を熱的に軟化させ、モールド成形金型で押圧して駆動回
路形成面の起伏に沿って変形して密着させ、冷却硬化す
ることで駆動回路を支持する構造とし、半導体基板の裏
面を駆動回路を残して平坦に除去し、駆動回路のみをガ
ラス材料からなる支持基板に転写し、駆動回路の裏面の
画素領域には透明導電性材料からなる駆動電極を形成
し、電気絶縁性部材により封止しすることで駆動基板と
するものである。

【００８３】また、この駆動回路の一部は少なくともそ
の入力側電極、及び制御電極をガラス支持基板側に配置
し、その出力側電極を電気光学物質層側の駆動電極に電
気的に接続した構造を有し、駆動電極が駆動回路により
励起された時、電気光学物質層に作用してその光透過性
を制御するものである。

【００８４】ここで駆動基板に転写された駆動回路は、
少なくとも駆動電極以外のマトリックス状に配置された
複数の駆動素子、及び多層配線、更にこれを走査するた
めの走査回路、外部から入力された画像信号を処理し走
査回路に転送するための画像信号処理回路、及び外部入
出力端子を含む。これらの電気回路と光透過性画素領域
を形成した後、封止材を介してガラス材料で支持する構
造とし、成形されたガラス材料は光透過性に優れ、駆動
回路を支持する面と反対の面の形状は平面形状或いはレ
ンズ形状を有する。

【００８５】尚、少なくとも画素領域のガラス支持基板
側及び電気光学物質層側の封止材及び多層配線に用いる
電気絶縁性材料は光透過性を有し、電気光学物質層に接
する電気的絶縁層の少なくとも駆動回路の出力電極部に
は、駆動電極と電気的接触を実現するための開口を有す
るものである。

【００８６】更に、電気光学物質層に接する電気的絶縁
層の少なくとも画素領域を除く領域は遮光性を有し、少
なくとも駆動電極を除く領域には遮光性及び電気的導電
性を有する基板電位制御電極を有する。

【００８７】更にまた、駆動電極のガラス支持基板側の
画素領域に、電気絶縁層を介して該駆動電極とは電気的
に分離された透明導電性材料からなる電荷蓄積及び反転
駆動用電極を有する。

【００８８】一方、本発明の対向電極は透明基板上のカ
ラーフィルター上に形成した透明導電性の共通電極から
なり、半導体基板は単結晶シリコン基板からなる。駆動
素子はＭＯＳトランジスタ構造を有し、そのソース領域
及びドレイン領域は半導体基板の裏面除去される面まで
貫通形成し、ドレイン領域の裏面貫通部と駆動電極を電
気的に接続した構造を有する。その他の構造として、Ｍ
ＯＳトランジスタはフィールド酸化領域で電気的に分離
された構造を有し、ドレイン電極がフィールド酸化領域
を貫通して駆動電極と電気的に接続した構造を有する。

【００８９】光弁装置を挟んで配置した対をなす偏光板
の内、駆動基板のレンズ形状面側に配置する偏光板をレ
ンズ形状に沿って配置することもできる。

【００９０】本発明の電気光学物質としては液晶材料を
有し、駆動電極及び対向電極の電気光学物質層側には光
透過性の電気的絶縁性配向膜を有する。

【００９１】また、本発明のガラス材料の加圧成形加工
は、転移点（Ｔｇ）以上、好ましくは転移点以上で屈伏
点（Ａｔ）以下の温度範囲、より好ましくは屈伏点付近
の温度で実施し、ガラス材料としては駆動回路の非可逆
的電気変動温度よりも低い屈伏点温度を有するものを使
用する。その加工方法において、ガラス材料の駆動回路
支持部以外の裏面及び外縁は、モールド成形金型により
任意の形状に成形加工し、その金型の表面はガラス材料
及び半導体基板に関し離型性を有するものである。

【００９２】本発明の半導体基板の除去工程は、大気圧
以上のエッチング性ガス雰囲気中における高周波プラズ
マによるケミカル・ドライ・エッチングを使用し、その
終点検知は光学的膜厚測定手段により行う。

【００９３】また、これと組み合わせて、酸化物粒子と
被除去面との原子間結合による原子単位の極微小量破壊
により行いその終点検知は光学的膜厚測定手段により行
うものである。

【００９４】

【作用】本発明のＡＭＬＣＤ及びその製造方法におい
て、信頼性の高い衆知のシリコン・プロセスによって単
結晶シリコン・ウェーハ上に形成された半導体集積回路
は少なくとも駆動電極以外のマトリックス状に配置され
た複数の駆動素子、及び多層配線、更にこれを走査する
ための走査回路、外部から入力された画像信号を処理し
走査回路に転送するための画像信号処理回路、及び外部
入出力端子を含み、高解像度ＡＭＬＣＤを高速駆動す
る。また、その表面はこれらの回路を湿気による水酸基
イオンやガラス材料からのアルカリ・イオンの混入を防
止してその電気的動作特性を安定に保持するために無機
パッシベーション材料層で封止される。

【００９５】これらの半導体集積回路は駆動電極を除い
て低融点ガラス材料により埋め込んで支持され、平坦に
除去されたその裏面には電気的絶縁層を介して駆動電極
すなわち画素電極のみが露出した構造となることから、
電気光学的物質層に接する駆動基板の凹凸は従来の駆動
基板に比較して低減され、ラビング不良による前記電気
光学的物質層の光弁動作不良を改善することができる。
しかも、初期凹凸が小さく画素電極と共通電極との間隔
を狭くする上で有利である。

【００９６】これらの作用は、前記駆動素子としてのＭ
ＯＳトランジスタのソース領域を単結晶シリコン基板が
除去される裏面にまで貫通形成し、その裏面に直接駆動
電極を接続する構造とすることでさらに改善される。

【００９７】また、従来の半導体集積回路の樹脂モール
ド封止と同様に外部入出力端子を含んでガラス材料の加
圧成形加工により一体化することでパッケージング・ス
ペースを省略することができ、光学系の一部を前記駆動
基板が担う構造とすることもできることから高機能、軽
量、コンパクトな画像呈示装置を実現することが可能と
なる。

【００９８】しかも、駆動基板に成形される光学系とし
ては、金型による加工を行うことから非球面レンズや、
フレネル・レンズ、等、複雑な形状を有するものを再現
性良く、単工程で簡便に且つ低コストに加工することが
できる。

【００９９】本発明のＡＭＬＣＤの作製方法において、
支持基板となるガラス材料はこれら半導体集積回路に熱
的に或いは機械的な影響を及ぼさないことが必須であ
る。従って、低温で熱的に軟化し、この温度範囲におけ
る線膨張係数が前記半導体集積回路に使用される材料に
近似のものであることが好ましい。例えば、室温から３
００℃までの単結晶シリコンの線膨張係数を３．８×１
０^-6／℃とすると、本発明に使用するガラス材料の線膨
張係数も１０^-6／℃のオーダであることが好ましい。現
在市販されている光学ガラスのほとんどがこの要求を満
たしている。

【０１００】ここで、ガラス材料の成形温度として屈伏
点温度近傍にまで前記半導体集積回路を加熱する場合に
問題になるのはそれに使用される金属配線材料の耐熱性
である。

【０１０１】一般に、配線材料として使用されるアルミ
ニュウムは電気的抵抗率の低さから半導体集積回路とし
ては好ましい材料ではあるが、４５０℃以上に加熱する
とボイドの発生による断線や、含有シリコンの析出によ
る抵抗値の増加を生じる問題がある。成形温度が配線材
料の組成変化温度を越えるようなガラス材料を使用する
場合には、マイグレーション対策として開発された公知
の高融点金属合金、例えばモリブデン・シリコン（以
下、Ｍｏ−Ｓｉと記す）合金やタングステン・シリコン
（以下、Ｗ−Ｓｉと記す）合金、等を配線材料として使
用することが好ましい。

【０１０２】また、本発明ではガラス材料を軟化、加圧
成形することから前記半導体集積回路とガラス材料との
界面には無機パッシベーション材料層を配置し、工程簡
略化の目的から既に説明したような問題を有する従来の
ＤＴ法において使用された有機材料接着剤や研磨を必要
とする平坦化のためのＢＰＳＧ膜やＰＳＧ膜、等の厚膜
層は介しない構造としている。従って、ガラス材料はこ
の表面の凹凸形状の隙間を充填して密着するように軟化
時の表面粘度が十分に低いことが必要である。ただし、
表面粘度を下げる目的から成形温度をガラス材料の溶融
温度にまで高めることはガラス材料の局部的な再結晶化
を引き起こし熱的線膨張係数差を広げることになるた
め、加工条件に関しては十分な検討が必要となる。通常
は、加熱、冷却時のガラス材料内部と表面の温度分布を
シュミレーションし、局部的な温度差が生じないような
条件が選択される。

【０１０３】また、ガラス材料は徐冷後の室温状態にお
いては半導体集積回路を支持する役割を担うことから、
機械的強度に優れていることが必要となる。一般的な光
学ガラス材料はこれらの要求を十分に満たし得る材料で
あると同時に、金型と加熱密着する際に水蒸気、等によ
る空隙が生じないことが加工後の表面形状測定から確認
されている。しかも、徐冷硬化後は本発明のように凹凸
形状を有する方がアンカー効果による支持強度の増加が
期待できる。

【０１０４】尚、衆知の低融点ガラス接着剤層を平坦化
して平坦なガラス基板に接合させて半導体集積回路を支
持する構造は製作工程を複雑にするため、本発明の目的
からすると好ましくない。

【０１０５】次に、本発明における重要な製作工程は、
半導体集積回路形成裏面の単結晶シリコン基板の除去工
程である。既に説明したように、その加工精度はもとよ
り除去工程における結晶欠陥の発生や不純物による影響
を伴わない加工方法が前提となる。高温シリコン・プロ
セスで多用されるゲッタリング処理は、工程を経るにつ
れて順次その処理温度を下げていくＤＴ法においては裏
面除去後に適用することが困難である。

【０１０６】裏面除去においては６００ミクロンに及ぶ
厚いシリコン・ウェーハのほとんどを除去することか
ら、その加工速度は機械加工並に高速であることが必要
になる。既に説明したように、ＣＶＭ法やＥＥＭ法によ
るシリコン除去加工はこれらの要求を十分に満足する。
ただし、裏面の空間分解能のみを目的とした従来の適用
分野と異なり、ＭＯＳトランジスタの動作特性に加工量
が直接影響を及ぼす本発明への適用に関しては加工残し
厚み、即ちチャネル領域の厚み測定及びその加工速度へ
のフィードバックが必要になる。本発明では、これを解
決するために、まず加工物全体の形状を測定した後、シ
リコンの光学的膜厚測定が可能となる厚みにまで加工速
度が一定で加工時間によりその除去量を制御し、さらに
光学的膜厚測定を逐次適用しながら最終厚まで除去する
ものである。これにより、従来のようなＬＯＣＯＳ酸化
膜を用いる選択ポリッシング法に比べて種々の半導体集
積回路、例えばＳＯＩ構造を特徴とするものなどへの応
用自由度を高める。

【０１０７】除去後は露出したＭＯＳトランジスタ裏面
を封止する必要がある。既に説明したように、従来は有
機材料からなる厚膜を塗布していたが、本発明において
はガラス材料で半導体集積回路を支持していることから
無機パッシベーション材料を使用することができる。本
工程までに使用される材料は何れも４５０℃程度の耐熱
性を有することから、無機パッシベーション薄膜として
プラズマＣＶＤ法やスパッタリング法により堆積したＳ
ｉＯ₂膜やＳｉ₃Ｎ₄膜を利用することができる。最終
工程がパッシベーション処理工程である場合には有機パ
ッシベーション膜でも良いが、本発明のＭＯＳトランジ
スタのように裏面パッシベーション膜のコンタクトホー
ルを介して画素電極を取り出す場合には、金属膜蒸着時
の加熱によるガス発生やパッシベーション膜の変質、等
の問題があり無機パッシベーション膜が好ましい。

【０１０８】

【実施例】

（実施例１）前記目的を達成するために本発明を用いた
ＡＭＬＣＤの実施形態の一例を、その作製工程順に図１
（Ａ）から図３（Ｌ）を用いて説明する。尚、本発明の
駆動回路の構造的特徴を明瞭にするため、説明において
はＡＭＬＣＤの１個の画素部の断面を代表的に例示す
る。

【０１０９】図の説明において、図１（Ａ）から（Ｇ）
は従来のシリコン・プロセスを用いた本発明の画素スイ
ッチングＭＯＳＦＥＴの作製工程を示す。

【０１１０】また、図２（Ｈ）から（Ｊ）はガラス材料
の加圧成形加工工程を示し、図３（Ｋ）は裏面のシリコ
ン除去工程を、図３（Ｌ）は本発明のＡＭＬＣＤの断面
概略図を示す。

【０１１１】まず、図１（Ａ）において、イントリンシ
ック・ゲッタリング（以下、ＩＧと記す）処理したｐ型
チョクラルスキー（以下、ＣＺと記す）単結晶シリコン
基板１を用意する。本実施例においてＩＧ処理した単結
晶シリコン基板を用いる理由は、本発明ではシリコン基
板の表面近傍のみを素子形成領域として利用し、その他
のほとんどの部分は最終的には除去することから、その
表面近傍、即ち約１ミクロンの厚み領域にのみ低欠陥領
域が存在すれば良いことによる。従って、単結晶シリコ
ン基板としては高価なフローティング・ゾーン（以下、
ＦＺと記す）単結晶シリコン基板を使用せずに安価なＣ
Ｚ基板を使用することができる。

【０１１２】このＩＧ−ＣＺ単結晶シリコン基板１の表
面を熱酸化処理し全面にＳｉＯ₂膜２を形成する。次
に、その上に熱ＣＶＤ法を用いてＳｉ₃Ｎ₄膜３を堆積
し、さらにレジスト４を被覆する。レジスト４をフォト
リソグラフィによりパターニングし、素子領域５のみを
残して除去する。この状態でエッチング処理を行いレジ
スト４により被覆されていない部分のＳｉＯ₂膜２及び
Ｓｉ₃Ｎ₄膜３を除去する。次に、レジスト４を除去し
た後、素子領域５を被覆するＳｉＯ₂膜２及びＳｉ₃Ｎ
₄膜３をマスクとして単結晶シリコン基板１の熱酸化処
理を行いフィールド酸化膜６を形成する。フィールド酸
化膜６によって単結晶シリコン素子領域５が囲まれた構
造となる。ここで、フィールド酸化膜６は最終的に形成
されるＭＯＳトランジスタの活性層の厚みよりも深く酸
化する。次に、マスクとして用いられたＳｉＯ₂膜２及
びＳｉ₃Ｎ₄膜３を除去する。図１（Ｂ）はこのように
して得られた単結晶シリコン基板１の加工状態を示す。

【０１１３】図１（Ｃ）に示す工程において、再び熱酸
化処理を行い、単結晶シリコン基板１の表面にゲート酸
化膜７を形成する。

【０１１４】図１（Ｄ）に示す工程において、熱ＣＶＤ
法により多結晶シリコン膜を堆積し、所定の形状にパタ
ーニングされたレジスト８を用いて選択的にエッチング
しゲート酸化膜７の上に多結晶シリコン膜からなるゲー
ト電極９を形成する。

【０１１５】図１（Ｅ）に示す工程において、レジスト
８を除去した後、ゲート電極９をマスクとしてゲート酸
化膜７を介して不純物リン（Ｐ）のイオン注入１０を行
い、活性化のための熱処理を行って単結晶シリコン基板
１にｎ⁺型ドレイン領域１１及びｎ⁺型ソース領域１２
を形成する。この結果、ゲート電極９の下方においてド
レイン領域１１とソース領域１２の間に不純物リンの注
入されていないｐ型トランジスタ・チャネル形成領域１
３が設けられる。ここで、ドレイン領域１１及びソース
領域１２は前記フィールド酸化膜６の深さよりも深く形
成されるものとする。

【０１１６】図１（Ｆ）に示す工程において、ドレイン
領域１１の上にあるゲート酸化膜７の一部を除去してコ
ンタクト・ホールを形成しておく。さらに、熱ＣＶＤ法
でＢＰＳＧ膜１４を堆積させて、ドレイン領域１１にコ
ンタクト・ホールを形成しておく。同時に多結晶シリコ
ン・ゲート電極９領域にもコンタクト・ホールを形成し
ておく。次に、このコンタクト・ホール部分を覆うよう
にスパッタリング法によりＷ−Ｓｉ合金膜が堆積され
る。さらにこのＷ−Ｓｉ合金膜を所定の形状にパターニ
ングされたレジスト（図示せず）を用いて選択的にエッ
チングし、ドレイン領域１１及び多結晶シリコン・ゲー
ト電極９領域に信号線となるドレイン電極１５及び走査
線Ｗ−Ｓｉ合金ゲート電極１６を形成する。

【０１１７】最後に図１（Ｇ）に示す工程において、熱
ＣＶＤ法でＰＳＧ膜１７を全面に堆積しパッシベーショ
ン処理される。また、工程の説明は省略するが画素スイ
ッチング・トランジスタ以外の走査回路、画像信号処理
回路、及び外部入出力端子も同時に形成が完了してお
り、本発明の素子基板１８が完成する。

【０１１８】ここまでの工程において従来の駆動基板と
大きく異なる箇所は、ＭＯＳトランジスタのソース領域
１２の構造である。図１（Ｇ）から明かなように、ソー
ス領域１２には画素電極への出力用コンタクト・ホール
が存在せずゲート酸化膜７で封止した構造を有する。ま
た、画素領域１９にも画素電極を有しないことから、前
記層間絶縁膜としてのＢＰＳＧ膜１４は画素領域の前記
フィールド酸化膜６上には形成しなくても良い。

【０１１９】次に、素子基板１８を支持基板となるガラ
ス材料に転写するための加圧成形加工工程に進む。

【０１２０】図２（Ｈ）は本発明の加圧成形加工に使用
する圧縮成形機２０を示す。

【０１２１】図中、まず下金型２１上に前記素子基板１
８の単結晶シリコン基板１側がくるように配置し、上金
型２２及び胴型２３を含む圧縮成形機２０全体を大気圧
窒素雰囲気下でガラス材料の屈伏点温度にまで加熱して
おく。次にフリント系光学ガラスであるＳＦ４（転移点
４５３℃、屈伏点４７７℃、線膨張係数８．９×１０^-6
／℃）からなるガラス・ブロック２４を予備加熱室（図
示せず）で予め転移点温度以上に加熱しておき、圧縮成
形機２０内に挿入する。ここで、ガラス・ブロック２４
の形状はこれを溶融させずに加工することから最終形状
に近似の形状であることが好ましい。

【０１２２】ガラス・ブロック２４の温度が屈伏点温度
に達したところで上金型２２を下げて、ガラス・ブロッ
ク２４を素子基板１８の駆動回路形成面に押し当て加圧
することで、その表面を上金型２２の平面形状及び駆動
回路形成面の凹凸形状に変形、密着させる。ここで、素
子基板１８及びガラス・ブロック２４と金型２１及び２
２が密着しないように金型表面は窒化チタン、等の離型
性に優れた被膜をコーティングしておくのが好ましい。

【０１２３】次に、図２（Ｉ）に示す工程において、加
圧を解除して上金型２２を上昇させ、素子基板１８がガ
ラス・ブロック２４に密着、支持された駆動基板２５を
取り出し室温にまで徐冷する。

【０１２４】図２（Ｊ）は素子基板１８がガラス・ブロ
ック２４により支持された駆動基板２５の断面を示す。

【０１２５】次に、本実施例の駆動基板２５の素子基板
１８の裏面シリコン除去工程について図３（Ｋ）を用い
て説明する。

【０１２６】図中、ＣＶＭ装置２６は１×１０⁵Ｐａ以
上の圧力に耐える容器の内部にカソード電極板２７とア
ノード電極板２８を平行に配置した構造であり、アノー
ド電極２８及び圧力容器は電気的に接地する。一方、カ
ソード電極２７はこれらと電気的に絶縁されて１４４Ｍ
Ｈｚの高周波電源２９に整合装置３０を介して接続され
ている。

【０１２７】処理する駆動基板２５はアノード電極２８
上に素子基板１８の裏面シリコン側をカソード電極２７
に向けて載置する。次に、ＣＶＭ装置２６内にＳＦ
₆（六フッ化硫黄）ガスを１×１０⁵Ｐａの圧力になる
まで導入し、高周波電源２９からカソード電極２７に高
周波電力を印加する。これによりＳＦ₆分子は励起され
てカソード電極２７表面に高密度のプラズマ領域３１が
生起する。ＣＶＭ法では高圧力雰囲気のためイオン種は
加工面にまで到達せず、電気的に中性のフッ素ラジカル
のみがシリコンのエッチングに寄与する。ただし、この
フッ素ラジカルの寿命も高圧力雰囲気のため短く、カソ
ード電極２７近傍でのみエッチングに寄与することから
前記駆動基板２５の裏面シリコンのみがフッ素ラジカル
と反応してＳｉＦ₄（四フッ化シリコン）ガスとなり除
去される。

【０１２８】駆動基板２５の裏面シリコン除去領域３２
は前記画素領域のフィールド酸化膜６まで均一且つ平坦
に除去される。ここで、シリコン除去領域３２の最終除
去は光学的膜厚測定法を用いてフィールド酸化膜６上の
シリコン層厚を測定しながら除去加工を継続し、フィー
ルド酸化膜が露出したところで加工を終了する。この
時、既に説明したように画素ＭＯＳトランジスタのドレ
イン領域１１及びソース領域１２はフィールド酸化膜６
よりも深く形成されているために、図３（Ｋ）に示した
ように既にその一部は露出している。

【０１２９】次に、図３（Ｌ）に示すように、裏面シリ
コンを除去した駆動基板２５の裏面全面にプラズマＣＶ
Ｄ法を用いてＳｉＯ₂膜３３を堆積し、所定の形状にパ
ターニングされたレジスト（図示せず）を用いて画素Ｍ
ＯＳトランジスタのソース領域１２の裏面部のみにコン
タクト・ホールをエッチング処理して形成する。さらに
スパッタリング法を用いてＩＴＯ、等の透明導電膜をコ
ンタクト・ホールを覆って全面に堆積し、所定の形状に
パターニングされたレジスト（図示せず）を用いて、画
素領域１９及びソース領域のコンタクト・ホールに各画
素に分離された画素電極を形成することにより、本発明
のＡＭＬＣＤ用駆動基板２５が完成する。

【０１３０】さらにＡＭＬＣＤとするために、駆動基板
２５を各パネル毎に切断分離し、画素電極側表面にポリ
イミド、等の配向膜３５を塗布してラビング処理し、同
じくガラス基板３６表面にラビング処理した配向膜３
７、透明導電膜からなる共通電極３８及びカラー・フィ
ルタ３９を有する対向基板４０をセル・ギャップを規定
して対向配置し、その間に液晶材料４１を注入、封止し
て液晶セルとする。さらに、その外側に偏光板４４ａ及
び４４ｂを配置してＡＭＬＣＤを完成する。尚、入射光
は駆動基板２５側或いは対向基板４０側のどちらか一方
から入射する構造とする。

【０１３１】本実施例においては画素ＭＯＳトランジス
タとしてｎチャネルＭＯＳＦＥＴの製造工程を説明し
たが、ｐチャネルＭＯＳＦＥＴであっても良い。ま
た、ＭＯＳトランジスタ以外の半導体装置であっても本
発明のＤＴ基板作製法の実施において制限を受けるもの
ではない。

【０１３２】また、本実施例では加圧成形可能な材料と
して光学ガラスを例としたが、パッシベーション処理後
の工程であることから耐熱性及び光透過性を満たせばそ
の他の誘電体材料や導電性材料を使用することができ
る。また、シリコン除去方法に関しても前記ＣＶＭ法や
光学的膜厚測定法に限定されるものではなく、半導体装
置に対する影響が許容できるならば他の方法であっても
良い。

【０１３３】（実施例２）既に説明したように、画素Ｍ
ＯＳトランジスタのソース電極からフィールド酸化膜を
貫通して画素電極に駆動信号を伝達する構造を有するＡ
ＭＬＣＤ用駆動基板を作製することも可能である。本発
明を用いて作製する工程を図４（Ａ）から（Ｃ）を用い
て説明する。尚、ＭＯＳトランジスタ作製工程において
前記実施例１と同様の工程に付いては説明を省略する。

【０１３４】図４（Ａ）は本発明の実施例２における画
素ＭＯＳトランジスタの断面略図である。図は１画素分
の断面を例示する。本実施例においては図１（Ｅ）まで
の工程と同様の工程でＭＯＳ構造を形成する。

【０１３５】本実施例の特徴は、この工程においてエッ
チング処理して画素領域１９のフィールド酸化膜６及び
ＢＰＳＧ層間絶縁膜１４を貫通してコンタクト・ホール
を形成しておき、ドレイン電極１５と同時にＷ−Ｓｉ合
金膜を堆積し、所定の形状にパターニングされたレジス
ト（図示せず）を用いてソース領域１２と画素領域のコ
ンタクト・ホールを接続するソース電極７０を形成する
点にある。ここで、フィールド酸化膜６はＭＯＳトラン
ジスタの活性層厚よりも深く形成されており、これを貫
通する前記ソース電極７０は裏面シリコン除去によりＭ
ＯＳトランジスタ裏面に露出するものとする。

【０１３６】図４（Ｂ）の工程において、実施例１と同
様にガラス・ブロック２４の加圧成形加工を経て、図示
するように駆動回路をガラス・ブロックに転写する。さ
らに、同様の裏面シリコン除去工程を経てＭＯＳトラン
ジスタの裏面までシリコンを除去すると、同時にソース
電極７０も裏面に露出する。

【０１３７】図４（Ｃ）は本実施例のＡＭＬＣＤの断面
構造を示す概略図である。図４（Ｂ）で裏面シリコンを
除去した駆動基板２５の裏面全面にプラズマＣＶＤ法を
用いてＳｉＯ₂膜３３を堆積し、所定の形状にパターニ
ングされたレジスト（図示せず）を用いてソース電極７
０の裏面露出部のみにコンタクト・ホールをエッチング
処理して形成する。さらにスパッタリング法を用いてＩ
ＴＯ、等の透明導電膜をコンタクト・ホールを覆って全
面に堆積し、所定の形状にパターニングされたレジスト
（図示せず）を用いて、画素領域１９及びソース電極７
０のコンタクト・ホールに各画素に分離された画素電極
を形成することにより、本発明のＡＭＬＣＤ用駆動基板
２５が完成する。

【０１３８】さらにＡＭＬＣＤとするために、駆動基板
２５を各パネル毎に切断分離し、画素電極側表面にポリ
イミド、等の配向膜３５を塗布してラビング処理し、同
じくガラス基板３６表面にラビング処理した配向膜３
７、透明導電膜からなる共通電極３８及びカラー・フィ
ルタ３９を有する対向基板４０をセル・ギャップを規定
して対向配置し、その間に液晶材料４１を注入、封止し
て液晶セルとする。さらに、その外側に偏光板４４ａ及
び４４ｂを配置してＡＭＬＣＤを完成する。尚、入射光
は駆動基板２５側或いは対向基板４０側のどちらか一方
から入射する構造とする。

【０１３９】本実施例において、ソース電極７０の貫通
部が画素領域１９の一部を占有し前記実施例１と比較し
て開口率が低下する欠点はあるが、画素電極の平坦化に
関しては同様に有利である。尚、画素ＭＯＳトランジス
タに関しては前記実施例１と同様にｎチャネル或いはｐ
チャネルＭＯＳＦＥＴの何れであっても良い。また、
スイッチング・デバイスであればＭＯＳトランジスタ以
外の半導体装置であっても良い。

【０１４０】また、本実施例では加圧成形可能な材料と
してガラス・ブロックを例としたが、パッシベーション
処理後の工程であることから耐熱性及び光透過性を満た
せばその他の誘電体材料や導電性材料を使用することが
できる。また、シリコン除去方法に関しても前記ＣＶＭ
法や光学的膜厚測定法に限定されるものではなく、半導
体装置に対する影響が許容できるならば他の方法であっ
ても良い。

【０１４１】また、図４においてＭＯＳトランジスタの
ドレイン領域１１及びソース領域１２は実施例１と同様
にフィールド酸化膜６よりも深く形成し裏面シリコン除
去時にその裏面の一部が除去される構造としたが、本実
施例２においてはソース電極７０を裏面にまで貫通形成
する構造を特徴とすることから、逆に前記ドレイン領域
１１及びソース領域１２よりもフィールド酸化膜６を深
く形成し、裏面シリコン除去面がこれらの領域に達しな
い構造とすることもできる。これは、裏面シリコンの除
去精度がＭＯＳトランジスタの動作に与える影響が軽減
することから加工上有利となる。

【０１４２】（実施例３）本発明はＡＭＬＣＤ用駆動基
板としてガラス・ブロックを加圧成形するものであるこ
とから、その成形形状については金型の形状により任意
の複雑で細密な形状を再現性良く形成できるという特徴
を有する。即ち、駆動回路転写面の裏面は前記実施例で
説明したような平面である必要はなく、曲面を自由に成
形加工できることから、これをレンズ曲面とすることで
収差や周辺画素からの光量、等、従来の光学系の性能を
改善することが可能となる。

【０１４３】このような特徴を説明するために、光学系
の球面収差を改善する非球面レンズ形状を採用した本発
明の駆動基板の作製方法について、図５（Ａ）、（Ｂ）
を用いて説明する。

【０１４４】図５（Ａ）は、本発明の実施例３のＡＭＬ
ＣＤ用駆動基板の加圧成形加工工程を説明するための図
である。図中、加圧成形機２０の内部には前記実施例と
同様に駆動回路形成領域７１をガラス・ブロック２４側
に配置した駆動基板１８をセットする。加圧成形機２０
の上金型７２には非球面凸レンズ形状を加工するための
非球面凹レンズ面７３が加工されている。図中実線が非
球面であり、破線は参照球面を表す。本実施例の加圧成
形工程においてガラス・ブロック２４の裏面は非球面凸
レンズ形状７４に成形される。

【０１４５】さらに、前記実施例と同様に裏面シリコン
１８を除去し、画素電極を形成し駆動基板２５を完成す
る。

【０１４６】図５（Ｂ）は、本実施例の非球面凸レンズ
形状を有する駆動基板２５をＡＭＬＣＤに組んだ状態を
示す。図中入射光の光軸に近い光線とＡＭＬＣＤの周辺
からの光線は一点に結像し、収差が取り除かれる。

【０１４７】また、図６は本実施例のＡＭＬＣＤを搭載
したＨＭＤの光学系を示す。図中、非球面凸レンズ形状
を有する左右眼用ＡＭＬＣＤ５３１及び５４１を従来の
光学系に付加する構造とした。

【０１４８】このような非球面形状のレンズは高性能で
ある反面、高精度加工が要求され従来の機械研磨では加
工コストが高いという欠点があった。ガラス・モールド
はこのような高精度の非球面レンズを一発成形できるこ
とは既に説明した通りであるが、本発明においてはさら
に駆動基板としても同時に加工ができることから加工工
程を大幅に省略することができるばかりでなく、駆動基
板に付加的な機能を共存させることも可能となる。

【０１４９】本実施例においては凸レンズ形状の作製方
法を例示したが、必要に応じて凹レンズも加工できる。

【０１５０】（実施例４）前記実施例以外の光学機能を
付加した駆動基板の作製方法に付いて説明する。

【０１５１】実施例４としては、駆動基板にバイナリー
（ｖｉｎｅｒｙ）・レンズを形成する場合について、そ
の工程を図７（Ａ）及び（Ｂ）を用いて説明する。

【０１５２】バイナリー・レンズは屈折型レンズから波
面変換機能に影響しない部分、即ち光の波長の整数倍の
光路差を与える部分を取り除いて輪帯状レンズ（フレネ
ル・レンズ）としたものである。従って、屈折型レンズ
と同様に任意の光波面を所望の光波面に変換することが
でき、階段状表面形状で高い回折効率が得られ、従来の
回折光学素子に比べて高い光利用率が得られる。しか
も、薄く、且つ軽量であるという特徴を有する。

【０１５３】従来のバイナリー・レンズはホトリソグラ
フィーを用いて製作されるが、屈折型レンズと同等の性
能を発揮するためにレベル数、即ち階段の数を増やすと
プロセスの回数を増やさなければならず、製作コストが
高くなるという欠点があった。

【０１５４】本実施例では加圧成形工程において、駆動
回路の転写工程と同時に、高レベルのバイナリー・レン
ズを加工できる。

【０１５５】図７（Ａ）において、加圧成形機２０の上
金型７５には高レベルの階段状表面形状を有するバイナ
リー・レンズ面７６が加工されており、前記実施例同様
に加圧成形加工により、駆動基板２５のガラス・ブロッ
クにはバイナリー・レンズ面７７が転写成形される。

【０１５６】さらに、前記実施例と同様に裏面シリコン
１８を除去し、画素電極を形成し駆動基板２５を完成す
る。

【０１５７】図７（Ｂ）は本実施例のバイナリー・レン
ズ面７７を有する駆動基板２５をＡＭＬＣＤに組み込ん
だ状態を表す。このように、バイナリー・レンズを用い
ることで前記非球面レンズを付加した駆動基板に比べて
更に薄く、軽量に形成できる。

【０１５８】（実施例５）前記実施例の半導体装置は、
その裏面シリコンを除去することから電気的には基準と
なる電位を持たないフローティング・デバイスとなりや
すい。これはＳＯＩ構造のデバイスにおいて顕著であ
り、外部ノイズなどの影響を受けやすいという問題があ
る。そこで、バルク・デバイス同様に基板電位を制御す
る手段として裏面の絶縁層上に基板電位制御用電極を付
加することが考えられる。

【０１５９】また、ＡＭＬＣＤにおける特有の問題とし
て、入射光により画素スイッチング素子に光起電力が発
生する。特にスイッチング素子を遮断動作する場合に漏
れ電流となりＯＦＦ電流を増加させトランジスタのＯＮ
／ＯＦＦ比を低下させる。その対策としては、スイッチ
ング素子を入射光から遮光する方法や素子の活性層厚を
薄くして入射光に対して透過性を有する構造とするなど
の方法が考えられる。

【０１６０】本発明を用いてもこれらの対策を実施する
ことは容易である。本発明の実施例５として、図８にこ
れらの対策を講じた画素部の駆動素子の断面構造を示
す。

【０１６１】図中、前記基板電位及び漏れ電流の問題を
解決するために画素領域の透明駆動電極３４以外の裏面
絶縁物層３３上に駆動素子を遮光し、且つ基板電位を保
持するための金属電極８０を設ける構造とする。その作
製工程の一部は既に説明した実施例１と同様の工程にて
実施され、裏面シリコンを除去した後、プラズマＣＶＤ
法を用いてＳｉＯ₂膜３３を堆積し、更にスパッタリン
グ法を用いて遮光可能な厚みのアルミニュウム膜８０を
堆積し所定の形状にパターニングされたレジストを用い
て駆動素子裏面を被覆するように形成配置する。次に再
びＳｉＯ₂膜８１を堆積し、所定の形状にパターニング
されたレジストを用いてソース領域１２裏面に貫通する
コンタクト・ホールをエッチングにより開口する。次に
ＩＴＯ透明電極を堆積し、パターニングして駆動電極３
４を形成する。最後に、ポリイミド配向膜３５を全面に
塗布して駆動基板を完成する。

【０１６２】ここで、基板電位制御用電極８０は全ての
画素駆動素子に渡って電気的に接続する。その電位は、
電気的に接地しても、また任意の電位に制御しても良
い。

【０１６３】これにより、駆動素子の安定動作と高諧調
性が実現できる。

【０１６４】（実施例６）本発明によってセル・ギャッ
プを狭めて駆動電圧を引き下げることができることか
ら、ＡＭＬＣＤの消費電力を少なくする利点が生じるこ
とは既に説明したが、更に駆動電極と共通電極との間の
電荷蓄積容量を高めることで各画素の駆動時間即ち電荷
蓄積時間を短縮することができる。その一手段として前
記駆動電極に対向して電荷蓄積用電極を設けることが考
えられ、セル・ギャップと駆動電極面積、及び電気光学
物質の誘電率により決定される画素の電荷蓄積容量を上
回って電荷を蓄積することができる。

【０１６５】本発明の実施例６として、図９に電荷蓄積
用電極を設けた画素駆動素子の一例を示す。

【０１６６】図中、実施例１の多結晶シリコン・ゲート
電極９形成工程に引き続いて、画素部のフィールド酸化
膜６上にスパッタリング法を用いてＩＴＯ透明電極を堆
積し、所定の形状にパターニングされたレジストを用い
て駆動電極３４と対向する画素領域に電荷蓄積用電極８
２を形成配置する。次に、実施例１において説明した工
程と同様に層間絶縁膜としてのＢＰＳＧ膜１４、ソース
電極、ゲート電極、パッシベーションとしてのＰＳＧ膜
１７を堆積する。尚、本実施例７はＡＭＬＣＤ用駆動基
板として前記実施例６において採用した遮光及び基板電
位制御を目的とする基板電位制御アルミニュウム電極８
０及びＳｉＯ₂層間絶縁膜８１をも付加した構造として
いる。

【０１６７】ここで、電荷蓄積用電極８２は全ての画素
に渡って電気的に接続されており、その電位は電荷蓄積
時には電気的に接地、或いは任意の電位に制御すること
ができる。本実施例においては電荷蓄積用電極８２の誘
電体層としてフィールド酸化膜６、ＳｉＯ₂膜３３及び
８１を配置したが、蓄積容量をさらに増加させるために
誘電体層の一部即ち画素部のみＳｉＯ₂膜３３及び８１
を除去した構造とすることもできる。

【０１６８】電荷蓄積用電極８２のその他の利用方法と
しては、液晶駆動終了後に前記蓄積電荷を強制的にキャ
ンセルすることで光弁動作を強制的に初期化し、引き続
く電荷蓄積動作までの時間を短縮することができる。こ
の場合には一画面毎に電荷蓄積電極８２に逆バイアス電
圧を印加して、画素部に蓄積される電荷を排除する。（実施例７）次に、本発明の裏面シリコン１８の除去工
程において使用するＣＶＭ装置の形態に付いてその内部
構造の一部を図１０を用いて説明する。

【０１６９】既に説明したように、本発明において半導
体装置裏面のシリコンの厚みは極めて精度良く除去しな
ければならない。本発明においては従来の駆動基板の加
工前形状測定に付加して除去加工途中のシリコン厚測定
を行い、そのデータを加工時間及び加工条件にフィード
バックすることで加工精度を高める工夫をした。

【０１７０】図１０において、被加工物である駆動基板
２５は回転可能なアノード電極２８上に複数枚載置され
ており、その回転領域の一部に固定されたカソード電極
２７が高周波電源２９に接続されて配置してある。同様
に、回転領域の一部には駆動基板２５のシリコン厚を測
定するための駆動基板の全領域にわたってＸＹ方向に移
動可能な光学的膜厚測定手段７８を配置してある。

【０１７１】シリコン除去加工は、まずカソード電極２
７直下において光学的膜厚測定が可能な厚みにまで駆動
基板２５ａの裏面シリコンを除去し、アノード電極２８
を回転して駆動基板２５を順次移動する。次に、光学的
膜厚測定手段７８直下の駆動基板２５ｂ全域のシリコン
厚を測定して、そのデータをコントローラ７９に記憶さ
せておき、再びカソード電極直下に移動させてデータを
もとに加工時間、等を制御して正確にシリコンを除去す
る。

【０１７２】尚、本実施例においては光学的膜厚測定手
段を使用したが、測定精度を満たすものであればその他
の測定手段を用いることも可能である。また、本実施例
においては駆動基板２５は回転移動する以外に、直線移
動して前進後退するものや、複数の除去カソード電極を
有するものなどでも良く、上記の形態が本発明の適用範
囲を制限するものではない。

【０１７３】

【発明の効果】以上説明したように、本発明は、信頼性
の高いシリコン・プロセスを用いて安価なガラス基板
に、高解像度で且つ高速駆動性能に優れた単結晶シリコ
ン半導体からなる駆動回路を転写することで、高性能Ａ
ＭＬＣＤの駆動基板を安価に製作することができる。

【０１７４】また、駆動基板の画素電極部を平坦に形成
することができる半導体構造としたことで、液晶セル・
ギャップを狭めることができ、駆動電圧を低減して電力
消費を抑えることができ、種々の液晶材料を使用するこ
ともできる。

【０１７５】更に、本発明の加圧成形工程において、駆
動基板のガラス基板の駆動回路形成裏面をレンズ形状に
成形することで、ＡＭＬＣＤ応用製品の光学系の光学性
能を改善することができる。

【図面の簡単な説明】

【図１】本発明の実施例１のＡＭＬＣＤの作製工程と構
造を説明するための断面図である。

【図２】本発明の実施例１のＡＭＬＣＤの作製工程と構
造を説明するための断面図である。

【図３】本発明の実施例１のＡＭＬＣＤの作製工程と構
造を説明するための断面図である。

【図４】本発明の実施例２として、裏面貫通電極を有す
る駆動回路を特徴としたＡＭＬＣＤの作製工程を説明す
るための図面である。

【図５】本発明の実施例３として、ガラス・ブロックの
加圧成形工程において駆動基板に非球面レンズを形成す
るＡＭＬＣＤ作製工程を説明するための図面である。

【図６】本発明の実施例３のＡＭＬＣＤを用いたＨＭＤ
の構成図である。

【図７】本発明の実施例４として、バイナリー・レンズ
を形成したＡＭＬＣＤ作製工程を説明するための図面で
ある。

【図８】本発明の実施例５として、ＡＭＬＣＤの駆動回
路の一部に遮光及び基板電位制御用電極を付加した構造
を説明するための断面図である。

【図９】本発明の実施例６として、ＡＭＬＣＤの駆動回
路の一部に電荷蓄積用電極を付加した構造を説明するた
めの断面図である。

【図１０】本発明の実施例７として、裏面シリコン除去
工程において使用するＣＶＭ装置の内部構造を説明する
ための概念図である。

【図１１】一般的なガラス材料の熱膨張特性を説明する
ための概念図である。

【図１２】従来のＡＭＬＣＤの構造を説明するための斜
視図である。

【図１３】従来のＡＭＬＣＤの応用製品の一例であるＨ
ＭＤの外観及び構造を説明するための図面である。

【図１４】従来の透明基板上の単結晶シリコン薄膜形成
法の一例である貼り合わせＳＯＩ基板の作製工程を説明
するための図面である。

【図１５】貼り合わせＳＯＩ基板を用いた従来のＡＭＬ
ＣＤ用駆動基板の作製工程を説明するための図面であ
る。

【図１６】従来のＤＴ基板作製工程を説明するための図
面である。

【符号の説明】

１，６３単結晶シリコン基板２，３３，８１シリコン酸化膜３Ｓｉ₃Ｎ₄膜４，８レジスト５素子領域６フィールド酸化膜７ゲート酸化膜９ゲート電極１０注入イオン１１ドレイン領域１２ソース領域１３チャネル領域１４ＢＰＳＧ膜１５ドレイン電極１６Ｗ−Ｓｉ合金ゲート電極（走査線）１７ＰＳＧ膜１８素子基板１９画素領域２０圧縮成形機２１下金型２２，７２，７５上金型２３胴型２４ガラス・ブロック２５，６０駆動基板２６ＣＶＭ装置２７カソード電極２８アノード電極２９高周波電源３０整合装置３１プラズマ領域３２シリコン除去領域３４画素電極３５，３７配向膜３６，６７ガラス基板３８共通電極３９カラー・フィルタ４０対向基板４１液晶４２石英基板４３単結晶シリコン半導体薄膜層４４ａ，４４ｂ偏光板４５，６５トランジスタ４６信号線４７Ｘドライバ４８Ｙドライバ４９走査線５０ＨＭＤ５１，５２左右眼５３，５４画像表示装置５５虚像５６，５７光学系５８，５９アニール源６１Ａｌゲート電極（走査線）６２ソース電極６４エピ層６６ワックス６８ポリマ６９セラミックス基板７０ソース・コンタクト・ホール７１駆動回路形成領域７３，７４非球面レンズ面７６，７７バイナリー・レンズ面７８光学的膜厚測定手段７９コントローラ８０基板電位制御電極８２蓄積電極

Claims

【特許請求の範囲】

【請求項１】駆動電極と所定の信号に応じて該駆動電
極を励起するための駆動回路とが形成された駆動基板
と、該駆動基板に対向配置された対向基板と、該駆動基
板と該対向基板の間に配置された電気光学物質層からな
る光弁装置であり、前記駆動基板は、該駆動回路の入力電極側表面に、熱的
に軟化し、加圧成形可能な光透過性材料を、接着剤層を
用いずに、該駆動回路形成面の起伏に沿って変形して密
着させた支持体により支持されていることを特徴とする
光弁装置。
【請求項２】駆動電極と所定の信号に応じて該駆動電
極を励起するための駆動回路とが形成された駆動基板
と、該駆動基板に対向配置された対向基板と、該駆動基
板と該対向基板の間に配置された電気光学物質層からな
る光弁装置の作製方法において、第１の支持体としての半導体基板上に少なくとも駆動回
路及び画素領域を集積配置して形成し、前記駆動回路の入力電極側表面を、不純物バリア層で封
止し、加圧成形可能な光透過性材料を熱的に軟化させ、
モールド成形金型で押圧して該駆動回路形成面の起伏に
沿って変形して密着させ、冷却硬化させることで該駆動
回路を支持する第２の支持体とし、その後、前記第１の支持体としての半導体基板の裏面を
前記駆動回路を残して平坦に除去し、該駆動回路を前記
光透過性材料からなる第２の支持体により支持し、該駆動回路の裏面を電気絶縁性部材により封止した後、
該電気絶縁性部材を貫通して該駆動回路の出力領域と電
気的に接続する様に、該駆動回路の裏面の画素領域に透
明導電性材料からなる駆動電極を形成する、ことを特徴
とする光弁装置の作製方法。
【請求項３】前記駆動基板に転写された駆動回路は、
少なくとも前記駆動電極以外のマトリックス状に配置さ
れた複数の駆動素子、及び多層配線、及びこれを走査す
るための走査回路、及び外部から入力された画像信号を
処理し該走査回路に転送するための画像信号処理回路、
及び外部入出力端子を含み、これらの電気回路と光透過
性画素領域を形成した後、前記不純物バリアー層を介し
て前記加圧成形可能な光透過性材料で支持することを特
徴とする請求項２に記載の光弁装置の作製方法。
【請求項４】前記対向電極は、前記透明基板上のカラ
ーフィルター上に形成した透明導電性の共通電極からな
ることを特徴とする請求項２又は３に記載の光弁装置の
作製方法。
【請求項５】前記半導体基板は、単結晶シリコン基板
からなることを特徴とする請求項２又は３に記載の光弁
装置の作製方法。
【請求項６】前記加圧成形可能な光透過性支持体は、
ガラス材料からなることを特徴とする請求項２又は３に
記載の光弁装置の作製方法。
【請求項７】前記不純物バリアー層は、前記ガラス材
料との接着性に優れた無機材料からなることを特徴とす
る請求項６に記載の光弁装置の作製方法。
【請求項８】前記電気光学物質層は、液晶材料からな
ることを特徴とする請求項２又は３に記載の光弁装置の
作製方法。
【請求項９】前記光弁装置を挟んで対を成す偏光板を
配置することを特徴とする請求項２又は３に記載の光弁
装置の作製方法。
【請求項１０】前記駆動電極及び共通電極の電気光学
物質層側に、光透過性の配向膜を形成することを特徴と
する請求項２、又は３に記載の光弁装置の作製方法。
【請求項１１】前記ガラス材料の加圧成形加工は、該
ガラス材料の転移点（Ｔｇ）以上、屈伏点（Ａｔ）以下
の温度範囲で実施することを特徴とする請求項６に記載
の光弁装置の作製方法。
【請求項１２】前記ガラス材料は、前記駆動回路の非
可逆的電気変動温度以下の屈伏点温度を有することを特
徴とする請求項６に記載の光弁装置の作製方法。
【請求項１３】前記ガラス材料の駆動回路支持部以外
の裏面及び外縁の形状を、前記モールド成形金型の形状
により任意の形状に成形加工することを特徴とする請求
項２、又は３に記載の光弁装置の作製方法。
【請求項１４】前記金型の表面は、前記光透過性材料
及び前記半導体基板に対して離型性を有する表面処理を
施すことを特徴とする請求項２、又は３に記載の光弁装
置の作製方法。
【請求項１５】前記光弁装置を挟んで配置した対をな
す偏光板の内、前記駆動基板のレンズ形状面側に配置す
る偏光板を該レンズ形状に沿って配置することを特徴と
する請求項２、又は３に記載の光弁装置の作製方法。
【請求項１６】前記半導体基板の除去工程は、大気圧
以上のエッチング性ガス雰囲気中における高周波プラズ
マによるケミカル・ドライ・エッチングを使用すること
を特徴とする請求項２又は３に記載の光弁装置の作製方
法。
【請求項１７】前記半導体基板の除去工程は、終点検
知を光学的膜厚測定手段により行うことを特徴とする請
求項２、又は３に記載の光弁装置の作製方法。
【請求項１８】前記半導体基板の除去工程は、酸化物
粒子と被除去面との原子間結合による原子単位の極微小
量破壊により行い、その終点検知は光学的膜厚測定手段
により行うことを特徴とする請求項２、又は３に記載の
光弁装置の作製方法。
【請求項１９】少なくとも前記駆動基板の画素領域の
不純物バリアー層、多層配線に用いる電気絶縁性材料、
及び電極材料は、光透過性を有することを特徴とする請
求項２、又は３に記載の光弁装置の作製方法。
【請求項２０】前記駆動回路の駆動素子の少なくとも
出力領域を、前記半導体基板の裏面除去面にまで貫通形
成し、少なくとも該駆動素子の入力電極及び制御電極を前記光
透過性支持基板側に配置し、該出力領域の前記電気光学物質層側の裏面貫通部と前記
駆動電極とを電気的に接続し、該駆動電極が該駆動回路により励起された時、前記電気
光学物質層に作用してその光透過性を制御する構造とし
たことを特徴とする請求項２、又は３に記載の光弁装置
の作製方法。
【請求項２１】前記駆動回路の駆動素子は、フィール
ド酸化領域で電気的に分離された構造を有し、該駆動素子の出力端子が該フィールド酸化領域を貫通し
て該駆動電極と電気的に接続した構造を有し、該駆動電極が該駆動回路により励起された時、該電気光
学物質層に作用してその光透過性を制御する構造とした
ことを特徴とする請求項２、又は３に記載の光弁装置の
作製方法。
【請求項２２】前記駆動素子はＭＯＳトランジスタ構
造であり、前記入力電極がドレイン電極であり、制御電極がゲート
電極であり、出力領域がソース領域であり、出力端子が
ソース電極である請求項２０、又は２１に記載の光弁装
置の作製方法。
【請求項２３】前記電気光学物質層に接する電気的絶
縁層上の少なくとも前記駆動電極を除く領域に、遮光性
及び電気的導電性を有する基板電位制御電極を有する構
造としたことを特徴とする請求項２０、又は２１に記載
の光弁装置の作製方法。
【請求項２４】前記駆動電極のガラス支持基板側の画
素領域に、電気絶縁層を介して該駆動電極とは電気的に
分離された透明導電性材料からなる電荷蓄積及び反転駆
動用電極を有する構造としたことを特徴とする請求項
２、又は３に記載の光弁装置の作製方法。
【請求項２５】請求項１に記載の光弁装置を用いた表
示装置。