JPH0793039A

JPH0793039A - 電源装置

Info

Publication number: JPH0793039A
Application number: JP5236315A
Authority: JP
Inventors: Satohiko Kitahara; 聡彦北原; Tetsushi Saito; 哲史斉藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-09-22
Filing date: 1993-09-22
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】制御に対する応答が安定で、汎用性のある電
源装置を提供する。【構成】ＣＰＵ５は、起動時に、電圧検出・ＣＰＵ電
源部４により、入力電源電圧に相当する電圧Ｖｒｅｆを
読み込み、この電圧にもとづいてトランスＴ１０２の各
種駆動条件を演算し、設定する。したがって、入力電源
電圧の高低にかかわらず、電源の立上げを安定に行うこ
とかでき、トランスＴ１０２を駆動する素子の破損を防
ぐことができ、また装置は入力電源電圧に関し汎用性が
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子写真方式の複写機
やプリンタ等の画像処理装置に好適な電源装置に関する
ものである。

【０００２】

【従来の技術】

（ａ）通常の電子写真方式の複写機やプリンタでは、各
種電子写真プロセス制御のための高圧電源装置や多種の
電子装置の動作のための電源等、数多くの電源が使用さ
れている。また、装置は通常各国の入力電源電圧に合せ
て設計されている。

【０００３】（ｂ）複写機，プリンタの電源ユニットに
おいては、電子写真プロセスのシーケンスを実現するた
めの各種制御回路に供給する電源と、電子写真プロセス
を実現するための各種高圧電源や露光ランプ用電源等を
同一のトランスにて出力している製品がある。

【０００４】前述の電源においては、例えば主制御を低
圧電源の２４Ｖ出力にて行い、これに追従した高圧出力
や低圧出力が各巻線間に出力されている。また、電子写
真プロセスを実現するための各種高圧出力を有している
ため、コピーシーケンス以外のスタンバイ状態において
は、主制御である２４Ｖを所定の電圧まで低下させてい
る。

【０００５】このように電源電圧は、シーケンスに対応
して、また電源投入時等において出力の制御値を変えて
対応している。

【０００６】（ｃ）電子写真方式の複写機，プリンタ等
の現像器ユニットには、０〜数百ボルトのＤＣ電圧に、
１ｋＨｚ〜４ｋＨｚで、１ｋＶ〜２ｋＶのＡＣ高圧を重
畳して給電している。

【０００７】（ｄ）通常の電子写真方式の複写機やプリ
ンタでは、各種電子写真プロセス制御のための高圧電源
装置や多種の電子装置の動作のための電源等、数多くの
電源が必要となる。このため、これを一つのマイコンに
て全てを制御しようとすると、当然複数の制御が可能な
ものが必要となる。

【０００８】

【発明が解決しようとする課題】

（ａ）しかしながら、前述の従来の技術の（ａ）に関
し、機器設計する際には、なるべく機種を増やさず、す
なわち入力電源に対してなるべく共通化を計ることを要
求されてきている。

【０００９】また一方、電子写真方式の複写機，プリン
タにおいては、前述のように各種電子写真プロセス制御
のための高圧電源装置や多種の電子装置の動作のための
電源等、数多くの電源が使用されており、これをまとめ
たトランスで複数の出力を得ようとする手法も提案され
て、製品化されている。

【００１０】ここで前述の内容を実施するにあたり以下
のような問題がある。

【００１１】電源の共通化に伴い、それぞれの電源に対
して入力される電源の範囲を想定して電源駆動条件を考
えると、電源の上限と下限ではかなりの差があり、トラ
ンス出力に高圧巻線を持っていると、通常必要とされる
電圧以上の出力となったりする。

【００１２】また、出力回路や負荷において何等かの異
常は生じて、トランス駆動条件が変り高圧巻線が不用な
電圧出力となったり、トランスを駆動するドライバの破
壊を招きやすくなったりする場合がある。

【００１３】（ｂ）前述の従来の技術の（ｂ）で述べた
電源装置においては以下のような問題がある。

【００１４】通常の電源制御方法であると、目標電圧を
可変する際において、次の電圧へ移行している状態など
過渡状態において、出力のオーバシュートが出力電圧の
設定値や出力電圧可変幅の大きさ等により発生する場合
がある。そしてこの発生は、使用される機器の負荷の状
態等や入力の電源電圧の状態により左右される。

【００１５】またこの時に、過渡応答により系の不安定
動作やオーバシュート時に過電圧や過電流が発生してス
イッチ素子が破壊される場合もある。

【００１６】（ｃ）前述の従来の技術の（ｃ）に関し、
コピー及びプリントのスタートとともに前述のＤＣ，Ａ
Ｃの高圧電源を動作開始させた場合、その立上がりにお
いてＡＣ高圧には、オーバシュートが発生する。これに
より現像器と感光ドラム間にリークが発生し感光ドラム
表面を破壊したり、プリントされる画像には反転画像が
現れたり、またＡＣ高圧の駆動回路に大きな突入電流が
流れ、回路の破壊を招いたりする場合もある。

【００１７】（ｄ）前述の従来の技術の（ｄ）に関し、
機械のシーケンスに応じて検出手段を複数有して且つ制
御手段は一つである場合もあり、この場合通常のマイコ
ンでは、特定の入力には特定の決まった出力端子が割当
てられているため、結局複数の制御回路を使用している
場合もあり、結果的に自由度（汎用性）が少なくなって
いる。

【００１８】また、マイコン内部の制御回路を考える場
合、制御精度を向上させるとハード構成で考えた場合回
路規模が大きくなり、必然的にチップ面積を取るように
なる。このために、外部の制御回路により精度を上げた
り、負荷に応じて精度を変えてなるべく回路を簡素化し
て対応しているものもある。

【００１９】本発明は、このような状況のもとでなされ
たもので、制御に対する応答が安定で、汎用性のある電
源装置を提供することを目的とするものである。

【００２０】

【課題を解決するための手段】前記目的を達成するた
め、本発明で電源装置を次の（１）〜（１３）のとおり
に構成する。

【００２１】（１）入力電源により付勢される駆動手段
により駆動される電源装置であって、前記入力電源の電
圧を検出する入力電源電圧検出手段と、この入力電源電
圧検出手段の出力にもとづいて前記駆動手段の駆動条件
を設定する設定手段とを備えた電源装置。

【００２２】（２）設定手段は、電源投入毎の、入力電
源電圧検出手段の出力にもとづいて駆動条件を設定する
ものである前記（１）記載の電源装置。

【００２３】（３）設定手段は、負荷の待機状態におけ
る所定時間毎の、入力電源電圧検出手段の出力にもとづ
いて駆動条件を設定するものである前記（１）記載の電
源装置。

【００２４】（４）設定手段は、負荷の所定シーケンス
開始毎の、入力電源電圧検出手段の出力にもとづいて駆
動条件を設定するものである前記（１）記載の電源装
置。

【００２５】（５）負荷のシーケンスに対応した出力目
標値を設定する制御手段により制御される電源装置であ
って、前記制御手段は、当該電源装置の出力をある出力
目標値から次の出力目標値に制御する際、その途中で暫
定的な出力目標値を設定するものである電源装置。

【００２６】（６）負荷のシーケンスに対応した出力目
標値，スイッチング周期を設定する制御手段により、ス
イッチング手段を介して制御される電源装置であって、
前記制御手段は、当該電源装置の出力をある出力目標値
から次の出力目標値に制御する際、その途中で暫定的な
出力目標値，スイッチング周期を設定するものである電
源装置。

【００２７】（７）入力電源の電圧を検出する入力電源
電圧検出手段を有し、制御手段は、前記入力電源電圧検
出手段の出力に応じて暫定的なスイッチング周期を設定
するものである前記（６）記載の電源装置。

【００２８】（８）駆動回路と、この駆動回路の出力に
よって駆動される交流電源回路と、この交流電源回路の
出力端に出力端が直列接続された直流電源と、前記駆動
回路に供給する電源の立上がりに所定の時定数を付与す
る時定数回路とを備えた電源装置。

【００２９】（９）駆動回路の出力電流を制限する電流
制限回路を設けた前記（８）記載の電源装置。

【００３０】（１０）駆動回路と、この駆動回路の出力
によって駆動される交流電源回路と、この交流電源回路
の出力端に出力端が直列接続された直流電源と、前記駆
動回路を駆動するＤ−Ａ変換器と、当該電源装置の立上
がりの際に、前記Ｄ−Ａ変換器へ徐々に増大するデータ
を出力するデータ生成手段とを備えた電源装置。

【００３１】（１１）駆動手段で駆動される電源装置で
あって、この電源装置の出力における互に異なる種類の
電気量を検出する複数の出力検出手段と、この出力検出
手段の出力を基準信号と比較する比較手段を少なくとも
有し、その出力により前記駆動手段を制御する複数の制
御手段と、前記複数の出力検出手段と前記制御手段との
接続関係を切り換える切換え手段とを備えた電源装置。

【００３２】（１２）複数の制御手段は、１個の比較手
段を時分割で共用するものである前記（１１）記載の電
源装置。

【００３３】（１３）切換え手段は、負荷のシーケンス
に応じて切換えを行うものである前記（１１）または
（１２）記載の電源装置。

【００３４】

【作用】前記（１）〜（４）の構成により、入力電源電
圧に応じて駆動手段の駆動条件が設定される。前記
（５）の構成では、出力変更の際、暫定的な出力目標値
が設定され、前記（６），（７）の構成では、出力変更
の際、暫定的な出力目標値，スイッチング周期が設定さ
れる。前記（８），（９），（１０）の構成では、電源
装置の立上がりの際、交流電源回路の出力が徐々に増大
する。前記（１１），（１２），（１３）の構成では、
複数の出力検出手段と複数の制御手段の接続関係が切換
え手段により切り換えられる。

【００３５】

【実施例】以下本発明を実施例により詳しく説明する。

【００３６】（実施例１）図１は実施例１である“複写
機の電源装置”のブロック図である。

【００３７】図において、１は電源装置の入力部の入力
フィルタ部であり、入力端子１−１に電源スイッチＳＷ
１を介して接続されている。２は整流回路、３はトラン
スＴ１０２を駆動するためのトランス駆動回路、４は入
力電源電圧を検知し、またＣＰＵ５に電源を供給するた
めの電圧検知手段・ＣＰＵ電源部であり、内部には、ダ
イオードＤ１０１，コンデンサＣ１０１，電圧制御ＩＣ
・Ｑ１０１で構成され、ＣＰＵ５に電源をＶｃｃ１とし
て供給する部分と、ダイオードＤ１０２，コンデンサＣ
１０２，ＣＰＵ５に入力可能とするためのレベル変換手
段４−１で構成され、入力電源に相当する電圧をＶｒｅ
ｆとしてＣＰＵ５のアナログ入力端子ＡＤＣ１に供給す
る部分とがある。

【００３８】５は、ＣＰＵであり、本実施例では各種ソ
レノイド等を駆動するためのドライバ部６，操作部７及
び機器のモータを制御するためのモータ制御回路８が接
続され、さらにトランスＴ１０２の制御のための入力端
子ＡＤＣ２及びＣＰＵ内部に構成されるコンパレータ等
から構成されるパルス幅を制御する手段を持ち、ＰＷＭ
０として制御パルスを出力する。ＣＰＵ５には、トラン
スＴ１０２の２次側出力Ｖｃｃ２をＣＰＵ５に取り込め
るレベルに変換するレベル変換手段９がそのアナログ入
力端子ＡＤＣ２に接続される。

【００３９】トランスＴ１０２の２次側には、高圧発生
部１０があり、本実施例では、ダイオードＤ１０５，コ
ンデンサＣ１０５，電圧制御回路１０−１からなる高圧
発生部ＨＶ−１と、ダイオードＤ１０６，コンデンサＣ
１０４とで構成される高圧発生部ＨＶ−２とで構成され
る。

【００４０】ダイオードＤ１０３，コンデンサＣ１０３
で構成される低圧発生部ＬＶ−１の出力電圧Ｖｃｃ２
は、各部の回路に電源供給されている。

【００４１】本実施例は以上説明した構成をとり、トラ
ンスＴ１０２で発生された各種の電源は機器の各部に供
給され、またＣＰＵ５では、トランスＴ１０２の出力電
圧Ｖｃｃ２を所定の電圧に制御し、同時に機器の各種ド
ライバ６，操作部７やモータ制御回路８等の入出力制御
及びシーケンス制御を行っている。

【００４２】次に本実施例における実際の機器搭載時の
詳細動作を図２を参照して説明する。図２は、機器の動
作をシーケンスに従い説明したフローチャートである。

【００４３】まず電源スイッチＳＷ１が投入された時点
で、図１に示すトランスＴ１０１と電圧検出・ＣＰＵ電
源部４が立上がりＣＰＵ５が起動する（図２、Ｓ１参
照）。ＣＰＵ５は、起動時にブロック４の電圧検出手段
からＶｒｅｆとして供給される入力電源電圧に相当する
電圧をＡＤＣ１端子から読み込み、これによりトランス
Ｔ１０２の各種駆動条件をＡＤＣ１の電圧から所定の演
算を介して決定し設定する（Ｓ２）。図２では、駆動条
件としては、機器の動作開始のための操作部７からの入
力を待つ状態であるスタンバイ条件と、操作部７からス
タート信号を受けて機械が動作状態であるコピー条件と
の２つの条件が示されているが、この２条件はそれぞれ
トランスＴ１０２を駆動するためのパルス幅設定条件と
して複数のデータを持つ。

【００４４】この条件設定後、トランスＴ１０２は動作
を開始してスタンバイ条件のもとで電圧Ｖｃｃ２を所定
の電圧に設定して操作部７からの入力を待つ（Ｓ３）。
操作部７からの入力があった場合、すなわち複写機のコ
ピーキーが押された場合は、まず前述の電源スイッチＳ
Ｗ１投入時に算出されたコピー条件のもと複数のパルス
条件を設定して同時に電源電圧Ｖｃｃ２を実際の動作に
必要な電圧Ｖｃｏｐｙに立上げ（Ｓ４）、この値に制御
してコピーシーケンスが実行される（Ｓ５）。次にコピ
ーシーケンス終了時には、またスタンバイ条件に設定が
なされ（Ｓ６）操作部７の入力待ちとなる（Ｓ３）。

【００４５】以上のように、本実施例では、電源投入時
の入力電源電圧をもとにして電源の各種駆動条件を決定
しているので、入力電源電圧の高，低にかかわらず、電
源の立上げを安定に行うことができ、不所望の高圧発生
を避けることができ、トランスＴ１０２を駆動する素子
の破損を防ぐことができ、装置は入力電源電圧に関し汎
用性がある。

【００４６】（実施例２）図３は、実施例２のシーケン
スを説明するフローチャートである。ハードウエアの構
成は図１と同様である。以下動作説明を図３と図１を併
用して行う。本実施例では、電源スイッチＳＷ１が投入
されると（Ｓ２１）、まずトランスＴ１０１及びブロッ
ク４が起動してＣＰＵ５が起動しスタンバイ条件とな
り、トランスＴ１０２の出力Ｖｃｃ２がＶｓｔｂｙとな
る（Ｓ２２）。この時のトランスＴ１０２の駆動条件
は、初期値として所定の値に設定されて電源装置が立上
がる。

【００４７】スタンバイ時には操作部７の入力待ちと同
時に所定時間毎にＣＰＵ５のＡＤＣ１端子に入力される
電圧から電源装置の入力電圧（入力電源電圧）に相当す
る電圧を読み、スタンバイ及びコピー時のそれぞれ複数
条件を算出して、適宜トランスＴ１０２の駆動条件を算
出して設定を行っている（Ｓ２７）。またコピー動作時
やコピーシーケンス，コピーシーケンス終了時の動作は
実施例１と同様でありここでは省略する（Ｓ２４〜Ｓ２
６）。

【００４８】このようにして、本実施例では、実施例１
と比べてより確実に、電源を安定に立上げ，不所望の高
圧発生を避け、素子の破損を防ぐことができる。

【００４９】（実施例３）図４は実施例２のシーケンス
を説明するフローチャートである。ハードウエアの構成
は図１と同様である。以下動作説明を図４と図１を併用
して行う。本実施例では、電源スイッチＳＷ１が投入さ
れると、トランスＴ１０１及びブロック４が起動してＣ
ＰＵ５が起動しスタンバイ条件となり、トランスＴ１０
２の出力Ｖｃｃ２はＶｓｔｂｙとなる（Ｓ３２）。

【００５０】この時のトランスＴ１０２の駆動条件は、
初期値として所定の値で設定されて電源が立上がる。

【００５１】スタンバイ時には操作部７の入力待ちとな
り（Ｓ３３）、操作部７の入力すなわちこの場合コピー
キーが押されると、ＣＰＵ５の端子ＡＤＣ１に入力され
る電圧から電源装置の入力電圧に相当する電圧を読み、
コピー時の複数条件を算出して適宜トランスＴ１０２の
駆動条件を算出して設定を行う（Ｓ３４）。またこの後
の、コピー動作時やコピーシーケンス，コピーシーケン
ス終了時の動作は実施例１と同様でありここでは省略す
る（Ｓ３５〜Ｓ３７）。

【００５２】この場合スタンバイ時のシーケンスの処理
時間を取られずに済み、ソフト上の負担が少なく実施例
２と同様な効果が得られる。

【００５３】（実施例４）図５は実施例４である“複写
機の電源装置”の回路図である。

【００５４】図中、２１はシーケンス制御及びプロセス
制御また各種の電源制御を行うマイクロプロセッサであ
る。２２は電源制御ドライバブロックであり、抵抗Ｒ１
〜Ｒ９、及びコンデンサＣ１，Ｃ２，Ｃ４，Ｃ１３、ダ
イオードＤ１〜Ｄ３、トランジスタＱ２，Ｑ４，Ｑ５、
パワーＭＳＯＦＥＴ・Ｑ３，パルストランスＴ２から構
成され、マイクロプロセッサ２１のパルス出力端子ＭＯ
ＵＴの出力を受ける。

【００５５】２３は商用周波ＡＣ入力部であり、入力フ
ィルタ部と整流部とで構成されている。２４は、各種電
源を発生させているメイントランスＴ１である。メイン
トランスＴ１の１次側には、電源制御ドライバ２２，Ａ
Ｃ入力部２３を介してＡＣ電源が接続され、２次側には
電源制御ドライバ２２による付勢に応じた出力が現わ
れ、ダイオードＤ７とコンデンサＣ１０、ダイオードＤ
８とコンデンサＣ１１、ダイオードＤ６とコンデンサＣ
９、コンデンサＣ５〜Ｃ８とダイオードＤ５と三端子レ
ギュレータＱ６、ダイオード９とコンデンサＣ１２など
よりそれぞれ整流回路を構成し高圧，低圧等各種電源を
各部に給電している。この整流後の各種電源は、プロセ
ス制御に必要な帯電，現像，転写の各種高圧として各部
に給電されるものや、各種の電気回路に給電する低圧電
源に対応しており、各部に給電されている。

【００５６】本電源装置の主たる制御のために、ダイオ
ードＤ８，コンデンサＣ１１とで構成される整流後電圧
Ｖｓを電圧検出部２５を介してマイクロプロセッサ２１
のアナログ入力端子ＡＤＣへ供給している。電圧検出部
２５の内部は、抵抗Ｒ１０〜Ｒ１５とコンデンサＣ１
２，Ｃ２３とダイオードＤ１８とで構成されており、マ
イクロプロセッサ２１に入力可能なレベルに変換しさら
にフィルタされている。２６は、本電源装置を起動させ
るための補助電源ブロックである。このブロックは、マ
イクロプロセッサ２１，電源制御ドライバ２２，電源検
出部２５などの回路に、起動用及び基準電源として＋５
Ｖを供給している。

【００５７】次に動作の詳細について説明する。

【００５８】本実施例の電源装置は、マイクロプロセッ
サ２１（以下ＣＰＵという）により制御が行われてい
る。メイントランスＴ１の２次側の整流後電圧Ｖｓを電
圧検出部２５を介してＣＰＵ２１のアナログ入力端子Ａ
ＤＣへと供給し、ループ制御されている。ＣＰＵ２１内
部においては、アナログ入力端子ＡＤＣへ入力された電
圧はコンパレータへと入力されて、ここで基準電源とな
るＤ／Ａ変換器の出力と比較されて、この比較結果はデ
ジタル２値のハイ／ロー信号としてラッチされ、この後
パルス幅変調回路（ＰＷＭ回路）に入力され、デジタル
２値信号化されたコンパレータ結果より出力パルス幅を
決定するためのカウンタ値をアップしたりダウンしたり
して出力パルス幅を変化させている。

【００５９】また出力パルス幅の変化は、前述のように
コンパレータでアップ，ダウンが決まり、この際カウン
タ値の変化は所定の内部クロックに同期して変化してい
く。ここでは、比較基準電源としてのＤ／Ａ変換器の出
力値が同一チップ内のＣＰＵ側から制御可能となってお
り、実際にはＰＷＭ回路の制御値をこのＤ／Ａ変換デー
タを書換えるだけで変化させることが可能となってい
る。

【００６０】次に電源投入時から動作を追って説明す
る。電源が投入されると、ＣＰＵ２１はまず補助電源ブ
ロック２６より電源供給を受け、ＣＰＵとしての動作が
開始される。ＣＰＵ２１は、動作開始すると初期条件設
定後、電源立上げシーケンスを実行して電源制御を行
う。

【００６１】電源立上げは、ＣＰＵ２１により行われ、
パルス出力端子ＭＯＵＴよりのパルスを抵抗Ｒ１，コン
デンサＣ１，トランジスタＱ２で構成される絶縁トラン
スＴ２のドライバを介してメイントランスの１次側に伝
達される。ここで抵抗Ｒ３〜Ｒ５，Ｒ７〜Ｒ９、コンデ
ンサＣ４，Ｃ１３、トランジスタＱ４，Ｑ５、ダイオー
ドＤ３、パワーＭＯＳＦＥＴ・Ｑ３でメイントランスＴ
１を駆動している。

【００６２】また、トランスＴ２において、起動時の電
源供給にはＶｃｃ１で示される電源を補助電源ブロック
２６より受け、電源立上がり後はＶｃｃ２で示されるメ
イントランスＴ１の整流後の安定化電圧を利用する。電
源制御ドライバ２２は、ＡＣ入力ブロック２３で整流さ
れた電圧を電源制御ドライバ内の抵抗Ｒ３〜Ｒ５により
分圧して使用する。

【００６３】このようにして駆動されるメイントランス
Ｔ１は、ダイオードＤ９，コンデンサＣ１２、ダイオー
ドＤ７，コンデンサＣ１０、ダイオードＤ８，コンデン
サＣ１１、ダイオードＤ６，コンデンサＣ９、コンデン
サＣ５〜Ｃ８，ダイオードＤ５，三端子レギュレータＱ
６によりそれぞれ整流回路を構成し、高圧，低圧等各種
電源を各部に給電している。この整流後の各種電源は、
前述のようにプロセス制御に必要な帯電，現像，転写の
各種高圧として各部に給電されるものや、各種の電気回
路に給電する低圧電源に対応しており各部に給電されて
いる。

【００６４】本実施例では、Ｖｃｃ３で示されている、
ソレノイド等や各種制御回路の電源用電源である２４Ｖ
電源を制御しているが、これは、ダイオードＤ８とコン
デンサＣ１１による整流後の電圧Ｖｓに対応している。
通常電源スイッチが入りコピー動作がなされていない場
合には、本電源装置の制御は２４Ｖではなく、所定の電
圧に下げられている。

【００６５】次にコピーシーケンスへ移行した時につい
て述べる。ユーザが機械のコピー開始キーを押すこと
で、コピーシーケンスが作動し、まず、検出電圧Ｖｓに
対応する２４Ｖ電源の電圧を２４Ｖの所定値に設定する
よう動作する。そして各種高圧電源をプロセスごとに制
御して本回路で作られた主制御に対応した電圧を補助回
路で調整している（補助回路詳細は図示せず）。

【００６６】さらにコピーシーケンスを行うための光量
制御やモータやソレノイドやクラッチを駆動するため
に、ＣＰＵ２１の出力ポートの制御を行い、コピー動作
を終了してユーザの操作待ちのモードとなる。また、操
作待ちの状態では、主制御の２４Ｖ電源の電圧を下げて
いる。

【００６７】次に本電源装置に関する制御方法に関して
詳細に説明する。本実施例では以下の項目について制御
を行う。

【００６８】出力電圧設定値スイッチング素子を駆動するためのパルス周期の最大
値。

【００６９】前記の出力電圧設定値に関しては、機器
にシーケンスに応じて必要な出力電圧を設定する基準値
であり、図１のＣＰＵ２１内にて保持されている。また
前記のパルス幅設定情報の項目に関しては、各種駆動
条件に対応して変化させて行くものである。

【００７０】ここでは、ある電圧から目標とする電圧に
変える時に、現在の電圧から次の目標電圧までを複数の
電圧ステップ（暫定的な目標電圧）で変化させ、目標電
圧変化と同時にスイッチ素子を駆動するためのパルス周
期の最大値も電圧ステップに応じて変化させている。こ
れにより、常に設定電圧に対しての最適パルス幅として
いる。前述の制御は電源投入立上げ時や、制御電圧可変
時に行われるものである。

【００７１】以下に制御電圧可変時の制御について図６
のフローチャートを参照して説明する。

【００７２】例えばある電圧値から次の目標電圧に上げ
る場合（Ｓ４１，ＮＯ）、スイッチ素子を駆動するため
のに述べたパルス周期の最大値を現在の電圧から目標
とする所定の電圧の間に必要とされる値の間であらかじ
め決められた値ごとに変化させ、同時に制御目標電圧に
対しての設定値も現在の電圧から目標とする所定の電圧
の間であらかじめ決められた値ごとに変化させる。

【００７３】次に、所定の時間経過後に前記操作を再度
行う。この操作を複数回繰返して最終的に目標の電圧へ
と変化させている（Ｓ４３）。なお零からの立上げ時に
も暫定的な目標値を設定し、徐々に立上げる。

【００７４】このように、適切なパルス幅最大値を過渡
期に徐々に切り換えていくことにより、過渡時にては不
要なオーバシュートが防止できたり、動作中に異常状態
に対しても適宜出力電圧に応じたパルス幅が設定される
ため、素子破壊等の機器の使用が不可能となる異常状態
が防止でき、出力電圧に関し汎用性がある。

【００７５】（実施例５）前述の実施例４では現在の出
力電圧と次に変化させる目標電圧に対してパルス幅周期
をあらかじめ決められた値で変化させている。これに対
し、本実施例では、ＣＰＵ内に設定されている電圧幅に
対応してのパルス幅周期の変化幅のマップ（変換テーブ
ル）を使用する等の操作により、ソフトで計算して変化
幅を可変することで更に精度の高い機能を実現すること
ができる。図７に本実施例の制御フロー例を示す。

【００７６】（実施例６）本実施例は、入力電源電圧に
応じてパルス幅周期の変化の度合いを変えた実施例であ
る。図８は本実施例の実施回路である。図８に示すよう
に、補助電源ブロック２６の出力をレベル変換部３１を
介してマイクロプロセッサ２１のアナログ入力端子ＡＤ
Ｃ１に供給し、入力電源電圧に比例した値を取り込み、
入力電源電圧の状態を判断している。このように、入力
電源電圧に応じて暫定的な設定値を変えることで、過渡
時にては不要なオーバシュートが防止できたり、更に、
素子破壊等に対して信頼性を高くすることが可能であ
る。

【００７７】（実施例７）図９は実施例７である“現像
バイアス用高圧電源”の回路図である。図１０は、従来
の回路を用いた場合の、現像バイアスの立上がり波形で
ある。立上がりの期間で数周期に渡ってオーバシュート
が発生している。

【００７８】図９中、４１は昇圧トランス、４２は昇圧
トランスの駆動回路、４３は発振器、４４はＤＣバイア
ス発生回路、４５は現像器である容量負荷、４６は時定
数回路である。時定数回路４６ではコンデンサＣと抵抗
Ｒとを適当な値に設定することで、駆動回路４２に供給
する電源電圧を緩やかに立ち上げ、図１１のようにＡＣ
波形の立上がりのオーバシュートを無くすことができ
る。これにより、現像器と感光ドラム間にリークが発生
する，プリントされた画像に反転画像が現れる，ＡＣ高
圧の駆動回路に大きな突入電流が流れ回路の破壊を招く
といったことがなくなり、出力電圧に関し汎用性があ
る。

【００７９】（実施例８）図１２は実施例８の回路図で
ある。図中、４１は昇圧トランス、４２は昇圧トランス
の駆動回路、４３は発振器、４４はＤＣバイアス発生回
路、４５は現像器等の容量負荷である。４７は時定数回
路で、同回路内のトランジスタＴｒのベース・エミッタ
間にツェナーダイオードＺＤを接続している。

【００８０】時定数回路４７では、コンデンサＣと抵抗
Ｒとを適当な値に設定することで、発振器４３の振幅を
緩やかに立ち上げ、図１１に示すと同様にＡＣ波形の立
上がりのオーバシュートを無くすことができる。またツ
ェナーダイオードＺＤの働きで、駆動回路４２へ急峻な
突入電流が流れるのを防止することができる。

【００８１】（実施例９）図１３は実施例９の回路図で
ある。図中、４１は昇圧トランス、４２は昇圧トランス
の駆動回路、４３は発振器、４４はＤＣバイアス発生回
路、４５は現像器等の容量負荷、４８はＤ／Ａ変換器、
４９はＣＰＵである。

【００８２】ＣＰＵ４９では、電源回路の動作開始の信
号を受けると、Ｄ／Ａ変換器４８へ送るデータを時定数
をもたせた状態で、徐々に大きくしてゆく。その結果Ｄ
／Ａ変換器４８の出力は徐々に大きくなり、駆動回路４
２に供給する電源電圧を緩やかに立ち上げ、図１１に示
すと同様にＡＣ波形の立上がりのオーバシュートを無く
すことができる。

【００８３】（実施例１０）図１４は実施例１０である
“複写機の高圧電源装置”のブロック図である。図示の
ように、発振部６２の信号を入力し、トランジスタＱ２
０２とコンデンサＣ２０４で駆動するトランスＴ２０１
の出力を、ダイオードＤ２０３とコンデンサＣ２０３に
より整流し高圧出力として転写ローラへと（図示せず）
供給する。

【００８４】この高圧出力の制御は、抵抗Ｒ２０１，ダ
イオードＤ２０１，コンデンサＣ２０１，トランジスタ
Ｑ２０１からなるトランス入力電圧可変回路６０によ
り、トランスＴ２０１に給電される電圧を可変して行わ
れる。出力の検出手段としては、高圧巻線の低電位側に
接続され、ＣＰＵを含む制御回路６１に取り込めるレベ
ルに変換する電流検出手段６３と、トランスＴ２０１の
補助巻線をダイオードＤ２０２とコンデンサＣ２０２と
で整流した電圧を、更にその後に配置されＣＰＵを含む
制御回路６１に取り込めるレベルに変換する電圧検出手
段６４との２つの検出手段がある。

【００８５】またＣＰＵを含む制御回路６１に、パルス
ＤＣ変換Ａと抵抗Ｒ２０２とダイオードＤ２０４、及び
パルスＤＣ変換Ｂと抵抗Ｒ２０３とダイオードＤ２０５
が接続され、この先がトランス入力電圧可変回路６０に
接続される。

【００８６】転写高圧では、転写ローラの環境変動に対
応するために通常シーケンス開始時に高圧出力を所定の
値に定電流制御を行い、この時の高圧出力電圧を電圧検
出手段６４により高圧出力電圧に比例した値としてＣＰ
Ｕを含む制御回路６１に取り込み、あらかじめ決められ
た演算処理を行い複写時の高圧出力が決められる。複写
時には電圧検出手段６４にて高圧出力電圧が制御され
る。以下では、前述のシーケンスに従い動作を説明す
る。

【００８７】まず複写開始時であるが、定電流制御時の
制御は、ＣＰＵを含む制御回路６１内は、電流検出手段
６３を制御回路Ａに接続して定電流制御が行われ、ま
た、電圧検出手段６４を制御回路Ｂに接続することで、
定電流制御時に所定の電圧以上は出力されないように保
護回路として動作する。

【００８８】また複写シーケンス中の定電圧動作時に
は、ＣＰＵを含む制御回路６１内は、電圧検出手段６４
を制御回路Ａに接続して定電圧制御が行われ、また電流
検出手段６３を制御回路Ｂに接続することで、定電圧制
御時に所定の電流以上は出力されないように保護回路と
して動作する。またそれぞれの基準値は、ＣＰＵを含む
制御回路６１の内部であらかじめ決められた値を取る。

【００８９】以下、このＣＰＵを含む制御回路６１内部
の動作について説明する。

【００９０】図１５はＣＰＵを含む制御回路６１および
その周辺の詳細ブロック図である。ここでは、入力端子
が２個の場合のブロック図を示す。図において、８１は
ＣＰＵで、８１−１はＣＰＵのコアに相当する箇所であ
り、８１−２がメモリ手段である。６３が制御タイミン
グを生成するタイミング生成手段であり、Ｄ／Ａ変換手
段６５のデータ切替えタイミングの生成やＤＡＴＡ保持
手段６７のデータ保持タイミング等を生成する。６４−
１，６４−２が入力端子６８または入力端子６９の値と
Ｄ／Ａ変換手段６５の出力値を比較するコンパレータ手
段である。６６−１，６６−２がコンパレータ手段６４
−１，６４−２の結果からパルス幅を変化させるパルス
幅変調手段、６７がコンパレータ手段６４−１，６４−
２の結果を保持するデータ保持手段、７０，７１が出力
端子となっている。７３が入力切替え手段としてのスイ
ッチであり、本実施例では７３−１〜７３−４のスイッ
チにより構成される。またコンパレータ手段６４−１，
６４−２にて比較された値は、Ｈ・Ｌの２値でデータ保
持手段６７に保持される。

【００９１】この比較結果をもとに現在のパルス幅を制
御するために、データ保持手段６７の出力端にパルス幅
変調手段６６−１，６６−２が接続され、最適なパルス
幅に変化して出力端子７０，７１へと出力される。

【００９２】通常本高圧電源装置の動作開始前に、所定
の接続情報をＣＰＵ８１に設定しておき、更に、Ｄ／Ａ
変換手段６５に対してＣＰＵ８１のメモリ手段８１−２
のＤ／Ａデータをそれぞれ設定する。この状態でＣＰＵ
８１からタイミング制御回路６３を介して動作開始信号
をパルス幅変調手段６６−１，６６−２に対して送る。

【００９３】これにより、高圧電源装置の動作が開始す
る。また入力切替え手段７３は、前述のようにＣＰＵ８
１のメモリ手段８２−２を書換えることで複写シーケン
ス中にてあらかじめ決められた順序にて任意に入力を選
択できる。

【００９４】このように、本実施例では、高圧電源装置
の電流検出手段，電圧検出手段と制御回路Ａ，制御回路
（リミッタ）Ｂとの接続関係を切り換えることにより、
電流制御，電圧リミッタ、電圧制御，電流リミッタ動作
が容易に実現することができる。すなわち、この電源装
置には制御方式に関し汎用性がある。

【００９５】（実施例１１）図１６は、実施例１１にお
ける制御回路６１とその周辺の詳細ブロック図である。
なお、全体構成は図１４と同様である。図１６におい
て、８１はＣＰＵで、８１−１はＣＰＵのコアに相当す
る箇所であり、８１−２がメモリ手段である。６３は各
部の制御タイミングを生成するタイミング生成手段であ
り、Ｄ／Ａ変換手段６５のデータ切替えタイミングの生
成やＤＡＴＡ保持手段６７のデータ保持タイミング等を
生成している。６４は入力端子６８または入力端子６９
の値とＤ／Ａ変換手段６５の値を比較するコンパレータ
手段であり、本実施例では時分割により制御回路Ａと制
御回路Ｂに共用しており、コンパレータを１つにしてい
る。

【００９６】６６−１，６６−２はコンパレータ手段６
４の結果からパルス幅を変化させるパルス幅変調手段、
６７がコンパレータ手段６４の結果を保持するデータ保
持手段、７０，７１が出力端子である。ＳＷ７２，ＳＷ
７３がそれぞれが入力すなわち検出手段６３，６４とコ
ンパレータ手段６４の接続関係を切替えるスイッチであ
り、タイミング生成手段６３によって制御される。図示
のように、スイッチ７２，７３はそれぞれ入力端子６
８，６９に接続されてタイミング生成手段６３による所
定のタイミングにより交互に切換わりコンパレータ手段
６４に入力される。

【００９７】また同時にＤ／Ａ変換手段６５も同様に各
入力端子６８，６９の比較基準となるべくスイッチ７
２，７３の切替タイミングに同期してメモリ手段８１−
２にあらかじめ設定されている値に切換える。またコン
パレータ手段６４で比較された値はＨ・Ｌの２値でデー
タ保持手段６７に保持される。

【００９８】この比較結果をもとに現在のパルス幅を制
御するために、データ保持手段６７にパルス幅変調手段
Ａ・６６−１が接続され、最適なパルス幅に変化して出
力端子７０へと出力させる。また他方のタイミングにて
得られた他方の入力端子６９の信号に対するコンパレー
タ結果をＤＡＴＡ保持手段６７のＢ側に保持し、パルス
幅変調手段Ｂ・６６−２でパルス幅変調し出力端子７１
に出力される。

【００９９】以上のような動作概要であるが、入力端子
Ａ，入力端子Ｂと出力Ａ，出力Ｂとの関係を入れ替える
には、ＣＰＵ８１内のメモリ手段８１−２での設定を入
れ替え、実際の動作上では、Ｄ／Ａ変換手段６５とスイ
ッチ７２，７３の切替えタイミングを同時に入れ替える
ことで容易に現実が可能である。

【０１００】（実施例１２）実施例１１ではＤ／Ａ変換
手段６５とスイッチ７２，７３の切り替えタイミングを
同時に入れ替えることで入力Ａ，Ｂと出力Ａ，Ｂの対応
関係の切換えを実現しているが、本実施例では、タイミ
ング制御回路６３から出るＤＡＴＡ保持手段６７へのタ
イミング信号を入れ替えることで実現している。詳細動
作は実施例１１と同様であり、ここでの説明は省略す
る。

【０１０１】なお実施例１０〜１２では、複数の制御回
路（Ａ，Ｂ）の出力が同一の個所（トランス入力電圧可
変回路）に供給されているが、本発明はこれに限定され
るものではなく、異なる個所たとえば制御専用の回路，
リミッタ専用の回路に供給するといった形で実施するこ
ともできる。

【０１０２】

【発明の効果】以上説明したように、本発明によれば、
制御に対する応答が安定しており、汎用性のある電源装
置を供給することができる。

【０１０３】詳しくは、請求項１〜４に記載の発明で
は、入力電源電圧に応じて駆動条件を設定しているの
で、入力電源電圧の高，低にかかわらず、電源の立上げ
を安定に行うことができ、不所望の高圧発生を防ぐこと
ができ、入力電源電圧に関し汎用性がある。請求項５〜
７に記載の発明では、暫定的な出力目標値，スイッチン
グ周期を設定しているので、過渡応答が安定しており、
出力電圧に関し汎用性がある。請求項８〜１０に記載の
発明では、電源装置の立上げの際、交流電源回路を徐々
に付勢しているので出力電圧のオーバシュートがなく、
出力電圧に関し汎用性があり、請求項１１〜１３に記載
の発明では、制御手段の一方で制御動作を、他方でリミ
ッタ動作をといった使い方によって制御動作を多様化で
き、制御方式に関し汎用性がある。

【図面の簡単な説明】

【図１】実施例１のブロック図

【図２】実施例１のフローチャート

【図３】実施例２のフローチャート

【図４】実施例３のフローチャート

【図５】実施例４の回路図

【図６】実施例４のフローチャート

【図７】実施例５のフローチャート

【図８】実施例６の回路図

【図９】実施例７の回路図

【図１０】従来例の出力の立ち上がり波形を示す図

【図１１】実施例７の出力の立ち上がり波形を示す図

【図１２】実施例８の回路図

【図１３】実施例９の回路図

【図１４】実施例１０のブロック図

【図１５】実施例１０における制御回路６１およびそ
の周辺の詳細ブロック図

【図１６】実施例１１における制御回路６１およびそ
の周辺の詳細ブロック図

【図１７】実施例１２における制御回路６１およびそ
の周辺の詳細ブロック図

【符号の説明】

４電圧検出・ＣＰＵ電源部５ＣＰＵ

Claims

【特許請求の範囲】

【請求項１】入力電源により付勢される駆動手段によ
り駆動される電源装置であって、前記入力電源の電圧を
検出する入力電源電圧検出手段と、この入力電源電圧検
出手段の出力にもとづいて前記駆動手段の駆動条件を設
定する設定手段とを備えたことを特徴とする電源装置。
【請求項２】設定手段は、電源投入毎の、入力電源電
圧検出手段の出力にもとづいて駆動条件を設定するもの
であることを特徴とする請求項１記載の電源装置。
【請求項３】設定手段は、負荷の待機状態における所
定時間毎の、入力電源電圧検出手段の出力にもとづいて
駆動条件を設定するものであることを特徴とする請求項
１記載の電源装置。
【請求項４】設定手段は、負荷の所定シーケンス開始
毎の、入力電源電圧検出手段の出力にもとづいて駆動条
件を設定するものであることを特徴とする請求項１記載
の電源装置。
【請求項５】負荷のシーケンスに対応した出力目標値
を設定する制御手段により制御される電源装置であっ
て、前記制御手段は、当該電源装置の出力をある出力目
標値から次の出力目標値に制御する際、その途中で暫定
的な出力目標値を設定するものであることを特徴とする
電源装置。
【請求項６】負荷のシーケンスに対応した出力目標
値，スイッチング周期を設定する制御手段により、スイ
ッチング手段を介して制御される電源装置であって、前
記制御手段は、当該電源装置の出力をある出力目標値か
ら次の出力目標値に制御する際、その途中で暫定的な出
力目標値，スイッチング周期を設定するものであること
を特徴とする電源装置。
【請求項７】入力電源の電圧を検出する入力電源電圧
検出手段を有し、制御手段は、前記入力電源電圧検出手
段の出力に応じて暫定的なスイッチング周期を設定する
ものであることを特徴とする請求項６記載の電源装置。
【請求項８】駆動回路と、この駆動回路の出力によっ
て駆動される交流電源回路と、この交流電源回路の出力
端に出力端が直列接続された直流電源と、前記駆動回路
に供給する電源の立上がりに所定の時定数を付与する時
定数回路とを備えたことを特徴とする電源装置。
【請求項９】駆動回路の出力電流を制限する電流制限
回路を設けたことを特徴とする請求項８記載の電源装
置。
【請求項１０】駆動回路と、この駆動回路の出力によ
って駆動される交流電源回路と、この交流電源回路の出
力端に出力端が直列接続された直流電源と、前記駆動回
路を駆動するＤ−Ａ変換器と、当該電源装置の立上がり
の際に、前記Ｄ−Ａ変換器へ徐々に増大するデータを出
力するデータ生成手段とを備えたことを特徴とする電源
装置。
【請求項１１】駆動手段で駆動される電源装置であっ
て、この電源装置の出力における互に異なる種類の電気
量を検出する複数の出力検出手段と、この出力検出手段
の出力を基準信号と比較する比較手段を少なくとも有
し、その出力により前記駆動手段を制御する複数の制御
手段と、前記複数の出力検出手段と前記制御手段との接
続関係を切り換える切換え手段とを備えたことを特徴と
する電源装置。
【請求項１２】複数の制御手段は、１個の比較手段を
時分割で共用するものであることを特徴とする請求項１
１記載の電源装置。
【請求項１３】切換え手段は、負荷のシーケンスに応
じて切換えを行うものであることを特徴とする請求項１
１または請求項１２記載の電源装置。