JPH0793310B2 - 電極付半導体チップ及びその実装方法 - Google Patents
電極付半導体チップ及びその実装方法Info
- Publication number
- JPH0793310B2 JPH0793310B2 JP63261788A JP26178888A JPH0793310B2 JP H0793310 B2 JPH0793310 B2 JP H0793310B2 JP 63261788 A JP63261788 A JP 63261788A JP 26178888 A JP26178888 A JP 26178888A JP H0793310 B2 JPH0793310 B2 JP H0793310B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor chip
- electrode
- metal
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
- H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、配線回路基板に、半導体チップを直付けする
ための方式、すなわち、チップオンボード（COB）、な
いしは、チップオングラス（COG）に十分に対応できる
電極付半導体チップに関するものである。
ための方式、すなわち、チップオンボード（COB）、な
いしは、チップオングラス（COG）に十分に対応できる
電極付半導体チップに関するものである。
従来の技術 近年、配線回路のフアイン化が進み、高密度実装の傾向
がしだいに強まり、殊に、半導体チップは裸のまま、な
いしは裸に近い状態で配線回路基板に実装することが必
要になってきている。とくにコンピュータでは、多層セ
ラミック基板上に100個前後の多端子チップを高密度に
搭載することはごく普通である。半導体チップを裸のま
ま、直に基板に実装する方法としては、ワイヤ・ボンデ
イング法とワイヤレスボンデイング法に大別され、後者
ではとくにフィルムキャリア（TAB）法、フリップチッ
プ（CCB）法がもっともよく知られている。
がしだいに強まり、殊に、半導体チップは裸のまま、な
いしは裸に近い状態で配線回路基板に実装することが必
要になってきている。とくにコンピュータでは、多層セ
ラミック基板上に100個前後の多端子チップを高密度に
搭載することはごく普通である。半導体チップを裸のま
ま、直に基板に実装する方法としては、ワイヤ・ボンデ
イング法とワイヤレスボンデイング法に大別され、後者
ではとくにフィルムキャリア（TAB）法、フリップチッ
プ（CCB）法がもっともよく知られている。
TAB法は、日本マイクロエレクトロニクス協会編「IC化
実装技術」P.84（工業調査会1980）に記載されているよ
うに、テープキャリア用のベアチップの電極構成法であ
り、その概要を第２図に示す。熱酸化SiO22で被覆され
たシリコン１上にAl3を真空蒸着法で形成し、ホトリソ
グラフィ技術により、Al3を所望の位置にのみ残す。さ
らに、蒸着とホトリソグラフィを繰り返しながら、パッ
シベーション膜としてSiO2ないしはガラスの保護膜４を
所望の位置に形成し、Al3の電極パッド上には、CrやTi
等の密着用の金属５、さらにこの上に、Cu,Ni,W,Pt,Ag
等の拡散バリヤ金属６を順次生成させる。つづいて、め
っきによってAuのバンプ金属７を形成し、これを外部接
続端子としてリードフレームに接続することによって、
いわゆるインナーボンデイングを行なう。
実装技術」P.84（工業調査会1980）に記載されているよ
うに、テープキャリア用のベアチップの電極構成法であ
り、その概要を第２図に示す。熱酸化SiO22で被覆され
たシリコン１上にAl3を真空蒸着法で形成し、ホトリソ
グラフィ技術により、Al3を所望の位置にのみ残す。さ
らに、蒸着とホトリソグラフィを繰り返しながら、パッ
シベーション膜としてSiO2ないしはガラスの保護膜４を
所望の位置に形成し、Al3の電極パッド上には、CrやTi
等の密着用の金属５、さらにこの上に、Cu,Ni,W,Pt,Ag
等の拡散バリヤ金属６を順次生成させる。つづいて、め
っきによってAuのバンプ金属７を形成し、これを外部接
続端子としてリードフレームに接続することによって、
いわゆるインナーボンデイングを行なう。
フリップチップ法については、前出の参考文献のP.80な
らびに、特開昭58−51511号公報にその概要についての
記載がある。この方法の特徴は、チップを裏返しにして
その表面に構成された電極を介して、配線回路基板にベ
アチップを直付けで接続するものである。第２図におい
て、Auのバンプ金属７の代りに、Auめっきを下地にして
はんだのバンプをはんだ浸漬法等により被着させたもの
が、一般に、よく知られているコントロールドコラップ
スフリップチップの構造である。フリップチップにはほ
かに、電極に金属ボールをつけるボール方式（IBM社のS
LT）や、Alバンプ、およびペデステル方式もあり、あと
の方式はいずれも超音波圧着による接続で１チップごと
にボンデイングしなければならないので不便であり、バ
ンプの形成のさい、チップ自体に損傷を与えないよう細
心の注意が必要である。
らびに、特開昭58−51511号公報にその概要についての
記載がある。この方法の特徴は、チップを裏返しにして
その表面に構成された電極を介して、配線回路基板にベ
アチップを直付けで接続するものである。第２図におい
て、Auのバンプ金属７の代りに、Auめっきを下地にして
はんだのバンプをはんだ浸漬法等により被着させたもの
が、一般に、よく知られているコントロールドコラップ
スフリップチップの構造である。フリップチップにはほ
かに、電極に金属ボールをつけるボール方式（IBM社のS
LT）や、Alバンプ、およびペデステル方式もあり、あと
の方式はいずれも超音波圧着による接続で１チップごと
にボンデイングしなければならないので不便であり、バ
ンプの形成のさい、チップ自体に損傷を与えないよう細
心の注意が必要である。
発明が解決しようとする課題 しかしながら、これらの方法は、いずれも高価な蒸着装
置を用いての真空蒸着工程を必要とし、しかも厄介なこ
とは、密着用金属のCrやTiは、きわめて酸化されやす
く、その結果、その上にCuなどの拡散バリヤ用金属をす
ばやく連続して蒸着しなければならないこと、フリップ
チップ法において、はんだ浸漬法ではんだバンプをつく
るとき、バンプの高さの均一性の維持がきわめて困難で
あること、また、所望の位置に蒸着金属等を形成するた
めに煩雑なホトリソグラフィ技術を繰り返し用いなけれ
ばならないこと、さらには、電極パッドのアルミ上に
は、酸化アルミの薄い層が空気酸化の結果生じているの
で、アルミとクロムとの接着強度が十分に得られないこ
とがあり、クロムが剥離するという問題が発生するこ
と、また、そのさいに、目視検査がきわめてむつかしい
こと等の欠点があった。
置を用いての真空蒸着工程を必要とし、しかも厄介なこ
とは、密着用金属のCrやTiは、きわめて酸化されやす
く、その結果、その上にCuなどの拡散バリヤ用金属をす
ばやく連続して蒸着しなければならないこと、フリップ
チップ法において、はんだ浸漬法ではんだバンプをつく
るとき、バンプの高さの均一性の維持がきわめて困難で
あること、また、所望の位置に蒸着金属等を形成するた
めに煩雑なホトリソグラフィ技術を繰り返し用いなけれ
ばならないこと、さらには、電極パッドのアルミ上に
は、酸化アルミの薄い層が空気酸化の結果生じているの
で、アルミとクロムとの接着強度が十分に得られないこ
とがあり、クロムが剥離するという問題が発生するこ
と、また、そのさいに、目視検査がきわめてむつかしい
こと等の欠点があった。
課題を解決するための手段 本発明は、上記のような欠点のない電極付半導体チップ
を提供することを意図するものであって、半導体チップ
において、その電極パッドに、ワイヤをボンデングし、
ワイヤ・ピラーを形成し、そのワイヤ・ピラーを配線回
路基板に直接ボンデングするために、ワイヤ・ピラーを
金属で補強することを特徴とするものである。
を提供することを意図するものであって、半導体チップ
において、その電極パッドに、ワイヤをボンデングし、
ワイヤ・ピラーを形成し、そのワイヤ・ピラーを配線回
路基板に直接ボンデングするために、ワイヤ・ピラーを
金属で補強することを特徴とするものである。
作用 上記の本発明の半導体ベアチップの外部接続用の電極
は、電極の芯部を構成するワイヤのAl電極パッドへの接
続には接続技法としてすでに確立されたきわめて信頼性
の高いワイヤボンデング技術にもとづいていること、さ
らに、ボンデング後のワイヤにはめっきを施してめっき
金属を被覆することにより、電極ピラーを形成している
ことからアルミ電極パッドとの接触はいっそう確実とな
り、めっきにより補強されたピラー電極はきわめて堅牢
であるので、はんだによる直付にさいして、取扱いが便
利であり、たとえ、外力が加わったとしても半導体チッ
プが損傷することがない。
は、電極の芯部を構成するワイヤのAl電極パッドへの接
続には接続技法としてすでに確立されたきわめて信頼性
の高いワイヤボンデング技術にもとづいていること、さ
らに、ボンデング後のワイヤにはめっきを施してめっき
金属を被覆することにより、電極ピラーを形成している
ことからアルミ電極パッドとの接触はいっそう確実とな
り、めっきにより補強されたピラー電極はきわめて堅牢
であるので、はんだによる直付にさいして、取扱いが便
利であり、たとえ、外力が加わったとしても半導体チッ
プが損傷することがない。
実施例 つぎに、本発明の実施例について図面を用いて説明す
る。
る。
実施例１ ホトリソグラフィ技術を用いて、SiO22の膜を有するシ
リコン１の基体の上に、アルミ３の電極および、所望の
位置にSiO2等の保護膜４を形成した裸の半導体チップを
用意する。アルミ３の電極パッドに直径30ミクロンのAu
線をボンデング装置でボンデングし、170ミクロンの長
さのワイヤ・ピラー８を形成した。しかるのちに、ワイ
ヤ・ピラー８のまわりに、シプレイ社の無電解Niめっき
液ニポジット468を用いて、作業温度68℃で、２時間め
っきを行なって、Au線に18ミクロンの厚さの金属ニッケ
ルを補強材９として被覆した。こうして得られた半導体
チップの外部接続用の電極端子は、Au線だけの場合にく
らべると、かたいニッケルめっきにより十分に補強され
ているために、きわめて堅牢で、取扱いに便利なもので
あった。ピラー電極とAl電極パッドとの接触状態を目視
とテスタで試験したところ、接触不良は皆無であった、
また、配線回路基板にあらかじめ塗布したクリームはん
だ上にこのチップを装着して、この基板を加熱し、クリ
ームはんだを溶融してはんだづけを行なういわゆるリフ
ロー方式でチップを容易に直付けすることができた。上
記のNiめっきの代りに、Agペイントを用いて、Auのワイ
ヤ・ピラーを被覆することも考えられるが、この場合、
ワイヤ・ピラーの補強はめっきに比べるとやや劣るこ
と、さらには、はんだづけにさいして、はんだによるAg
喰われが生じる虞れがあること等の不具合がある。ワイ
ヤ・ピラーへのめっきについては、Niめっきの代りに、
Au,Cu,Sn,はんだ等のめっきに適する金属で、かつのち
のボンデイングに適する金属であればいずれも本発明の
主旨にかなっており、場合によってはこれらのめっきを
いくつか組み合せることも効果的である。
リコン１の基体の上に、アルミ３の電極および、所望の
位置にSiO2等の保護膜４を形成した裸の半導体チップを
用意する。アルミ３の電極パッドに直径30ミクロンのAu
線をボンデング装置でボンデングし、170ミクロンの長
さのワイヤ・ピラー８を形成した。しかるのちに、ワイ
ヤ・ピラー８のまわりに、シプレイ社の無電解Niめっき
液ニポジット468を用いて、作業温度68℃で、２時間め
っきを行なって、Au線に18ミクロンの厚さの金属ニッケ
ルを補強材９として被覆した。こうして得られた半導体
チップの外部接続用の電極端子は、Au線だけの場合にく
らべると、かたいニッケルめっきにより十分に補強され
ているために、きわめて堅牢で、取扱いに便利なもので
あった。ピラー電極とAl電極パッドとの接触状態を目視
とテスタで試験したところ、接触不良は皆無であった、
また、配線回路基板にあらかじめ塗布したクリームはん
だ上にこのチップを装着して、この基板を加熱し、クリ
ームはんだを溶融してはんだづけを行なういわゆるリフ
ロー方式でチップを容易に直付けすることができた。上
記のNiめっきの代りに、Agペイントを用いて、Auのワイ
ヤ・ピラーを被覆することも考えられるが、この場合、
ワイヤ・ピラーの補強はめっきに比べるとやや劣るこ
と、さらには、はんだづけにさいして、はんだによるAg
喰われが生じる虞れがあること等の不具合がある。ワイ
ヤ・ピラーへのめっきについては、Niめっきの代りに、
Au,Cu,Sn,はんだ等のめっきに適する金属で、かつのち
のボンデイングに適する金属であればいずれも本発明の
主旨にかなっており、場合によってはこれらのめっきを
いくつか組み合せることも効果的である。
実施例２ 実施例１と同様に、ベアチップのAlの電極パッドに、直
径32ミクロンのAu線をワイヤボンデングし、370ミクロ
ンの高さのピラーを形成し、実施例１で述べた方法と同
様にしてニッケルめっきを行なってから、さらに、シア
ン金カリウム15g/、ピロリン酸カリウム30g/からな
るAuめっき液を用いて、操作温度30℃、電流密度1A/dm2
で電解Auめっきを行なって、約1.2ミクロンのAuめっき
をピラー電極の先端からほぼ150ミクロンのところつま
りはんだづけ部に析出させた。
径32ミクロンのAu線をワイヤボンデングし、370ミクロ
ンの高さのピラーを形成し、実施例１で述べた方法と同
様にしてニッケルめっきを行なってから、さらに、シア
ン金カリウム15g/、ピロリン酸カリウム30g/からな
るAuめっき液を用いて、操作温度30℃、電流密度1A/dm2
で電解Auめっきを行なって、約1.2ミクロンのAuめっき
をピラー電極の先端からほぼ150ミクロンのところつま
りはんだづけ部に析出させた。
こうして得られたピラー電極付、接触不良が皆無であ
り、配線回路基板に、接着し、溶融はんだ噴流中に、浸
漬してはんだづけをフロー方式で行なうことで、直付け
が可能であった。さらに、はんだづけ以外の他のボンデ
ング法としては、配線回路基板にSnめっきを施したもの
を用いると、Au−Sn共晶合金の生成による接続も可能と
なる。
り、配線回路基板に、接着し、溶融はんだ噴流中に、浸
漬してはんだづけをフロー方式で行なうことで、直付け
が可能であった。さらに、はんだづけ以外の他のボンデ
ング法としては、配線回路基板にSnめっきを施したもの
を用いると、Au−Sn共晶合金の生成による接続も可能と
なる。
実施例３ 実施例１のAu線の代りに、直径35ミクロンのAl−Si1％
の細線をボンデングした。このワイヤ・ピラーをか性ソ
ーダ50g/、酸化亜鉛7g/、塩化第２鉄2g/、ロッセ
ル塩50g/、硝酸ソーダ1g/からなる処理液に浸漬
し、25℃で20秒間処理して実施例１と同様の方法でニッ
ケルめっきを行なった。得られた結果は、実施例１と比
べて、ピラー電極の強度および接触不良率は、共に遜色
のないものであった。また、ボンデング用のワイヤとし
て、Alの線の代りにCu線を用いることもできるが、この
場合には、ZnCl2の処理は、不要となる。
の細線をボンデングした。このワイヤ・ピラーをか性ソ
ーダ50g/、酸化亜鉛7g/、塩化第２鉄2g/、ロッセ
ル塩50g/、硝酸ソーダ1g/からなる処理液に浸漬
し、25℃で20秒間処理して実施例１と同様の方法でニッ
ケルめっきを行なった。得られた結果は、実施例１と比
べて、ピラー電極の強度および接触不良率は、共に遜色
のないものであった。また、ボンデング用のワイヤとし
て、Alの線の代りにCu線を用いることもできるが、この
場合には、ZnCl2の処理は、不要となる。
発明の効果 本発明の半導体チップの外部接続用電極端子の構成は、
金属ワイヤをAl電極パッドに、ボンデイングし、その上
に金属をめっきすることによって被覆した高信頼性のピ
ラー状の電極であり、ワイヤ・ピラーがめっきによっ
て、十分に補強されていて、非常に丈夫であることから
取扱いが容易であり、COB用のベアチップの電極として
は申し分のないものとなっている。また高価な蒸着装置
を用いての蒸着作業が不要であるばかりでなく、煩雑な
ホトリソグラフィ工程も軽減される利点がある。さら
に、ボンデイングの接触不良の有無は、特別な検査装置
によらなくても目視でもかんたんに検査できるので好都
合である。裸のままのチップを位置合せして、配線回路
基板に並べて、一度炉を通すだけで一括ボンデングする
いわゆるCOB方式での装着が容易であり、高密度実装化
に好適である。また、従来のフリップチップ方式では、
電極のバンプを一定の高さに調節することはかなりむつ
かしかったが、本発明によると、高さの調節はきわめて
容易であり、かつその形状やサイズも従来よりはるかに
自由に、選択できる長所がある。
金属ワイヤをAl電極パッドに、ボンデイングし、その上
に金属をめっきすることによって被覆した高信頼性のピ
ラー状の電極であり、ワイヤ・ピラーがめっきによっ
て、十分に補強されていて、非常に丈夫であることから
取扱いが容易であり、COB用のベアチップの電極として
は申し分のないものとなっている。また高価な蒸着装置
を用いての蒸着作業が不要であるばかりでなく、煩雑な
ホトリソグラフィ工程も軽減される利点がある。さら
に、ボンデイングの接触不良の有無は、特別な検査装置
によらなくても目視でもかんたんに検査できるので好都
合である。裸のままのチップを位置合せして、配線回路
基板に並べて、一度炉を通すだけで一括ボンデングする
いわゆるCOB方式での装着が容易であり、高密度実装化
に好適である。また、従来のフリップチップ方式では、
電極のバンプを一定の高さに調節することはかなりむつ
かしかったが、本発明によると、高さの調節はきわめて
容易であり、かつその形状やサイズも従来よりはるかに
自由に、選択できる長所がある。
第１図は本発明に係る外部接続用のピラー状の電極付半
導体チップの断面図、第２図は従来のCOB用のバンプ状
の電極付半導体チップの断面図である。 １……シリコン、２……SiO2、３……Al、４……保護
膜、５……密着用金属、６……拡散バリヤ金属、７……
バンプ金属、８……ワイヤ・ピラー、９……補強材。
導体チップの断面図、第２図は従来のCOB用のバンプ状
の電極付半導体チップの断面図である。 １……シリコン、２……SiO2、３……Al、４……保護
膜、５……密着用金属、６……拡散バリヤ金属、７……
バンプ金属、８……ワイヤ・ピラー、９……補強材。
フロントページの続き (72)発明者 津田 俊雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭58−182248（ＪＰ，Ａ)
Claims (6)
- 【請求項１】半導体チップの電極パッド上に、ワイヤボ
ンディング可能な金属を用いて、ワイヤピラーを形成し
た電極付半導体チップにおいて、前記ワイヤピラーを金
属で被覆して補強したことを特徴とする電極付半導体チ
ップ。 - 【請求項２】金属はめっき金属であることを特徴とする
請求項（１）記載の電極付半導体チップ。 - 【請求項３】ワイヤボンディング可能な金属がAu,Alな
いしはCuを主成分とするものであることを特徴とする請
求項（１）記載の電極付半導体チップ。 - 【請求項４】ワイヤボンディング可能な金属を用いて、
ワイヤピラーを半導体チップの電極パッド上に形成し、
前記ワイヤピラーを金属で被覆することにより前記ワイ
ヤピラーを補強した電極付半導体チップを、配線回路基
板へ半田付けにより直接ボンディングすることを特徴と
する半導体チップの実装方法。 - 【請求項５】配線回路基板への直接ボンディングが、非
晶接合、熱圧着であることを特徴とする請求項（４）記
載の半導体チップの実装方法。 - 【請求項６】ワイヤピラーの被覆をめっき法で行うこと
を特徴とする請求項（４）または（５）記載の半導体チ
ップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261788A JPH0793310B2 (ja) | 1988-10-18 | 1988-10-18 | 電極付半導体チップ及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261788A JPH0793310B2 (ja) | 1988-10-18 | 1988-10-18 | 電極付半導体チップ及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02109339A JPH02109339A (ja) | 1990-04-23 |
| JPH0793310B2 true JPH0793310B2 (ja) | 1995-10-09 |
Family
ID=17366719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261788A Expired - Lifetime JPH0793310B2 (ja) | 1988-10-18 | 1988-10-18 | 電極付半導体チップ及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793310B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835898B2 (en) | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
| JP4863746B2 (ja) * | 2006-03-27 | 2012-01-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP4597940B2 (ja) * | 2006-10-26 | 2010-12-15 | 富士通セミコンダクター株式会社 | 外部接続端子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182248A (ja) * | 1982-04-19 | 1983-10-25 | Mitsubishi Electric Corp | 半導体装置 |
-
1988
- 1988-10-18 JP JP63261788A patent/JPH0793310B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02109339A (ja) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346469B1 (en) | Semiconductor device and a process for forming the semiconductor device | |
| US7449406B2 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| JPH09129647A (ja) | 半導体素子 | |
| JPH07183304A (ja) | 半導体装置の製造方法 | |
| WO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| CN1350420A (zh) | 在有机电路板上进行电镀焊锡的方法 | |
| JPH08139097A (ja) | フリップチップ用接続ボール及び半導体チップの接合方法 | |
| JP3475558B2 (ja) | 半導体チップ接合用ボール及び半導体チップの接合方法 | |
| JPH0793310B2 (ja) | 電極付半導体チップ及びその実装方法 | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JPH02276249A (ja) | 半導体回路バンプの製造方法 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JP3311376B2 (ja) | バンプ形成方法 | |
| JPS62104143A (ja) | はんだバンプの形成方法 | |
| JPS63289947A (ja) | はんだバンプ付き基板及びその製造方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| TW483057B (en) | Semiconductor device with bump electrode | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPS6366949A (ja) | はんだバンブの形成方法 | |
| JPS6358945A (ja) | はんだバンプの形成方法 |