JPH0793311B2 - 半導体素子の突起電極形成方法 - Google Patents

半導体素子の突起電極形成方法

Info

Publication number
JPH0793311B2
JPH0793311B2 JP1145287A JP14528789A JPH0793311B2 JP H0793311 B2 JPH0793311 B2 JP H0793311B2 JP 1145287 A JP1145287 A JP 1145287A JP 14528789 A JP14528789 A JP 14528789A JP H0793311 B2 JPH0793311 B2 JP H0793311B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
protruding electrode
forming
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1145287A
Other languages
English (en)
Other versions
JPH0311740A (ja
Inventor
裕介 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OOTETSUKUSU KK
Original Assignee
OOTETSUKUSU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OOTETSUKUSU KK filed Critical OOTETSUKUSU KK
Priority to JP1145287A priority Critical patent/JPH0793311B2/ja
Publication of JPH0311740A publication Critical patent/JPH0311740A/ja
Publication of JPH0793311B2 publication Critical patent/JPH0793311B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、IC(集積回路)、LSI(大規模集積回路)チ
ップ等の半導体素子の電極に突起電極(バンプ)を形成
する方法に関し、このような突起電極が形成された半導
体素子と実装基板上の導電パターンとの接続技術の分野
にて利用することができる。
従来の技術 電子デバイス、電子機器の分野においては、軽簿短小化
という社会的な要請があり、これに応えるためには、限
られた面積の基板上にIC等の多数の機能部品を高密度に
実装することが必要となる。特にハイブリッドIC、カー
ド状機器、液晶テレビといった機器用に開発されている
ものに見ることができる。
このような高密度実装を実現するためには、基板に実装
される半導体がパッケージ品の形態をしているものより
はベアチップの方が非常に有利である。更に、金又はア
ルミニウム等の線を半導体素子の電極と基板上の導電パ
ターンとに溶着させてそれらの間を接続する、いわゆる
ワイヤボンディングによる接続方法よりも、ワイヤを使
用せず、しかも半導体素子の多数の電極と基板上の導電
パターンとを一括して接続するワイヤレスボンディング
が極めて有効である。
ワイヤレスボンディングとしては、フリップチップ方
式、フィルムキャリア方式等がある。
フリップチップ方式は、半導体素子電極の上に突起電極
を形成し、この突起電極と基板上の導電パターンとを半
田付けで接合する方式である。
フィルムキャリア方式は、フィルムに担持された外部接
続用の導電フィンガの内側端部と半導体素子の電極とを
電気的及び機械的に接続するが、半導体素子のエッジが
フィンガと接触するのを避けるため、半導体素子の電極
上に、又はフィンガ上に突起電極を形成し、この突起電
極を介して相互に接続するようにしている。
発明が解決しようとする課題 上記方式における突起電極はいずれもAu,Ag,Ni,半田等
の金属又は金属化合物により形成されている。これら金
属系の突起電極は、接合時の温度が高く、又、接合部が
合金等によって強固に固定されるため、半導体素子母材
と配線基板との熱膨張係数違いによる熱応力、及び外部
からの機械的又は熱的な衝撃による圧力が加わると、配
線基板等の変形が生じたり、接合部のはく離が生じたり
することがある。
また、金属系の突起電極は、通常、電解メッキ法等によ
り形成されるが、余剰のメッキ液等により、素子電極間
の短絡が生じるため、電極の間隔を狭めたり、微細な加
工を行うことは困難である。
本発明は、上記事情の鑑みてなされたもので、金属系の
突起電極が有している上述のような不具合を解消した半
導体素子用の新規な突起電極を形成する方法を提供する
ことを目的とする。
課題を解決するための手段 本発明によれば、変性アクリレート系、フェノールノボ
ラック系及びエポキシ系の中から選ばれた樹脂を基材と
し、この基材に光硬化開始剤と電気導電性物質とを混練
して突起電極形成材料を生成し、半導体素子の電極があ
る面に前記突起電極形成材料を塗布し、フォトリソグラ
フィー技術によって半導体素子の電極上に突起電極を形
成したことを特徴とする半導体素子の突起電極形成方法
が提供される。
作用 本発明による突起電極形成方法では、フォトリソグラフ
ィー技術によって、光硬化開始剤の作用により、電気導
電性物質を含有する樹脂系の突起電極が半導体素子電極
上に硬化形成され、この突起電極自体が導電パターンと
の接合時において電気的接続及び機械的接合の両機能を
果すことになる。
実施例 以下、本発明による半導体素子の突起電極形成方法につ
いて詳述する。
本発明によって形成される突起電極の形成材料は、変性
アクリレート系、フェノールノボラック系、又はエポキ
シ系等の樹脂を基材とし、これに感光性成分としてそれ
ぞれの系の樹脂に対応する光硬化開始剤と、電気導電性
成分としてAg,Ni等の無機又は有機の物質とを混練して
生成し、そして必要ならば熱接着性成分として熱可塑性
樹脂又はロジン等を含有させることもできる。更に、必
要に応じて適当な触媒を添加し、突起電極形成材料の諸
特性を調整することもできる。
突起電極形成材料は、半導体素子の電極が設けられてい
る面に、スピンコート、ロールコート等の適当な手段に
よって塗布される。その際、突起電極形成材料は反応性
希釈剤又は有機溶剤によって粘度を調整されてよい。
その後、通常のフォトリソグラフィー技術によって突起
電極が形成される。すなわち、塗布された突起電極形成
材料を乾燥した後、半導体素子電極の対応部分のみをた
とえばパターンマスク越しに例えばUV(紫外線)光によ
り露光し、光硬化開始剤の作用により突起電極形成材料
が硬化される。
そして、酢酸エチル、メチルエチルケトン等の有機溶剤
によって、突起電極形成材料の未硬化部分を除去するこ
とで、半導体素子の電極上に付着された樹脂系の突起電
極が形成される。
配線基板への実装の際には、形成された突起電極とこれ
らに対応する配線基板の導電パターンとを位置合せし、
半導体素子の側から加圧すると共に加熱する。このとき
の加圧圧力は10〜200kg/cm2加熱温度は突起電極の温度
が加圧治具から半導体素子を介しての伝熱により又は超
音波加熱により100〜200℃になるように調整され、圧着
時間は5秒〜5分程度である。
突起電極付の半導体素子をフィルムキャリアの樹脂フィ
ルムに取り付ける場合にも、同様の操作にて行うことが
できる。すなわち、半導体素子を樹脂フィルムに開けた
穴に挿入して、その穴の中まで延びた外部接続用の銅箔
のフィンガの端部と突起電極とを位置合せした後、両者
を加圧及び加熱して電気的接続及び機械的接合を得る。
発明の効果 本発明によれば、以下の効果を奏することができる。
(1) 突起電極は、半田等の金属に比しヤング率が小
さな高分子材料であるので、外部からの機械的衝撃や振
動、あるいは接続部周辺の環境温度の変化等により発生
する熱応力をこと突起電極で吸収緩和することができ、
従来の金属系突起電極のように、配線基板が変形した
り、接合部のはく離が生じたりすることがなく、接着機
能をもった信頼性の高い突起電極が得られる。
(2) 突起電極は半導体素子の電極上にのみ存在する
ので、従来の金属系突起電極の形成方法に比べ、半導体
素子の電極間における短絡発生の危険がないので、電極
ピッチの狭い半導体素子にも適用することができる。
(3) 突起電極は、熱接着性成分を含有することによ
り、導通パターンとの接合に関し、配線基板において合
金を作りにくい導電パターン材料や処理をしにくい導電
パターン、たとえばITO(インジウム・スズ酸化物)等
の材料とでも容易に電気的接続を得ることができる。
(4) 実装後のデバイス特性チェックの段階で、不良
の半導体素子が発見された場合、従来の半田付けによる
接続では半導体素子をはく離するのに300℃以上もの高
温加熱をする必要があったが、本発明による突起電極は
例えば200℃以下の低温をかけることにより、又は有機
溶剤で溶かすことにより、半導体素子を外すことがで
き、半導体素子のリペアが非常に容易である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】変性アクリレート系、フェノールノボラッ
    ク系及びエポキシ系の中から選ばれた樹脂を基材とし、
    この基材に光硬化開始剤と電気導電性物質とを混練して
    突起電極形成材料を生成し、半導体素子の電極がある面
    に前記突起電極形成材料を塗布し、フォトリソグラフィ
    ー技術によって半導体素子の電極上に突起電極を形成し
    たことを特徴とする半導体素子の突起電極形成方法。
JP1145287A 1989-06-09 1989-06-09 半導体素子の突起電極形成方法 Expired - Lifetime JPH0793311B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1145287A JPH0793311B2 (ja) 1989-06-09 1989-06-09 半導体素子の突起電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1145287A JPH0793311B2 (ja) 1989-06-09 1989-06-09 半導体素子の突起電極形成方法

Publications (2)

Publication Number Publication Date
JPH0311740A JPH0311740A (ja) 1991-01-21
JPH0793311B2 true JPH0793311B2 (ja) 1995-10-09

Family

ID=15381652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1145287A Expired - Lifetime JPH0793311B2 (ja) 1989-06-09 1989-06-09 半導体素子の突起電極形成方法

Country Status (1)

Country Link
JP (1) JPH0793311B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280334A (ja) * 1989-04-21 1990-11-16 Citizen Watch Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0311740A (ja) 1991-01-21

Similar Documents

Publication Publication Date Title
US5903056A (en) Conductive polymer film bonding technique
US5783465A (en) Compliant bump technology
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
JPH027180B2 (ja)
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2606610B2 (ja) ソルダーペースト、半導体装置の接続方法および接続構造
JPS63150930A (ja) 半導体装置
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP3477486B2 (ja) 電子部品の実装体の製造方法
JPH114064A (ja) 異方性導電樹脂及びこれを用いた電子部品の実装構造
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0793311B2 (ja) 半導体素子の突起電極形成方法
JPH0558659B2 (ja)
JP2000058597A (ja) 電子部品実装方法
JP3388547B2 (ja) 部品実装方法
JPH01226162A (ja) 半導体チップの接続方法
JP2000174066A (ja) 半導体装置の実装方法
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP2002217350A (ja) モジュール部品の製造方法
JP2523641B2 (ja) 半導体装置
JP2532543B2 (ja) 半導体装置
JPS6297340A (ja) Icチツプの電気的接続方法