JPH0793326B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0793326B2 JPH0793326B2 JP62147262A JP14726287A JPH0793326B2 JP H0793326 B2 JPH0793326 B2 JP H0793326B2 JP 62147262 A JP62147262 A JP 62147262A JP 14726287 A JP14726287 A JP 14726287A JP H0793326 B2 JPH0793326 B2 JP H0793326B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- semiconductor device
- insulating layer
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に大電力用半導体装置
の電極が固着される導電層が、熱応力により絶縁層へク
ラツクを生じさせるのを防ぐための、応力集中を緩和す
る構造に関するものである。
の電極が固着される導電層が、熱応力により絶縁層へク
ラツクを生じさせるのを防ぐための、応力集中を緩和す
る構造に関するものである。
トランジスタの大電流容量化の進歩と共に、これらの素
子を組込んだ大電力用パワーモジユールも種々のものが
出現しているが、大容量化に伴う設計上の課題の一つは
組合せ部材の熱膨張係数差により生ずる過大な熱応力の
問題である。
子を組込んだ大電力用パワーモジユールも種々のものが
出現しているが、大容量化に伴う設計上の課題の一つは
組合せ部材の熱膨張係数差により生ずる過大な熱応力の
問題である。
もしこの応力が絶縁層に生じると、破損して絶縁不良を
起すことになるので設計に当つては細心の注意を要す
る。
起すことになるので設計に当つては細心の注意を要す
る。
第５図は従来の大電力用パワーモジユールの一実施例を
示す透視平面図であり、第６図はそのVI−VI線に沿う断
面図である。
示す透視平面図であり、第６図はそのVI−VI線に沿う断
面図である。
図において、（１）は放熱板で、銅またはアルミニウム
材により、例えば3mm程度に形成される。（２）は絶縁
層で、例えばセラミツクの溶射、或いはマイラフイルム
の熱圧着もしくは絶縁材をコーテイングして80μｍ程度
に形成され、放熱板（１）に接着される。（３）はベー
ス用導電層、（４）はエミツタ用導電層、（５）はコレ
クタ用導電層で、これらの導電層（３），（４），
（５）は、例えば導箔とアルミニウム箔を予め貼り合せ
て100μｍ程度に形成したものを絶縁層（２）上に接着
し、フオト・リソグラフイ技術により選択エツチングし
て所定の形状に形成される。（６）は銅材より成る約2m
m厚さのヒートシンクで、コレクタ用導電層（５）に接
着される。（７）はトランジスタチツプで、ヒートシン
ク（６）に接着される。（８）はアルミニウム線より成
るリードワイヤで、ワイヤボンデイングによりトランジ
スタチツプ（７）の電極部とベース用導電層（３）、或
いはエミツタ用導電層（４）間を接続する。（９）はベ
ース電極、（10）はエミツタ電極、（11）はコレクタ電
極で、いずれも銅材で形成され、導電層（３），
（４），（５）にそれぞれ接着される。（12）は例えば
プラスチツクより成るケースで、絶縁層（２）上に接着
して組立てられる。（13）は封止樹脂で、シリコンゲル
及びエポキシ樹脂を封入した後200〜300℃の温度で加
熱，硬化される。なお、各部品の接着は半田付けにより
なされる。
材により、例えば3mm程度に形成される。（２）は絶縁
層で、例えばセラミツクの溶射、或いはマイラフイルム
の熱圧着もしくは絶縁材をコーテイングして80μｍ程度
に形成され、放熱板（１）に接着される。（３）はベー
ス用導電層、（４）はエミツタ用導電層、（５）はコレ
クタ用導電層で、これらの導電層（３），（４），
（５）は、例えば導箔とアルミニウム箔を予め貼り合せ
て100μｍ程度に形成したものを絶縁層（２）上に接着
し、フオト・リソグラフイ技術により選択エツチングし
て所定の形状に形成される。（６）は銅材より成る約2m
m厚さのヒートシンクで、コレクタ用導電層（５）に接
着される。（７）はトランジスタチツプで、ヒートシン
ク（６）に接着される。（８）はアルミニウム線より成
るリードワイヤで、ワイヤボンデイングによりトランジ
スタチツプ（７）の電極部とベース用導電層（３）、或
いはエミツタ用導電層（４）間を接続する。（９）はベ
ース電極、（10）はエミツタ電極、（11）はコレクタ電
極で、いずれも銅材で形成され、導電層（３），
（４），（５）にそれぞれ接着される。（12）は例えば
プラスチツクより成るケースで、絶縁層（２）上に接着
して組立てられる。（13）は封止樹脂で、シリコンゲル
及びエポキシ樹脂を封入した後200〜300℃の温度で加
熱，硬化される。なお、各部品の接着は半田付けにより
なされる。
従来の大電力用パワーモジユールは上記のように構成さ
れ、各電極（９），（10），（11）を介して外部回路
（図示せず）に接続されてその機能を発揮する。
れ、各電極（９），（10），（11）を介して外部回路
（図示せず）に接続されてその機能を発揮する。
上記のような従来の大電力用パワーモジユールでは、大
容量になる程その配線抵抗を低くするために、導電層
（３），（４），（５）の層厚さは厚く形成される。
容量になる程その配線抵抗を低くするために、導電層
（３），（４），（５）の層厚さは厚く形成される。
ところが、導電層（３），（４），（５）は絶縁層
（２）上に半田付けされているが、その熱膨張係数は前
者が約20×10-6に対して後者のそれは約26×10-6と大き
いため、組立工程中の加熱温度により熱膨張差を生じ、
導電層（３），（４），（５）の下端部に大きな熱応力
が集中して、この部位の絶縁層（２）にクラツクが発生
するという不具合があつた。
（２）上に半田付けされているが、その熱膨張係数は前
者が約20×10-6に対して後者のそれは約26×10-6と大き
いため、組立工程中の加熱温度により熱膨張差を生じ、
導電層（３），（４），（５）の下端部に大きな熱応力
が集中して、この部位の絶縁層（２）にクラツクが発生
するという不具合があつた。
しかも、この現象は導電層（３），（４），（５）の層
厚さが厚くなつて、その剛性を増すほど発生し易く、特
に層厚さが100μｍを超えるとその傾向は顕著となり、
パワーモジユールを大容量化する上で障害となつてい
た。
厚さが厚くなつて、その剛性を増すほど発生し易く、特
に層厚さが100μｍを超えるとその傾向は顕著となり、
パワーモジユールを大容量化する上で障害となつてい
た。
この発明は、かかる問題点を解決するためになされたも
ので、大容量化されて導電層の厚みが増しても、絶縁層
にクラツクを生じて絶縁不良を起すことのない半導体装
置を得ることを目的とする。
ので、大容量化されて導電層の厚みが増しても、絶縁層
にクラツクを生じて絶縁不良を起すことのない半導体装
置を得ることを目的とする。
この発明に係る半導体装置は、放熱板に固着された絶縁
層上に、半導体素子と外部電極導電層とが固着された導
電層を接着材により固着したものにおいて、導電層が絶
縁層より歪み易い材料で構成されるとともに導電層の端
縁部を、該導電層の他の部分よりも薄く形成したもので
ある。
層上に、半導体素子と外部電極導電層とが固着された導
電層を接着材により固着したものにおいて、導電層が絶
縁層より歪み易い材料で構成されるとともに導電層の端
縁部を、該導電層の他の部分よりも薄く形成したもので
ある。
この発明においては、導電層が絶縁層より歪み易い材料
で構成されるとともに導電層の端縁部が導電層の他の部
分よりも薄く形成されているので、絶縁層とその上に接
着材により固着されている導電層間に熱膨張差を生じて
も導電層下端部の応力集中は緩和され、絶縁層にクラツ
クを生じることはない。なお、この効果は、導電層の厚
みが増す程、導電層の端縁部が薄く形成されていないも
のに比べて顕著となる。
で構成されるとともに導電層の端縁部が導電層の他の部
分よりも薄く形成されているので、絶縁層とその上に接
着材により固着されている導電層間に熱膨張差を生じて
も導電層下端部の応力集中は緩和され、絶縁層にクラツ
クを生じることはない。なお、この効果は、導電層の厚
みが増す程、導電層の端縁部が薄く形成されていないも
のに比べて顕著となる。
第１図は、この発明の大電力用パワーモジユールの一実
施例を示す透視平面図、第２図は、そのII−II線に沿う
断面図であり、（１）〜（13）は上記従来の大電力用パ
ワーモジユールにおけるものと同一又は相当のものであ
る。なお、導電層（３），（４），（５）は100〜150μ
ｍ厚さに形成し、その端縁を傾斜をつけて薄く形成する
のは、導電層（３），（４），（５）をフオト・リソグ
ラフイ技術を用いて選択エツチングにより形成する際、
フオト・レジスト層（図示せず）と導電層（３），
（４），（５）との界面の密着度或いはエツチング時間
を適当に制御する等により実現できた。
施例を示す透視平面図、第２図は、そのII−II線に沿う
断面図であり、（１）〜（13）は上記従来の大電力用パ
ワーモジユールにおけるものと同一又は相当のものであ
る。なお、導電層（３），（４），（５）は100〜150μ
ｍ厚さに形成し、その端縁を傾斜をつけて薄く形成する
のは、導電層（３），（４），（５）をフオト・リソグ
ラフイ技術を用いて選択エツチングにより形成する際、
フオト・レジスト層（図示せず）と導電層（３），
（４），（５）との界面の密着度或いはエツチング時間
を適当に制御する等により実現できた。
上記のように構成された大電力用パワーモジユールにお
いて、組立工程中の温度により絶縁層（２）と導電層
（３），（４），（５）との間に熱膨張差を生じると、
熱膨張係数の大きな絶縁層（２）は膨張して導電層
（３），（４），（５）を包み込むように湾曲しようと
する。このため、導電層（３），（４），（５）の下端
部に大きな応力が生じるが、導電層（３），（４），
（５）の端縁部が傾斜をつけて薄く形成され、先端部の
剛性が低下しているので、変形されてこの部分の応力集
中は緩和され、絶縁層（２）でのクラツク発生が防止さ
れる。
いて、組立工程中の温度により絶縁層（２）と導電層
（３），（４），（５）との間に熱膨張差を生じると、
熱膨張係数の大きな絶縁層（２）は膨張して導電層
（３），（４），（５）を包み込むように湾曲しようと
する。このため、導電層（３），（４），（５）の下端
部に大きな応力が生じるが、導電層（３），（４），
（５）の端縁部が傾斜をつけて薄く形成され、先端部の
剛性が低下しているので、変形されてこの部分の応力集
中は緩和され、絶縁層（２）でのクラツク発生が防止さ
れる。
なお、上記実施例においては、導電層（３），（４），
（５）の端縁部が直線状の傾斜をつけて形成されたもの
を示したが、形成上の都合から、要すれば第３図の他の
実施例における要部拡大図に示すように曲線状の傾斜を
つけて形成されたものであつても、また、第４図の更に
他の実施例における要部拡大図に示すように、段落状に
形成されたものでも同様の効果を奏することはいうまで
もない。また、トランジスタチツプを１個搭載した大電
力用パワーモジユールの例を示したが、複数個を他の回
路素子と共に搭載するものであつてもよい。
（５）の端縁部が直線状の傾斜をつけて形成されたもの
を示したが、形成上の都合から、要すれば第３図の他の
実施例における要部拡大図に示すように曲線状の傾斜を
つけて形成されたものであつても、また、第４図の更に
他の実施例における要部拡大図に示すように、段落状に
形成されたものでも同様の効果を奏することはいうまで
もない。また、トランジスタチツプを１個搭載した大電
力用パワーモジユールの例を示したが、複数個を他の回
路素子と共に搭載するものであつてもよい。
この発明は以上説明したとおり、放熱板に固着された絶
縁層上に接着材により固着された導電層が絶縁層より歪
み易い材料で構成されるとともに導電層の端縁部を、該
導電層の他の部分よりも薄く形成するという簡単な構造
により、組立工程中に受ける加熱に基づく過大な熱応力
の集中を緩和でき、絶縁層のクラツク発生による絶縁不
良を生じない大容量の半導体装置を得られる効果があ
る。
縁層上に接着材により固着された導電層が絶縁層より歪
み易い材料で構成されるとともに導電層の端縁部を、該
導電層の他の部分よりも薄く形成するという簡単な構造
により、組立工程中に受ける加熱に基づく過大な熱応力
の集中を緩和でき、絶縁層のクラツク発生による絶縁不
良を生じない大容量の半導体装置を得られる効果があ
る。
第１図は、この発明の一実施例を示す透視平面図、第２
図は、そのII−II線に沿う断面図、第３図は、この発明
の他の実施例を示す導電層の要部拡大図、第４図は、こ
の発明の更に他の実施例を示す導電層の要部拡大図、第
５図は、従来の大電力用パワーモジユールの一実施例を
示す透視平面図、第６図は、そのVI−VI線に沿う断面図
である。 図において、（１）は放熱板、（２）は絶縁層、（３）
はベース用導電層、（４）はエミツタ用導電層、（５）
はコレクタ用導電層、（６）はヒートシンク、（７）は
トランジスタチツプ、（８）はリードワイヤ、（９）は
ベース電極、（10）はエミツタ電極、（11）はコレクタ
電極である。 なお、各図中、同一符号は同一又は相当部分を示す。
図は、そのII−II線に沿う断面図、第３図は、この発明
の他の実施例を示す導電層の要部拡大図、第４図は、こ
の発明の更に他の実施例を示す導電層の要部拡大図、第
５図は、従来の大電力用パワーモジユールの一実施例を
示す透視平面図、第６図は、そのVI−VI線に沿う断面図
である。 図において、（１）は放熱板、（２）は絶縁層、（３）
はベース用導電層、（４）はエミツタ用導電層、（５）
はコレクタ用導電層、（６）はヒートシンク、（７）は
トランジスタチツプ、（８）はリードワイヤ、（９）は
ベース電極、（10）はエミツタ電極、（11）はコレクタ
電極である。 なお、各図中、同一符号は同一又は相当部分を示す。
Claims (4)
- 【請求項１】放熱板に固着された絶縁層上に接着材によ
り導電層が固着され、該導電層上に半導体素子と外部電
極が適宜固着されて電気的に接続されている半導体装置
において、該導電層が上記絶縁層より歪み易い材料で構
成されるとともに該導電層の端縁部が該導電層の他の部
分よりも薄く形成されていることを特徴とする半導体装
置。 - 【請求項２】導電層の端縁部が、直線状の傾斜をつけて
形成されていることを特徴とする特許請求の範囲第１項
記載の半導体装置。 - 【請求項３】導電層の端縁部が、曲線状の傾斜をつけて
形成されていることを特徴とする特許請求の範囲第１項
記載の半導体装置。 - 【請求項４】導電層の端縁部が、段落を付けて形成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147262A JPH0793326B2 (ja) | 1987-06-11 | 1987-06-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147262A JPH0793326B2 (ja) | 1987-06-11 | 1987-06-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63310125A JPS63310125A (ja) | 1988-12-19 |
| JPH0793326B2 true JPH0793326B2 (ja) | 1995-10-09 |
Family
ID=15426254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62147262A Expired - Lifetime JPH0793326B2 (ja) | 1987-06-11 | 1987-06-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793326B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275165A (ja) * | 1996-02-07 | 1997-10-21 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235580A (en) * | 1975-09-12 | 1977-03-18 | Mitsubishi Electric Corp | Element fixing method of semiconductor device |
| JPS58159336A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | 半導体装置 |
| JPS60157229A (ja) * | 1984-01-25 | 1985-08-17 | Mitsubishi Electric Corp | 絶縁形半導体装置 |
-
1987
- 1987-06-11 JP JP62147262A patent/JPH0793326B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275165A (ja) * | 1996-02-07 | 1997-10-21 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63310125A (ja) | 1988-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| JP2570605B2 (ja) | 半導体装置 | |
| US7443022B2 (en) | Board-on-chip packages | |
| JP4438489B2 (ja) | 半導体装置 | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JP6862896B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP2004047883A (ja) | 電力半導体装置 | |
| JP2008258547A (ja) | 半導体装置およびその製造方法 | |
| JP3440824B2 (ja) | 半導体装置 | |
| JPS5952854A (ja) | 絶縁型半導体装置の製法 | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| JP3216305B2 (ja) | 半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2934421B2 (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
| JPH0418694B2 (ja) | ||
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0793326B2 (ja) | 半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP2564771B2 (ja) | 放熱板付き半導体装置及びその製造方法 | |
| JPS6159660B2 (ja) | ||
| JP2735920B2 (ja) | インバータ装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 |