JPH0793393A - Ｌｓｉレイアウト作成装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＳＩ設計過程におけるアスペクト比の変更
に伴う設計時間の長期化を防止し、設計時間の短縮化を
図ることができるＬＳＩレイアウト作成装置を提供す
る。 【構成】 本発明のＬＳＩレイアウト作成装置では、
（Ａ）の点線矢印に示すように、第１のレイアウトの２
列目のセル（Ｐｉ、ｊ）（ｉ＝１、０≦ｊ≦３）を１列
目のセル（Ｐｉ、ｊ）（ｉ＝０、０≦ｊ≦３）の隙間に
移動し、４列目のセル（Ｐｉ、ｊ）（ｉ＝３、０≦ｊ≦
３）を３列目のセル（Ｐｉ、ｊ）（ｉ＝２、０≦ｊ≦
３）の隙間に移動して第２のレイアウトを作成する。そ
して、この第２のレイアウトにラウティング（配線）
し、（Ｂ）に示すような第２のレイアウトを作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ製造過程におい
て、ＬＳＩの構成要素であるセルの２次元的な配置を自
動的に決定するＬＳＩレイアウト作成装置に関する。

【０００２】

【従来の技術】システムをＬＳＩに効率的に具現化する
ためにはＬＳＩ設計過程において、レイアウト設計を適
切に行う必要がある。ＬＳＩ設計過程では、図９に示す
ように、プレイスメントおよびラウティングが行われ
る。プレイスメントでは、セル間の配線の接続情報を保
持する半導体メーカのネットリストに基づいて、セルの
初期配置を行う。このとき、セル間の接続関係を考慮し
て、接続関係にあるセル同士を可能な限り近接して配置
する。このように、接続関係にあるセル同士を近接して
配置するのは、接続関係にあるセル同士の距離が長くな
ると、配線領域の比率が大きくなると共に信号の伝搬時
間が長くなり、面積および動作速度などの面において、
好ましいレイアウト結果を得ることができなくなるため
である。

【０００３】ラウティングでは、セル間の配線を行う。
このとき、セル間に生じる隙間が小さすぎて、配線を通
すことができないときは、セル同士の相対的な位置関係
をそのまま保持した状態で、配線に必要な隙間が生じる
ように、各セルの絶対座標を変更する。例えば、図７
（Ａ）に示すようにセルＡとセルＢとに接続関係がある
が、配線１００を通すために必要な隙間がない場合に、
図７（Ｂ）に示すようにセルＣ、Ｄを左側、セルＥ、Ｆ
を右側にそれぞれ移動して配線１００を通すために必要
な隙間を作る。

【０００４】逆に、セル間の隙間が必要以上に大きすぎ
る場合には、ＬＳＩ規模の縮小を図るためにコンパクシ
ョンを行い、セル同士の相対的な位置関係を保持した状
態でセル間の隙間を詰める。例えば、図８（Ａ）に示す
ように、セルＧ、Ｈ、Ｉ、ＪとセルＫ、Ｌ、Ｍ、Ｎとの
隙間が必要以上に大きすぎる場合には、コンパクション
を行い、図８（Ｂ）に示すように、セルＧ〜Ｎの相対的
な位置関係を保持した状態で隙間を詰める。

【０００５】

【発明が解決しようとする課題】しかし、従来のＬＳＩ
設計過程では、一度、上述したＬＳＩ決定過程に基づい
てレイアウトを決定した後にＬＳＩのアスペクト比を変
更する場合に、決定されたレイアウトを利用せずに、変
更後のアスペクト比に基づいて、最初から上述したＬＳ
Ｉ決定過程に基づいて再度、レイアウトの決定を行う。
従って、レイアウト決定までに時間が長期化してしまう
という問題がある。１つのＬＳＩを複数のブロックに分
割し、各ブロック毎にレイアウトを決定した後にＬＳＩ
全体をレイアウトして行う場合に、各ブロック間の隙間
を小さくしてＬＳＩ全体のチップサイズを小さくするた
めに各ブロック毎にこのようなＬＳ設計過程におけるア
スペクト比の変更が行われ、ＬＳＩ設計過程においては
頻繁に行われる手続である。

【０００６】本発明は、上述した従来技術の問題に鑑み
てなされ、ＬＳＩ設計過程におけるアスペクト比の変更
に伴う設計時間の長期化を防止し、設計時間の短縮化を
図ることができるＬＳＩレイアウト作成装置を提供する
ことを目的とする。

【０００７】

【課題を解決するための手段】上述した従来技術の問題
を解決し、上述した目的を達成するために、本発明のＬ
ＳＩレイアウト作成装置は、縦横比が所定のアスペクト
比である長方形状の２次元的な領域にＬＳＩを構成する
複数のセルを配置するＬＳＩレイアウト作成装置であっ
て、第１のアスペクト比に応じて決定された第１のレイ
アウトに基づいて、第２のアスペクト比に応じて、セル
間の接続距離を所定の範囲内に収まるように、該第１の
レイアウトに示される各セルの配置を予め定められた規
則に従って変更して第２のレイアウトを決定する。

【０００８】例えば、前記第１のレイアウトでは複数の
セルがマトリクス状に配置されており、前記第２のアス
ペクト比は前記第１のアスペクト比の２乗倍である場合
には、前記規則では、前記第１のレイアウトにおける第
１の列あるいは行を構成する複数のセルと、第２の列あ
るいは行を構成する複数のセルとが交互に位置して単一
の列あるいは行を構成するように、前記第１のレイアウ
トに示される各セルの配置を変更する。

【０００９】

【作用】本発明のＬＳＩレイアウト作成装置では、例え
ば、ＬＳＩ設計者が自ら作成したり、あるいは、専用シ
ステムを用いて作成した第１のアスペクト比に応じた第
１のレイアウトが入力される。第１のレイアウトが例え
ば複数のセルがマトリクス状に配置されたレイアウトで
あり、また、第２のアスペクト比が第１のアスペクト比
の２乗倍である場合には、前記第１のレイアウトにおけ
る第１の列あるいは行を構成する複数のセルと、第２の
列あるいは行を構成する複数のセルとが交互に位置して
単一の列あるいは行を構成するように、前記第１のレイ
アウトに示される各セルの配置が変更され、第２のレイ
アウトが決定される。このように、第１のレイアウトを
利用して第２のレイアウトを決定することで、セル間の
接続距離を所定の範囲内に収めることができ、また、レ
イアウト作成の時間を短縮することができる。

【００１０】

【実施例】第１実施例について説明する。図１は本実施
例のＬＳＩレイアウト作成装置１の入力および出力を説
明するための図である。図１に示すように、ＬＳＩレイ
アウト作成装置１では第１のレイアウトを入力し、第１
のレイアウトに基づいて後述する手順に従って第２のレ
イアウトを作成する。第１のレイアウトは、従来の場合
と同様に、ＬＳＩ設計者が自ら作成したり、あるいは、
専用システムを用いてシステムとＬＳＩ設計者との対話
形式などによる処理を行って作成される。本実施例で
は、第１のレイアウトの第１のアスペクト比は、「横：
縦＝１：１」である。また、第２のレイアウトの第２の
アスペクト比は、「横：縦＝１：４」である。

【００１１】ＬＳＩレイアウト作成装置１が採用する、
第１のレイアウトに基づいて第２のレイアウトを作成す
る規則を説明する。図２（Ａ）は、マトリクス状に複数
のセルが配置された第１のレイアウトを説明するための
図である。図２（Ａ）に示すようにＸ、Ｙ座標系を定め
ると、第１のレイアウトでは、４×４のマトリクス状に
縦×横＝１０×１０の大きさの１６個のセル（Ｐｉ、
ｊ）（０≦ｉ≦３、０≦ｊ≦３）が配置されており、セ
ル（Ｐｉ、ｊ）の（Ｘ、Ｙ）座標は（１００×ｉ、１０
０×ｊ）である。

【００１２】図２（Ａ）に示す第１のレイアウトでは、
配線に必要とされる大きさ以上の大きさの隙間がセル間
に存在するが、ラウティング過程において、隙間の大き
さは図２（Ｂ）に示すようにコンパンクションすること
で縮小される。

【００１３】ＬＳＩレイアウト作成装置１では、点線矢
印に示すように、図２（Ａ）に示す第１のレイアウトの
２列目のセル（Ｐｉ、ｊ）（ｉ＝１、０≦ｊ≦３）を１
列目のセル（Ｐｉ、ｊ）（ｉ＝０、０≦ｊ≦３）の隙間
に移動し、４列目のセル（Ｐｉ、ｊ）（ｉ＝３、０≦ｊ
≦３）を３列目のセル（Ｐｉ、ｊ）（ｉ＝２、０≦ｊ≦
３）の隙間に移動するという規則に基づいて図３（Ａ）
に示す第２のレイアウトを作成する。

【００１４】図３（Ａ）に示すＸ’、Ｙ’座標系におけ
るセル（Ｐｉ、ｊ）の（Ｘ’ｉｊ、Ｙ’ｉｊ）座標は図
２（Ａ）に示すＸ、Ｙ座標系におけるセル（Ｐｉ、ｊ）
の（Ｘｉｊ、Ｙｉｊ）を用いて下記式（１）、（２）で
表せる。 （Ａ）セル（Ｐｉ、ｊ）（ｉ＝０、２、０≦ｊ≦３） （Ｘ’ｊｉ、Ｙ’ｊｉ）＝（Ｘｉｊ／２、Ｙｉｊ／２） （１） （Ｂ）セル（Ｐｉ、ｊ）（ｉ＝１、３、０≦ｊ≦３） （Ｘ’ｊｉ、Ｙ’ｊｉ） ＝（（Ｘｉｊ−１００）／２、Ｙｉｊ×２＋１００） （２）

【００１５】図３（Ａ）に示す第２のレイアウトは、図
２（Ｂ）に示す第１のレイアウトの接続状態を保持する
ように図３（Ｂ）に示すようにラウティングされる。

【００１６】上記式（１）、（２）に基づいて、第２の
レイアウトにおえる各セルの座標を決定することで、セ
ル間の接続距離を第１のレイアウトの場合に比べて大幅
に伸長することなく、各セルを配置することが可能にな
り、配線領域の比率が高くなることを効果的に抑制する
ことができる。

【００１７】以下、ＬＳＩレイアウト作成装置１におけ
る処理の手順について説明する。図４はＬＳＩレイアウ
ト作成装置１における処理のフローチャートである。図
４に示す変数「ｋ」は、図２に示す１６個のセルに対応
させて決定された番号を示す値であり、１６個のセルに
０〜１５の番号が割り付けられる。 ステップＳ１：ＬＳＩレイアウト作成装置１は第１のレ
イアウト情報を入力する。第１のレイアウト情報は、前
述した図２に示す第１のレイアウトに関する情報であ
る。

【００１８】ステップＳ２：変数ｋに初期値として
「０」を代入する。

【００１９】ステップＳ３：ステップＳ２あるいはステ
ップＳ８の処理が終了した後に実行され、ステップＳ１
で入力した第１のレイアウト情報に示される図２に示す
第１のレイアウトにおける各セルに割り当てられた番号
に、処理を実行する時点における変数ｋの値が存在する
か否かが判断される。本実施例では、図２に示す第１の
レイアウトにおける各セルに０〜１５の番号が割り当て
られ、変数ｋが０〜１５のいずれかの値を示すか否かが
判断される。この判断の結果、各セルに割り当てられた
番号に変数ｋの値が存在すると判断された場合にはステ
ップＳ４の処理が実行され、一方、存在しないと判断さ
れた場合にはステップＳ９の処理が実行される。

【００２０】ステップＳ９：図２に示す第１のレイアウ
トにおける全てのセルに対して、位置情報の変更処理が
行われた場合に実行され、第２のレイアウト情報を出力
し、処理を終了する。このとき、プレイスメントされた
セルの位置情報に基づいて、セル間の配線を行うラウテ
ィング処理が実行される。

【００２１】ステップＳ４：ステップＳ１で入力した第
１のレイアウト情報のなかから、変数ｋで示される番号
のセルに対応した位置情報が読み込まれる。つまり、図
２に示す第１のレイアウトにおける番号ｋのセルに対応
する位置情報（Ｘｉｊ、Ｙｉｊ）が読み込まれる。

【００２２】ステップＳ５：ステップＳ４で読み込まれ
た位置情報の「ｉ」が「０」あるいは「２」であるか、
また、「１」あるいは「３」であるかが判断され、
「０」あるいは「２」であると判断された場合にはステ
ップＳ６の処理が実行され、「１」あるいは「３」であ
ると判断された場合にはステップＳ１０の処理が実行さ
れる。

【００２３】ステップＳ６：ステップＳ４で読み込みを
行った位置情報（Ｘｉｊ、Ｙｉｊ）を用いて、上記式
（１）に基づく計算を行い、番号ｋに対応するセルの第
２のレイアウトにおける位置情報（Ｘｉｊ’、Ｙｉ
ｊ’）を算出する。

【００２４】ステップＳ１０：ステップＳ４で読み込み
を行った位置情報（Ｘｉｊ、Ｙｉｊ）を用いて、上記式
（２）に基づく計算を行い、番号ｋに対応するセルの第
２のレイアウトにおける位置情報（Ｘｉｊ’、Ｙｉ
ｊ’）を算出する。

【００２５】ステップＳ７：ステップＳ６あるいはステ
ップＳ１０で算出した位置情報（Ｘｉｊ’、Ｙｉｊ’）
を第２のレイアウト情報に追加する。

【００２６】ステップＳ８：変数ｋの値を１つインクリ
メントする。

【００２７】上述したように本実施例のＬＳＩレイアウ
ト作成装置１によれば、一度、第１のアスペクト比に応
じた第１のレイアウトを決定した後に、そのアスペクト
比を第２のアスペクト比に変更する場合に、第２のアス
ペクト比に基づいて最初から第２のレイアウトを作成す
るのではなく、既に作成されている第１のレイアウトを
利用して第２のレイアウトを決定することができる。そ
の結果、レイアウト作成の時間を従来の場合と比べて短
縮することができる。

【００２８】第２実施例について説明する。本実施例の
ＬＳＩレイアウト作成装置は基本的には上述したＬＳＩ
レイアウト作成装置１と同じであるが、第２のレイアウ
トを作成する際に、所定の複数のセルを１つのブロック
として、第１のレイアウトにおける配置を変更すること
を特徴とする。図５は、第１のレイアウトを説明するた
めの図である。図５に示すように、第１のレイアウトで
は、セルＲ０〜Ｒ１３、セルＱ０〜Ｑ２で構成されるブ
ロックＢ１およびセルＱ３〜Ｑ５で構成されるブロック
Ｂ２がマトリクス状に配置されている。セルＱ０〜Ｑ５
の横方向の長さは、Ｒ０〜Ｒ１３の横方向の長さの１／
３である。ブロックＢ１を構成するセルＱ０〜Ｑ２は互
いに密な接続関係を有し、また、ブロックＢ２を構成す
るセルＱ３〜Ｑ５も互いに密な接続関係を有する。

【００２９】本実施例のＬＳＩレイアウト作成装置で
は、点線矢印に示すように、図５に示す第１のレイアウ
トにおけるセルＲ０〜Ｒ１３、ブロックＢ１、Ｂ２を移
動し、図６に示す第２のレイアウトを作成する。このよ
うに、ブロックＢ１、Ｂ２を単位としてセルの移動を行
うことで、横方向の長さがＲ０〜Ｒ１３の１／３であ
り、互いに密な接続関係を有するセルＱ０〜Ｑ２および
セルＱ３〜Ｑ５をそれぞれ近接した位置に配置し、全体
としてバランスの取れた第２のレイアウトを決定するこ
とができる。

【００３０】上述したように本実施例のＬＳＩレイアウ
ト作成装置によれば、セルに形状および接続関係に応じ
て、所定のブロックを単位としてセルの移動を行う。そ
の結果、上述した第１実施例のＬＳＩレイアウト作成装
置による効果に加えて、全体としてバランスが取れた第
２のレイアウトを作成することができ、さらに、第２の
レイアウトにおける接続領域の大幅な拡大を抑制するこ
とができる。

【００３１】上述した実施例では、第１のアスペクト比
が「横：縦＝１：１」であり、第２のアスペクト比が
「横：縦＝１：４」である場合について例示したが、第
１のアスペクト比および第２のアスペクト比は任意であ
る。また、第１のレイアウトから第２のレイアウトを作
成するときに採用される規則は、セル間の接続距離が所
定の範囲内に納まるようにする規則であれば、上述した
例に限定されない。

【００３２】

【発明の効果】本発明のＬＳＩレイアウト作成装置によ
れば、一度、第１のアスペクト比に応じた第１のレイア
ウトを決定した後に、そのアスペクト比を第２のアスペ
クト比に変更する場合に、第２のアスペクト比に基づい
て最初から第２のレイアウトを作成するのではなく、既
に作成されている第１のレイアウトを利用して第２のレ
イアウトを決定することができる。その結果、レイアウ
ト作成の時間を従来の場合と比べて短縮することができ
る。また、本発明のＬＳＩレイアウト作成装置によれ
ば、全体としてバランスが取れた第２のレイアウトを作
成することができ、さらに、第２のレイアウトにおける
接続領域の大幅な拡大を抑制することができる。

【図面の簡単な説明】

【図１】第１実施例のＬＳＩレイアウト作成装置の入力
および出力を説明するための図である。

【図２】（Ａ）は第１実施例のＬＳＩレイアウト作成装
置に入力される第１のレイアウトにおけるセル配置を説
明するための図であり、（Ｂ）は（Ａ）のレイアウトに
基づいてラウティングした場合のレイアウトである。

【図３】（Ｂ）は第１実施例のＬＳＩレイアウト作成装
置から出力される第２のレイアウトにおけるセル配置を
説明するための図であり、（Ｂ）は（Ａ）のレイアウト
に基づいてラウティングした場合のレイアウトである。

【図４】図１に示すＬＳＩレイアウト作成装置における
処理にフローチャートである。

【図５】第２実施例のＬＳＩレイアウト作成装置に入力
される第１のレイアウトにおけるセル配置を説明するた
めの図である。

【図６】第２実施例のＬＳＩレイアウト作成装置から出
力される第２のレイアウトにおけるセル配置を説明する
ための図である。

【図７】ＬＳＩ製造過程において行われるラウティング
において、配線を通すための隙間がない場合に行われる
処理を説明するための図である。

【図８】ＬＳＩ製造過程において行われるラウティング
において、配線を通すための隙間が必要以上に大きい場
合に行われる処理を説明するための図である。

【図９】ＬＳＩ製造過程において行われる処理を説明す
るための図である。

【符号の説明】

１・・・ＬＳＩレイアウト作成装置 Ｐ、Ｒ、Ｂ・・・セル

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 8832−4Ｍ Ｈ０１Ｌ 27/04 Ａ

Claims (3)

【特許請求の範囲】
1. 【請求項１】縦横比が所定のアスペクト比である長方形
   状の２次元的な領域にＬＳＩを構成する複数のセルを配
   置するＬＳＩレイアウト作成装置であって、 第１のアスペクト比に応じて決定された第１のレイアウ
   トに基づいて、 第２のアスペクト比に応じて、セル間の接続距離を所定
   の範囲内に収まるように、該第１のレイアウトに示され
   る各セルの配置を予め定められた規則に従って変更して
   第２のレイアウトを決定するＬＳＩレイアウト作成装
   置。
2. 【請求項２】前記第１のレイアウトでは複数のセルがマ
   トリクス状に配置されており、 前記第２のアスペクト比は前記第１のアスペクト比の２
   乗倍であり、 前記規則では、前記第１のレイアウトにおける第１の列
   あるいは行を構成する複数のセルと、第２の列あるいは
   行を構成する複数のセルとが交互に位置して単一の列あ
   るいは行を構成するように、前記第１のレイアウトに示
   される各セルの配置を変更することを特徴とする請求項
   １に記載のＬＳＩレイアウト作成装置。
3. 【請求項３】前記セルは、セル以外に複数のセルで構成
   されるブロックを含むことを特徴とする請求項１または
   請求項２に記載のＬＳＩレイアウト作成装置。