JPH0793418B2 - リニアイメ−ジセンサ - Google Patents
リニアイメ−ジセンサInfo
- Publication number
- JPH0793418B2 JPH0793418B2 JP62039819A JP3981987A JPH0793418B2 JP H0793418 B2 JPH0793418 B2 JP H0793418B2 JP 62039819 A JP62039819 A JP 62039819A JP 3981987 A JP3981987 A JP 3981987A JP H0793418 B2 JPH0793418 B2 JP H0793418B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- linear image
- photosensitive pixel
- read
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/152—One-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はリニアイメージセンサに関するもので、特にイ
ンライン型密着センサとしてファクシミリ装置等に用い
られるものである。
ンライン型密着センサとしてファクシミリ装置等に用い
られるものである。
（従来の技術） 第５図に従来のリニアイメージセンサの一例を示す。同
図によれば半導体基板１上に入射光量に応じて信号電荷
を発生する多数の感光画素２が一列に形成され、これと
平行に感光画素２で発生し蓄積された信号電荷を転送し
て読出す読出しレジスタ３が形成され、その一端側には
出力回路４が形成されている。この出力回路は読出した
信号電荷の量に応じた電気信号を出力するものである。
図によれば半導体基板１上に入射光量に応じて信号電荷
を発生する多数の感光画素２が一列に形成され、これと
平行に感光画素２で発生し蓄積された信号電荷を転送し
て読出す読出しレジスタ３が形成され、その一端側には
出力回路４が形成されている。この出力回路は読出した
信号電荷の量に応じた電気信号を出力するものである。
第６図に従来のインライン型リニアイメージセンサの一
例を示す。この例では光電変換領域を拡大するため二つ
のリニアイメージセンサチップ11および21をそれらの感
光画素列12および22が直線状となるように配設したもの
である。両感光画素列12および22の各感光画素で発生し
た信号電荷はそれぞれ読出しレジスタ13および23により
読出され出力部14および24から画像信号として出力され
る。
例を示す。この例では光電変換領域を拡大するため二つ
のリニアイメージセンサチップ11および21をそれらの感
光画素列12および22が直線状となるように配設したもの
である。両感光画素列12および22の各感光画素で発生し
た信号電荷はそれぞれ読出しレジスタ13および23により
読出され出力部14および24から画像信号として出力され
る。
（発明が解決しようとする問題点） 第６図に示したような従来のリニアイメージセンサを使
用して幅の長い原稿を読取ろうとする場合、同一ライン
の情報を得るためにはセンサ11および21の駆動タイミン
グを同じにしなければならない。すなわち、両リニアイ
メージセンサの蓄積時間を同じにしてセンサの読取り位
置を合わせなければならない。このような読取りを行う
ためには２つのリニアイメージセンサの信号電荷は同時
にパラレルに出力される。
用して幅の長い原稿を読取ろうとする場合、同一ライン
の情報を得るためにはセンサ11および21の駆動タイミン
グを同じにしなければならない。すなわち、両リニアイ
メージセンサの蓄積時間を同じにしてセンサの読取り位
置を合わせなければならない。このような読取りを行う
ためには２つのリニアイメージセンサの信号電荷は同時
にパラレルに出力される。
しかしながら、このようなパラレル出力を用いて原稿の
画像情報を再生しようとするときには、後続の情報を一
旦メモリに蓄積して時間的にずれを発生させて連続情報
に直す必要があり、このため、実際の画像処理回路にお
いては画像情報を一時蓄積する外部メモリとこの外部メ
モリに蓄積された画像情報を並び替えて１ラインの情報
になおすための処理回路を必要とし、装置の大型化を招
いている。
画像情報を再生しようとするときには、後続の情報を一
旦メモリに蓄積して時間的にずれを発生させて連続情報
に直す必要があり、このため、実際の画像処理回路にお
いては画像情報を一時蓄積する外部メモリとこの外部メ
モリに蓄積された画像情報を並び替えて１ラインの情報
になおすための処理回路を必要とし、装置の大型化を招
いている。
本発明はこのような問題点を解決するためになされたも
ので、複数個を直線状に配置して幅の長い情報を得よう
とするときにも装置の大型化を招くこといないリニアイ
メージセンサを提供することを目的とする。
ので、複数個を直線状に配置して幅の長い情報を得よう
とするときにも装置の大型化を招くこといないリニアイ
メージセンサを提供することを目的とする。
（問題点を解決するための手段） 本発明にかかるリニアイメージセンサによれば、第１の
感光画素列と、これに平行に配置形成された第１のレジ
スタ列からなる１個の第１種のイメージセンサチップ
と、第２の感光画素列と、これに平行に配置形成された
第２のレジスタ列と、前記第２の感光画素列と前記第２
の感光画素列との間に配置形成された電荷保持部列から
なる（Ｎ−１）（Ｎ≧２）個の第２種のイメージセンサ
チップとを備え、前記第１種のイメージセンサチップと
前記第２種のイメージセンサチップの各感光画素列が同
一直線上に配置されたＮ個のイメージセンサチップより
なることを特徴とする。
感光画素列と、これに平行に配置形成された第１のレジ
スタ列からなる１個の第１種のイメージセンサチップ
と、第２の感光画素列と、これに平行に配置形成された
第２のレジスタ列と、前記第２の感光画素列と前記第２
の感光画素列との間に配置形成された電荷保持部列から
なる（Ｎ−１）（Ｎ≧２）個の第２種のイメージセンサ
チップとを備え、前記第１種のイメージセンサチップと
前記第２種のイメージセンサチップの各感光画素列が同
一直線上に配置されたＮ個のイメージセンサチップより
なることを特徴とする。
（作 用） 本発明によれば直線状に配設されたＮ個のリニアイメー
ジセンサチップのうち少くともＮ−１個は感光画素列と
読出しレジスタ列との間に電荷保持部を有しており、感
光画素で発生し蓄積された信号電荷は一時保持される。
したがってその外部にメモリや並び替え用の処理回路を
設ける必要がなく、また１個のリニアイメージセンサチ
ップは電荷保持部を有さない従来の安価なチップを用い
ることができる。
ジセンサチップのうち少くともＮ−１個は感光画素列と
読出しレジスタ列との間に電荷保持部を有しており、感
光画素で発生し蓄積された信号電荷は一時保持される。
したがってその外部にメモリや並び替え用の処理回路を
設ける必要がなく、また１個のリニアイメージセンサチ
ップは電荷保持部を有さない従来の安価なチップを用い
ることができる。
（実施例） 第２図は本発明にかかるリニアイメージセンサに使用す
る１つのチップを示す平面図であって感光画素２が一列
状に配設され、この感光画素列には各感光画素２で発生
し蓄積された信号電荷を転送して読出すCCD等の読出し
レジスタ３が平行して形成され、その一端側には出力回
路４が形成されている。この出力回路は前述したとおり
読出した信号電荷の量に応じた電気信号を出力する。従
来のリニアイメージセンサチップと異なってこの実施例
の場合には感光画素列と読出しレジスタ列との間に垂直
転送部30が感光画素列と平行に設けられている。
る１つのチップを示す平面図であって感光画素２が一列
状に配設され、この感光画素列には各感光画素２で発生
し蓄積された信号電荷を転送して読出すCCD等の読出し
レジスタ３が平行して形成され、その一端側には出力回
路４が形成されている。この出力回路は前述したとおり
読出した信号電荷の量に応じた電気信号を出力する。従
来のリニアイメージセンサチップと異なってこの実施例
の場合には感光画素列と読出しレジスタ列との間に垂直
転送部30が感光画素列と平行に設けられている。
第１図は本発明にかかるリニアイメージセンサの一実施
例を示す平面図であり、リニアイメージセンサチップを
２個使用して読取り幅の長いインライン型リニアイメー
ジセンサを実現した様子を示すものである。同図によれ
ば、このリニアイメージセンサは２つのリニアイメージ
センサチップより成っているが、左側のチップ11は従来
と同様に垂直転送部を備えていないもの、右側のチップ
21は第２図で説明したような垂直転送部31を備えたもの
となっている。各読出しレジスタ11および21にはそれぞ
れ出力部14および24が設けられており、これ等から各読
出しレジスタ13,23の信号が出力される。
例を示す平面図であり、リニアイメージセンサチップを
２個使用して読取り幅の長いインライン型リニアイメー
ジセンサを実現した様子を示すものである。同図によれ
ば、このリニアイメージセンサは２つのリニアイメージ
センサチップより成っているが、左側のチップ11は従来
と同様に垂直転送部を備えていないもの、右側のチップ
21は第２図で説明したような垂直転送部31を備えたもの
となっている。各読出しレジスタ11および21にはそれぞ
れ出力部14および24が設けられており、これ等から各読
出しレジスタ13,23の信号が出力される。
第３図は第２図に示したリニアイメージセンサチップの
断面構造および動作を示す説明図である。
断面構造および動作を示す説明図である。
まず、第３図（ａ）に示すようにｐ型基板51の表面に画
素領域を成すｎ型不純物拡散領域53と読出しレジスタを
なすｎ型不純物拡散領域52とが所定距離だけ離して配置
され、両領域の間の基板上には蓄積電極55が設けられて
いる。また、垂直転送部電極56がｎ型不純物拡散領域52
と基板21の境界部上に設けられている。この垂直転送部
電極56に隣接してｎ型不純物拡散領域52上にシフトゲー
ト57が設けられており、その直下のｎ型不純物拡散領域
52の表面にはＰ型不順物をイオン注入することによって
形成された、ｎ型不純物拡散領域52よりも濃度の淡いｎ
型不純物拡散領域54が設けられている。さらにシフトゲ
ート57に隣接して転送ゲート58が設けられている。
素領域を成すｎ型不純物拡散領域53と読出しレジスタを
なすｎ型不純物拡散領域52とが所定距離だけ離して配置
され、両領域の間の基板上には蓄積電極55が設けられて
いる。また、垂直転送部電極56がｎ型不純物拡散領域52
と基板21の境界部上に設けられている。この垂直転送部
電極56に隣接してｎ型不純物拡散領域52上にシフトゲー
ト57が設けられており、その直下のｎ型不純物拡散領域
52の表面にはＰ型不順物をイオン注入することによって
形成された、ｎ型不純物拡散領域52よりも濃度の淡いｎ
型不純物拡散領域54が設けられている。さらにシフトゲ
ート57に隣接して転送ゲート58が設けられている。
次にこのようなリニアイメージセンサチップの動作を第
３図（ｂ）を参照して説明する。
３図（ｂ）を参照して説明する。
まず、光が感光画素に入射すると入射光量に応じた信号
電荷が発生し、蓄積電極55に電圧を印加することによ
り、信号電荷は第３図（ｂ）の矢印Ａに示すように蓄積
電極55下に移動して蓄積される。次に第４図に示すパル
スφ１を時刻t1で垂直転送部電極56に印加するとその下
のポテンシャル井戸は第３図の破線で示すように深くな
り、信号電荷は矢印Ｂに示すように垂直転送部に移動し
て蓄積される。このとき垂直転送部電極56はｐ型領域と
ｎ型領域の双方にまたがっているので両領域ではポテン
シャル井戸の深さが異なり、信号電荷はより深いポテン
シャルH2を有する領域に蓄積される。次に保持時間T1後
である時刻t2に第４図のパルスφ２をシフトゲート57に
印加するとシフトゲート下のポテンシャル井戸の深さは
H1となって信号電荷は転送電極28の下へ移動する。次に
転送電極27に期間T2においてシフトパルスを次々に印加
することによって信号電荷は出力部の方へ転送され、読
み出されることになる。なお、このような転送電極によ
る電荷転送に際しては周知の２相、３相、４相等の各種
パルスを使用することができる。
電荷が発生し、蓄積電極55に電圧を印加することによ
り、信号電荷は第３図（ｂ）の矢印Ａに示すように蓄積
電極55下に移動して蓄積される。次に第４図に示すパル
スφ１を時刻t1で垂直転送部電極56に印加するとその下
のポテンシャル井戸は第３図の破線で示すように深くな
り、信号電荷は矢印Ｂに示すように垂直転送部に移動し
て蓄積される。このとき垂直転送部電極56はｐ型領域と
ｎ型領域の双方にまたがっているので両領域ではポテン
シャル井戸の深さが異なり、信号電荷はより深いポテン
シャルH2を有する領域に蓄積される。次に保持時間T1後
である時刻t2に第４図のパルスφ２をシフトゲート57に
印加するとシフトゲート下のポテンシャル井戸の深さは
H1となって信号電荷は転送電極28の下へ移動する。次に
転送電極27に期間T2においてシフトパルスを次々に印加
することによって信号電荷は出力部の方へ転送され、読
み出されることになる。なお、このような転送電極によ
る電荷転送に際しては周知の２相、３相、４相等の各種
パルスを使用することができる。
いま、第１図に示したリニアイメージセンサを用いて長
い幅の画像情報を読出すものとすればセンサ11および21
における電荷蓄積時間を同じとし、センサ21では蓄積時
間終了後直ちに信号電荷を垂直転送部31に移送してお
く。そしてリニアイメージセンサチップ11から先に信号
電荷を読出し、リニアイメージセンサチップ11の信号電
荷読出しが全画素について終了後続いてリニアイメージ
センサチップ21の信号電荷読出しが垂直転送部から読出
しレジスタ23へ信号電荷を移送することにより行われ
る。このようにすることによってシリアル読出しが可能
となる。
い幅の画像情報を読出すものとすればセンサ11および21
における電荷蓄積時間を同じとし、センサ21では蓄積時
間終了後直ちに信号電荷を垂直転送部31に移送してお
く。そしてリニアイメージセンサチップ11から先に信号
電荷を読出し、リニアイメージセンサチップ11の信号電
荷読出しが全画素について終了後続いてリニアイメージ
センサチップ21の信号電荷読出しが垂直転送部から読出
しレジスタ23へ信号電荷を移送することにより行われ
る。このようにすることによってシリアル読出しが可能
となる。
第１図の実施例では２個のリニアイメージセンサチップ
を用いているが、より多くのリニアイメージセンサチッ
プを用いてインライン型リニアイメージセンサを構成す
るようにしてもよい。この場合、最初に読出しを行うべ
きリニアイメージセンサチップについてのみ実施例のよ
うに垂直転送部を具備しないものを使用することができ
るが、全部のリニアイメージセンサチップが垂直転送部
を具備したものであってもよい。
を用いているが、より多くのリニアイメージセンサチッ
プを用いてインライン型リニアイメージセンサを構成す
るようにしてもよい。この場合、最初に読出しを行うべ
きリニアイメージセンサチップについてのみ実施例のよ
うに垂直転送部を具備しないものを使用することができ
るが、全部のリニアイメージセンサチップが垂直転送部
を具備したものであってもよい。
また、実施例では感光画素列と読出しレジスタ列との間
に垂直転送部を設けているが、必ずしも垂直転送部であ
る必要はなく、信号電荷を一時的に保持するメモリ作用
を有しているものであればよい。
に垂直転送部を設けているが、必ずしも垂直転送部であ
る必要はなく、信号電荷を一時的に保持するメモリ作用
を有しているものであればよい。
以上実施例に基づいて詳述したように本発明によればＮ
個の直線状に配設されたリニアイメージセンサチップの
うち少なくともＮ−１個は感光画素列と読出しレジスタ
列との間にメモリを有しているので複数チップを用いて
広幅のリニアイメージセンサとした場合にも外部メモリ
や各チップ間の信号電荷を並び替える処理回路を別に設
ける必要がなく、装置全体として小型化を図ることがで
きる。また、１個のリニアイメージセンサチップは電荷
保持部を備えない従来の安価なチップを用いることがで
きるので、全体として低価格化を図ることができる。
個の直線状に配設されたリニアイメージセンサチップの
うち少なくともＮ−１個は感光画素列と読出しレジスタ
列との間にメモリを有しているので複数チップを用いて
広幅のリニアイメージセンサとした場合にも外部メモリ
や各チップ間の信号電荷を並び替える処理回路を別に設
ける必要がなく、装置全体として小型化を図ることがで
きる。また、１個のリニアイメージセンサチップは電荷
保持部を備えない従来の安価なチップを用いることがで
きるので、全体として低価格化を図ることができる。
第１図は本発明にかかるリニアイメージセンサの一実施
例を示す平面図、第２図は第１図のリニアイメージセン
サに使用されるリニアイメージセンサチップの例を示す
平面図、第３図（ａ）は第２図に示したリニアイメージ
センサチップの断面構造を示す断面図、第３図（ｂ）は
その動作を示すポテンシャル図、第４図は第３図（ｂ）
における動作を行わせるのに必要な駆動パルスを示す波
形図、第５図は従来のリニアイメージセンサチップを示
す平面図、第６図は従来のインライン型マルチチップリ
ニアイメージセンサを示す平面図である。 1,11,21……リニアイメージセンサチップ、2,12,22……
感光画素列、3,13,23……読出しレジスタ列、30,31……
垂直転送部。
例を示す平面図、第２図は第１図のリニアイメージセン
サに使用されるリニアイメージセンサチップの例を示す
平面図、第３図（ａ）は第２図に示したリニアイメージ
センサチップの断面構造を示す断面図、第３図（ｂ）は
その動作を示すポテンシャル図、第４図は第３図（ｂ）
における動作を行わせるのに必要な駆動パルスを示す波
形図、第５図は従来のリニアイメージセンサチップを示
す平面図、第６図は従来のインライン型マルチチップリ
ニアイメージセンサを示す平面図である。 1,11,21……リニアイメージセンサチップ、2,12,22……
感光画素列、3,13,23……読出しレジスタ列、30,31……
垂直転送部。
Claims (1)
- 【請求項１】第１の感光画素列と、これに平行に配置形
成された第１のレジスタ列からなる１個の第１種のイメ
ージセンサチップと、 第２の感光画素列と、これに平行に配置形成された第２
のレジスタ列と、前記第２の感光画素列と前記第２の感
光画素列との間に配置形成された電荷保持部列からなる
（Ｎ−１）（Ｎ≧２）個の第２種のイメージセンサチッ
プとを備え、 前記第１種のイメージセンサチップと前記第２種のイメ
ージセンサチップの各感光画素列が同一直線上に配置さ
れたＮ個のイメージセンサチップよりなることを特徴と
するリニアイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039819A JPH0793418B2 (ja) | 1987-02-23 | 1987-02-23 | リニアイメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039819A JPH0793418B2 (ja) | 1987-02-23 | 1987-02-23 | リニアイメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205948A JPS63205948A (ja) | 1988-08-25 |
| JPH0793418B2 true JPH0793418B2 (ja) | 1995-10-09 |
Family
ID=12563580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039819A Expired - Fee Related JPH0793418B2 (ja) | 1987-02-23 | 1987-02-23 | リニアイメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793418B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228756A (ja) * | 1983-06-10 | 1984-12-22 | Sony Corp | 固体撮像素子 |
| JPH065729B2 (ja) * | 1984-09-21 | 1994-01-19 | 松下電子工業株式会社 | 一次元密着型イメ−ジセンサ |
-
1987
- 1987-02-23 JP JP62039819A patent/JPH0793418B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205948A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336556A (en) | Solid-state image pick-up device | |
| US4602289A (en) | Solid state image pick-up device | |
| US5355165A (en) | Very high frame rate CCD imager | |
| US3801884A (en) | Charge transfer imaging devices | |
| EP0313322B1 (en) | Solid-state image sensor having a plurality of horizontal transfer portions | |
| KR100347507B1 (ko) | Ccd고체촬상소자및그구동방법 | |
| US5040071A (en) | Image sensor having multiple horizontal shift registers | |
| JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
| US4521797A (en) | Semiconductor imaging device using charge-coupling device | |
| US20020105586A1 (en) | Solid-state image pickup device and method for driving the same | |
| JPS61129865A (ja) | 電荷転送撮像装置 | |
| US4752829A (en) | Multipacket charge transfer image sensor and method | |
| JPH0793418B2 (ja) | リニアイメ−ジセンサ | |
| JP3450413B2 (ja) | 固体撮像装置 | |
| US6207982B1 (en) | Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction | |
| JPH04369268A (ja) | Ｃｃｄ固体撮像素子 | |
| JPS6329872B2 (ja) | ||
| JPS5911303B2 (ja) | 固体撮像素子の信号処理方法 | |
| JPS59172888A (ja) | 固体撮像装置 | |
| JP2940801B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPS60163564A (ja) | 固体イメ−ジセンサ | |
| JP2609133B2 (ja) | 固体撮像装置 | |
| CA1129080A (en) | Time delay and integration imager | |
| JPH045308B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |