JPH0793447B2 - 光電変換素子 - Google Patents
光電変換素子Info
- Publication number
- JPH0793447B2 JPH0793447B2 JP61053020A JP5302086A JPH0793447B2 JP H0793447 B2 JPH0793447 B2 JP H0793447B2 JP 61053020 A JP61053020 A JP 61053020A JP 5302086 A JP5302086 A JP 5302086A JP H0793447 B2 JPH0793447 B2 JP H0793447B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- amorphous semiconductor
- conductive film
- transparent conductive
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、透明絶縁基板上に透明導電膜よりなる第一の
電極と、その電極上にPINまたはPN接合を少なくとも一
つ有し、光の入射により光起電力を発生する非晶質半導
体層と、その半導体上に第二の電極（裏面電極）を有す
る光電変換素子に関する。
電極と、その電極上にPINまたはPN接合を少なくとも一
つ有し、光の入射により光起電力を発生する非晶質半導
体層と、その半導体上に第二の電極（裏面電極）を有す
る光電変換素子に関する。
アモルファス・シリンのような非晶質半導体を用いた光
電変換素子の従来技術の例を第２図に示す。平坦な表面
を有するガラス基板１の上にITO,SnO2等の透明導電膜２
を電子ビーム蒸着法、または熱CVD法で１層または２層
に形成することが知られている。この場合、透明導電膜
２の結晶粒を成長させることにより、その表面に径が0.
1〜0.5μｍ程度で深さ0.1〜0.4μｍの凹凸を生ずる。こ
の透明導電膜の上部にPIN接合を有する非晶質半導体層
３のＰ膜31,I膜32,N膜33を積層する。この時，透明導電
膜２の表面の凹凸の深さが0.2未満の場合には非晶質半
導体層の表面の凹凸が積層過程において緩和されるため
に、深さが浅くなってしまう。特に前記非晶質半導体層
を0.5μｍ以上に厚く積層する場合には、凹凸の深さは
0.05μｍ以下となってしまうため、裏面金属電極４との
界面での十分な散乱効果を期待することは出来ず、入射
光を非晶質半導体層３に十分に閉じこめることが出来な
い。逆に、表面凹凸の深さが0.2μｍ以上の場合には、
透明導電膜２の上に形成される非晶質半導体層３にピン
ホールの発生する可能性が増大すること、および透明導
電膜２の表面の凸部５の力学的強度が小さくなり、非晶
質半導体層３堆積時にこの部分で折れてしまい素子の信
頼性が損なわれること、さらに表面凹凸深さの増大とと
もに透明導電膜２の光吸収量が増大してまうことなどの
問題があり、この種の光電変換素子の製造歩留りを大き
く引下げていた。
電変換素子の従来技術の例を第２図に示す。平坦な表面
を有するガラス基板１の上にITO,SnO2等の透明導電膜２
を電子ビーム蒸着法、または熱CVD法で１層または２層
に形成することが知られている。この場合、透明導電膜
２の結晶粒を成長させることにより、その表面に径が0.
1〜0.5μｍ程度で深さ0.1〜0.4μｍの凹凸を生ずる。こ
の透明導電膜の上部にPIN接合を有する非晶質半導体層
３のＰ膜31,I膜32,N膜33を積層する。この時，透明導電
膜２の表面の凹凸の深さが0.2未満の場合には非晶質半
導体層の表面の凹凸が積層過程において緩和されるため
に、深さが浅くなってしまう。特に前記非晶質半導体層
を0.5μｍ以上に厚く積層する場合には、凹凸の深さは
0.05μｍ以下となってしまうため、裏面金属電極４との
界面での十分な散乱効果を期待することは出来ず、入射
光を非晶質半導体層３に十分に閉じこめることが出来な
い。逆に、表面凹凸の深さが0.2μｍ以上の場合には、
透明導電膜２の上に形成される非晶質半導体層３にピン
ホールの発生する可能性が増大すること、および透明導
電膜２の表面の凸部５の力学的強度が小さくなり、非晶
質半導体層３堆積時にこの部分で折れてしまい素子の信
頼性が損なわれること、さらに表面凹凸深さの増大とと
もに透明導電膜２の光吸収量が増大してまうことなどの
問題があり、この種の光電変換素子の製造歩留りを大き
く引下げていた。
本発明は、裏面電極の非晶質半導体層側の界面における
光散乱効果を利用してPIN接合あるいはPN接合を有する
非晶質半導体層内部における光路長を増すことにより短
絡電流を増大させるための非晶質半導体層と裏面電極と
の界面の凹凸を、基板側の透明電極を形成する透明導電
膜の表面の凹凸によらないで形成して、製造歩留りを高
くすることのできる光電変換素子を提供することを目的
とする。
光散乱効果を利用してPIN接合あるいはPN接合を有する
非晶質半導体層内部における光路長を増すことにより短
絡電流を増大させるための非晶質半導体層と裏面電極と
の界面の凹凸を、基板側の透明電極を形成する透明導電
膜の表面の凹凸によらないで形成して、製造歩留りを高
くすることのできる光電変換素子を提供することを目的
とする。
上記の目的を達成するために、本発明によれば、透明絶
縁性基板上に、透明電極と、非晶質半導体層と、裏面電
極とを積層してなる光電変換素子において、裏面電極が
金属裏面電極と透明導電膜とより成り、且つ、この透明
導電膜が、その非晶質半導体層と接する側がほぼ平坦
に、その金属裏面電極と接する側が凹凸形状に形成され
て成ると共に、透明電極の非晶質半導体層と接する側の
表面が、平坦面もしくは裏面電極を成す透明導電膜の凹
凸形状よりも浅い凹凸形状を有する面であることとす
る。これにより、基板上の透明電極を形成する透明導電
膜の表面を深い凹凸形状とすることがないため、非晶質
半導体層成膜時の透明電極表面の損傷ならびに非晶質半
導体層におけるピンホールの発生が起こらない。 〔発明の実施例〕 以下に図を引用して本発明の実施例ならびに本発明の基
礎となる例について説明する。第２図を含めて各図にお
ける共通部分には同一符号が付されている。 先ず、本発明の基礎となる例である第１図について説明
する。 第１図においては、ガラス基板１の上にSnO2またはITO
などを主な成分とする透明電極である透明導電膜２が18
00〜2000Åの厚さに形成され、その透明導電膜２の上に
はＰ膜31,I膜32,N膜33からなるPIN接合（もしくはNIP接
合）を有する、IV族元素に水素またはフッ素等を添加し
た非晶質半導体層３を、0.5〜2.0μｍの厚さで積層し、
その非晶質半導体層３の最後に形成されたＮ膜33の表面
をエッチング処理することにより凹凸を生じせしめ、そ
の後、アルミ，銀等の高反射性金属から裏面電極４およ
び端子電極41を蒸着またはスパッタリング等によって形
成する。前記の凹凸の形状は、NaOH,KOH,ヒドラジン等
を用いて形成できるが、エッチングの条件により深さを
0.01〜1.0μm,径を0.1〜1.5μｍ程度の範囲で制御する
ことが可能である。基板１から入射した光６が裏面電極
４との界面で反射される時に散乱を受ける度合い（散乱
度）を、Ｎ膜33表面の凹凸の深さ0.3μｍにおいて凹凸
径を変化させた場合に波長λの関数として表した線図を
第６図に示す。この構成によれば、非晶質半導体層３表
面の凹凸の粗さを散乱させたい光の波長に合わせて変化
させることにより、ガラス基板１より入射した光６は、
非晶質半導体層３と金属の裏面電極４との界面において
散乱を受けるため、垂直に入射方向に戻る光は減少し、
さらに散乱光のうち入射角の大きいものの大部分は、非
晶質半導体層３と透明導電膜２および透明導電膜２とガ
ラス基板１の間の界面で反射されるため、非晶質半導体
層３から出ていくまでに進む距離が大きく増加し、非晶
質半導体層３内部における光の吸収量が増加し、その光
電変換素子の短絡電流を増大させることが可能となる。
非晶質半導体としてａ−Si:Hを用いた場合、ソーラーシ
ミュレーターAM1,100mW/cm2下で裏面の凹凸が存在しな
い場合の短絡電流密度が14mA/cm2であるのに対して、凹
凸が存在する場合は、16.5mA/cm2の短絡電流を得ること
ができた。 第３図に本発明の第一の実施例を示す。第１図のものと
相違する点は、PIN（またはNIP）接合を有する非晶質半
導体層３を積層した後に、これをエッチングすることな
く、その上にSnO2.またはITO等を主な成分とする透明導
電膜７を形成する点にある。その際に、この透明導電膜
の結晶粒の成長を促進することにより、深さが0.01〜0.
7μm,径が0.1〜1.3μｍの凹凸を生じさせることができ
る。または、一旦平面に透明導電膜を形成した後に、エ
ッチング処理を施すことにより、透明導電膜７の表面
に、深さが0.01〜1.0μm,粒径0.1〜1.5μｍの凹凸を生
じさせることもできる。この透明導電膜７の上部にアル
ミ，銀等の金属の裏面電極４を蒸着，スバッタリング等
の方法で形成する。この構成によれば、第１図において
は裏面での散乱が非晶質半導体層３と金属裏面電極４と
の間で起きたのに対して、本実施例においては、透明導
電膜７と金属裏面電極４との間で散乱が起きる点が異な
っており、散乱度は第１図の例と同様に凹凸の形状の関
数である。 本実施例によれば、第１図の例の構成と比べて、Ｎ膜33
をエッチング処理する必要がなく、プロセスが簡単化さ
れる利点がある。さらに、第１図の例においては、Ｎ膜
33と金属裏面電極４との界面で反射された光が、Ｎ膜33
の内、その厚さが厚い部分で吸収されてしまい、短絡電
流がさして増大しない懸念もあるが、本実施例によれ
ば、Ｎ膜33は薄い平坦な膜なので、そのような問題が生
じることはない。 第４図は、さらに別の本発明の基礎となる例を示すもの
で、ガラス基板１のITOやSnO2等を主成分とする透明電
極である透明導電膜２を形成する際、この透明導電膜の
結晶粒の成長を促進することにより、透明導電膜２の表
面に深さ0.01〜0.18μm,粒径が0.1〜1.5μｍの凹凸を生
じせしめ、その上部にPINまたはNIP接合を有するIV族元
素に水素またはフッ素等を添加した非晶質半導体層３を
0.2〜2.0μｍの厚さで積層する。この非晶質半導体を積
層する過程において横方向の膜厚差緩和が生じるため
に、積層された非晶質半導体層３の表面は透明導電膜２
の表面の凹凸を十分に反映せず、十分な散乱面にはなら
ない。そこで非晶質半導体層３の表面をプラズマエッチ
ング処理することより、その表面に深さが0.01〜1.0μ
m,粒径が0.1〜1.5μｍの凹凸を生ぜしめることができ
る。さらに、その上に金属電極４を蒸着またはスパッタ
リング等によって形成する。この構成によれば、ガラス
基板１から入射した光６は、透明導電膜２と非晶質半導
体層３との界面（第一散乱面）で第一次の散乱を受け
る。さらに入射光は、非晶質半導体層３と裏面電極４と
の界面（第二散乱面）で第二次の散乱を受ける。散乱度
は、第６図に示すように凹凸の深さと粒径により大きく
変化するが、この例においては、第一散乱面と第二散乱
面との凹凸の形状を任意かつ独立に調整することが可能
なために、太陽光線のように広いスペクトル域を有する
光に対しては、第一散乱面と第二散乱面との凹凸形状を
変化させることによって、全波にわたって散乱度を上
げ、全体としての光の光路長を伸ばすことにより非晶質
半導体層内部での光の吸収量を増加させ、光電変換素子
の短絡電流を大きく向上させることが可能となる。第７
図に、非晶質半導体層としてアモルファスシリコンを用
い、第一散乱面の凹凸を深さ0.18μm,粒径を0.3μｍ、
第二散乱面の凹凸を深さ0.2μm,粒径を0.5μｍとした場
合およびいずれの散乱面も持たない場合の光電変換素子
の出力特性を、それぞれ曲線71および72で示す。裏面電
極の金属には銀を用いている。散乱面を持つ場合は、短
絡光電流密度として20mA/cm2が得られている。 第５図に本発明の第二の実施例を示す。この実施例にお
いては、第二散乱面を第３図の実施例と同様に透明導電
膜７により形成する点において、第４図の例とは異なっ
ている。 この第５図の実施例の場合も、第３図の実施例の場合と
同様に、Ｎ膜33をエッチング処理する必要がなく、プロ
セスが簡単化される利点がある。また、第４図の例にお
いては、Ｎ膜33と金属裏面電極４との界面で反射された
光が、Ｎ膜33の内、その厚さが厚い部分で吸収されてし
まい、短絡電流がさして増大しない懸念もあるが、本実
施例によれば、Ｎ膜33は薄い平坦な膜なので、そのよう
な問題が生じることはない。さらに、透明導電膜２と非
晶質半導体層３との界面（第一散乱面）の凹凸は、非晶
質半導体層にピンホールが発生する恐れがあることか
ら、さほど大きくできないが、透明導電膜７と裏面電極
４との界面（第二散乱面）の凹凸の大きさには制約は無
いので、第一散乱面の凹凸より第二散乱面の凹凸を大き
くすることが好ましい。 〔発明の効果〕 本発明によれば、上記の構成を採用した結果、反射光の
散乱度を高くして非晶質半導体層内の光路長を伸ばし、
層内における光の吸収量を増加させて光電変換素子の短
絡光電流を向上させることが可能となった。また、基板
上の透明導電膜の結晶粒の成長を過度にする必要がない
ので、非晶質半導体層に障害が生じることはなく、製造
歩留りの低下を阻止して、高い良品率を得ることができ
る。
縁性基板上に、透明電極と、非晶質半導体層と、裏面電
極とを積層してなる光電変換素子において、裏面電極が
金属裏面電極と透明導電膜とより成り、且つ、この透明
導電膜が、その非晶質半導体層と接する側がほぼ平坦
に、その金属裏面電極と接する側が凹凸形状に形成され
て成ると共に、透明電極の非晶質半導体層と接する側の
表面が、平坦面もしくは裏面電極を成す透明導電膜の凹
凸形状よりも浅い凹凸形状を有する面であることとす
る。これにより、基板上の透明電極を形成する透明導電
膜の表面を深い凹凸形状とすることがないため、非晶質
半導体層成膜時の透明電極表面の損傷ならびに非晶質半
導体層におけるピンホールの発生が起こらない。 〔発明の実施例〕 以下に図を引用して本発明の実施例ならびに本発明の基
礎となる例について説明する。第２図を含めて各図にお
ける共通部分には同一符号が付されている。 先ず、本発明の基礎となる例である第１図について説明
する。 第１図においては、ガラス基板１の上にSnO2またはITO
などを主な成分とする透明電極である透明導電膜２が18
00〜2000Åの厚さに形成され、その透明導電膜２の上に
はＰ膜31,I膜32,N膜33からなるPIN接合（もしくはNIP接
合）を有する、IV族元素に水素またはフッ素等を添加し
た非晶質半導体層３を、0.5〜2.0μｍの厚さで積層し、
その非晶質半導体層３の最後に形成されたＮ膜33の表面
をエッチング処理することにより凹凸を生じせしめ、そ
の後、アルミ，銀等の高反射性金属から裏面電極４およ
び端子電極41を蒸着またはスパッタリング等によって形
成する。前記の凹凸の形状は、NaOH,KOH,ヒドラジン等
を用いて形成できるが、エッチングの条件により深さを
0.01〜1.0μm,径を0.1〜1.5μｍ程度の範囲で制御する
ことが可能である。基板１から入射した光６が裏面電極
４との界面で反射される時に散乱を受ける度合い（散乱
度）を、Ｎ膜33表面の凹凸の深さ0.3μｍにおいて凹凸
径を変化させた場合に波長λの関数として表した線図を
第６図に示す。この構成によれば、非晶質半導体層３表
面の凹凸の粗さを散乱させたい光の波長に合わせて変化
させることにより、ガラス基板１より入射した光６は、
非晶質半導体層３と金属の裏面電極４との界面において
散乱を受けるため、垂直に入射方向に戻る光は減少し、
さらに散乱光のうち入射角の大きいものの大部分は、非
晶質半導体層３と透明導電膜２および透明導電膜２とガ
ラス基板１の間の界面で反射されるため、非晶質半導体
層３から出ていくまでに進む距離が大きく増加し、非晶
質半導体層３内部における光の吸収量が増加し、その光
電変換素子の短絡電流を増大させることが可能となる。
非晶質半導体としてａ−Si:Hを用いた場合、ソーラーシ
ミュレーターAM1,100mW/cm2下で裏面の凹凸が存在しな
い場合の短絡電流密度が14mA/cm2であるのに対して、凹
凸が存在する場合は、16.5mA/cm2の短絡電流を得ること
ができた。 第３図に本発明の第一の実施例を示す。第１図のものと
相違する点は、PIN（またはNIP）接合を有する非晶質半
導体層３を積層した後に、これをエッチングすることな
く、その上にSnO2.またはITO等を主な成分とする透明導
電膜７を形成する点にある。その際に、この透明導電膜
の結晶粒の成長を促進することにより、深さが0.01〜0.
7μm,径が0.1〜1.3μｍの凹凸を生じさせることができ
る。または、一旦平面に透明導電膜を形成した後に、エ
ッチング処理を施すことにより、透明導電膜７の表面
に、深さが0.01〜1.0μm,粒径0.1〜1.5μｍの凹凸を生
じさせることもできる。この透明導電膜７の上部にアル
ミ，銀等の金属の裏面電極４を蒸着，スバッタリング等
の方法で形成する。この構成によれば、第１図において
は裏面での散乱が非晶質半導体層３と金属裏面電極４と
の間で起きたのに対して、本実施例においては、透明導
電膜７と金属裏面電極４との間で散乱が起きる点が異な
っており、散乱度は第１図の例と同様に凹凸の形状の関
数である。 本実施例によれば、第１図の例の構成と比べて、Ｎ膜33
をエッチング処理する必要がなく、プロセスが簡単化さ
れる利点がある。さらに、第１図の例においては、Ｎ膜
33と金属裏面電極４との界面で反射された光が、Ｎ膜33
の内、その厚さが厚い部分で吸収されてしまい、短絡電
流がさして増大しない懸念もあるが、本実施例によれ
ば、Ｎ膜33は薄い平坦な膜なので、そのような問題が生
じることはない。 第４図は、さらに別の本発明の基礎となる例を示すもの
で、ガラス基板１のITOやSnO2等を主成分とする透明電
極である透明導電膜２を形成する際、この透明導電膜の
結晶粒の成長を促進することにより、透明導電膜２の表
面に深さ0.01〜0.18μm,粒径が0.1〜1.5μｍの凹凸を生
じせしめ、その上部にPINまたはNIP接合を有するIV族元
素に水素またはフッ素等を添加した非晶質半導体層３を
0.2〜2.0μｍの厚さで積層する。この非晶質半導体を積
層する過程において横方向の膜厚差緩和が生じるため
に、積層された非晶質半導体層３の表面は透明導電膜２
の表面の凹凸を十分に反映せず、十分な散乱面にはなら
ない。そこで非晶質半導体層３の表面をプラズマエッチ
ング処理することより、その表面に深さが0.01〜1.0μ
m,粒径が0.1〜1.5μｍの凹凸を生ぜしめることができ
る。さらに、その上に金属電極４を蒸着またはスパッタ
リング等によって形成する。この構成によれば、ガラス
基板１から入射した光６は、透明導電膜２と非晶質半導
体層３との界面（第一散乱面）で第一次の散乱を受け
る。さらに入射光は、非晶質半導体層３と裏面電極４と
の界面（第二散乱面）で第二次の散乱を受ける。散乱度
は、第６図に示すように凹凸の深さと粒径により大きく
変化するが、この例においては、第一散乱面と第二散乱
面との凹凸の形状を任意かつ独立に調整することが可能
なために、太陽光線のように広いスペクトル域を有する
光に対しては、第一散乱面と第二散乱面との凹凸形状を
変化させることによって、全波にわたって散乱度を上
げ、全体としての光の光路長を伸ばすことにより非晶質
半導体層内部での光の吸収量を増加させ、光電変換素子
の短絡電流を大きく向上させることが可能となる。第７
図に、非晶質半導体層としてアモルファスシリコンを用
い、第一散乱面の凹凸を深さ0.18μm,粒径を0.3μｍ、
第二散乱面の凹凸を深さ0.2μm,粒径を0.5μｍとした場
合およびいずれの散乱面も持たない場合の光電変換素子
の出力特性を、それぞれ曲線71および72で示す。裏面電
極の金属には銀を用いている。散乱面を持つ場合は、短
絡光電流密度として20mA/cm2が得られている。 第５図に本発明の第二の実施例を示す。この実施例にお
いては、第二散乱面を第３図の実施例と同様に透明導電
膜７により形成する点において、第４図の例とは異なっ
ている。 この第５図の実施例の場合も、第３図の実施例の場合と
同様に、Ｎ膜33をエッチング処理する必要がなく、プロ
セスが簡単化される利点がある。また、第４図の例にお
いては、Ｎ膜33と金属裏面電極４との界面で反射された
光が、Ｎ膜33の内、その厚さが厚い部分で吸収されてし
まい、短絡電流がさして増大しない懸念もあるが、本実
施例によれば、Ｎ膜33は薄い平坦な膜なので、そのよう
な問題が生じることはない。さらに、透明導電膜２と非
晶質半導体層３との界面（第一散乱面）の凹凸は、非晶
質半導体層にピンホールが発生する恐れがあることか
ら、さほど大きくできないが、透明導電膜７と裏面電極
４との界面（第二散乱面）の凹凸の大きさには制約は無
いので、第一散乱面の凹凸より第二散乱面の凹凸を大き
くすることが好ましい。 〔発明の効果〕 本発明によれば、上記の構成を採用した結果、反射光の
散乱度を高くして非晶質半導体層内の光路長を伸ばし、
層内における光の吸収量を増加させて光電変換素子の短
絡光電流を向上させることが可能となった。また、基板
上の透明導電膜の結晶粒の成長を過度にする必要がない
ので、非晶質半導体層に障害が生じることはなく、製造
歩留りの低下を阻止して、高い良品率を得ることができ
る。
第１図は本発明の基礎となる例の断面図、第２図は従来
例の断面図、第３図は本発明の第一の実施例の断面図、
第４図は本発明の基礎となる別の例の断面図、第５図は
本発明の第二の実施例の断面図、第６図は反射面の凹凸
径をパラメータとした、光の散乱度と波長との関係線
図、第７図は第４図に示した例と従来例との、出力特性
線図である。 1:ガラス基板、2,7:透明導電膜、3:非晶質半導体層、4:
金属裏面電極。
例の断面図、第３図は本発明の第一の実施例の断面図、
第４図は本発明の基礎となる別の例の断面図、第５図は
本発明の第二の実施例の断面図、第６図は反射面の凹凸
径をパラメータとした、光の散乱度と波長との関係線
図、第７図は第４図に示した例と従来例との、出力特性
線図である。 1:ガラス基板、2,7:透明導電膜、3:非晶質半導体層、4:
金属裏面電極。
Claims (1)
- 【請求項１】透明絶縁性基板上に、透明電極と、非晶質
半導体層と、裏面電極とを積層してなる光電変換素子に
おいて、裏面電極が金属裏面電極と透明導電膜とより成
り、且つ、この透明導電膜が、その非晶質半導体層と接
する側がほぼ平坦に、その金属裏面電極と接する側が凹
凸形状に形成されて成ると共に、透明電極の非晶質半導
体層と接する側の表面が、平坦面もしくは裏面電極を成
す透明導電膜の凹凸形状よりも浅い凹凸形状を有する面
であることを特徴とする光電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053020A JPH0793447B2 (ja) | 1986-03-11 | 1986-03-11 | 光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053020A JPH0793447B2 (ja) | 1986-03-11 | 1986-03-11 | 光電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62209872A JPS62209872A (ja) | 1987-09-16 |
| JPH0793447B2 true JPH0793447B2 (ja) | 1995-10-09 |
Family
ID=12931215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053020A Expired - Fee Related JPH0793447B2 (ja) | 1986-03-11 | 1986-03-11 | 光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793447B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102822991A (zh) * | 2010-04-05 | 2012-12-12 | 三菱电机株式会社 | 光电转换装置用基板及其制造方法、薄膜光电转换装置及其制造方法以及太阳能电池模块 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423149U (ja) * | 1990-06-13 | 1992-02-26 | ||
| US5045908A (en) * | 1990-09-25 | 1991-09-03 | Motorola, Inc. | Vertically and laterally illuminated p-i-n photodiode |
| WO1999063600A1 (fr) * | 1998-06-01 | 1999-12-09 | Kaneka Corporation | Dispositif photoelectrique a couches minces et a base de silicium |
| JP2002158366A (ja) * | 2000-11-21 | 2002-05-31 | Nippon Sheet Glass Co Ltd | 光電変換装置 |
| JP2008506249A (ja) * | 2004-07-07 | 2008-02-28 | サン−ゴバン グラス フランス | 太陽光電池及びソーラーモジュール |
| JP2009260270A (ja) * | 2008-03-26 | 2009-11-05 | Nippon Synthetic Chem Ind Co Ltd:The | 太陽電池用基板及び太陽電池 |
| DE112009001642B4 (de) * | 2008-07-07 | 2016-09-22 | Mitsubishi Electric Corp. | Dünnschichtsolarzelle und Verfahren zu deren Herstellung |
| WO2010023867A1 (ja) * | 2008-08-25 | 2010-03-04 | 株式会社エバテック | 薄膜太陽電池及びその製造方法、並びに薄膜太陽電池用基板 |
| JP2013004535A (ja) * | 2011-06-10 | 2013-01-07 | Jx Nippon Oil & Energy Corp | 光電変換素子 |
| WO2012169123A1 (ja) * | 2011-06-10 | 2012-12-13 | Ｊｘ日鉱日石エネルギー株式会社 | 光電変換素子 |
| JP2013004805A (ja) * | 2011-06-17 | 2013-01-07 | Jx Nippon Oil & Energy Corp | 光電変換素子 |
| CN108475706B (zh) * | 2016-03-10 | 2021-11-02 | 株式会社钟化 | 太阳能电池模块 |
-
1986
- 1986-03-11 JP JP61053020A patent/JPH0793447B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102822991A (zh) * | 2010-04-05 | 2012-12-12 | 三菱电机株式会社 | 光电转换装置用基板及其制造方法、薄膜光电转换装置及其制造方法以及太阳能电池模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62209872A (ja) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5147818B2 (ja) | 光電変換装置用基板 | |
| US5136351A (en) | Photovoltaic device with porous metal layer | |
| JP2908067B2 (ja) | 太陽電池用基板および太陽電池 | |
| US4644091A (en) | Photoelectric transducer | |
| US4732621A (en) | Method for producing a transparent conductive oxide layer and a photovoltaic device including such a layer | |
| WO1999063600A1 (fr) | Dispositif photoelectrique a couches minces et a base de silicium | |
| JPS59104185A (ja) | 反射体を隔設した光起電半導体装置 | |
| CN102473748A (zh) | 薄膜太阳能电池及其制造方法 | |
| JPH0793447B2 (ja) | 光電変換素子 | |
| JP4903314B2 (ja) | 薄膜結晶質Ｓｉ太陽電池 | |
| WO2010097975A1 (ja) | 光電変換装置 | |
| CN102089884B (zh) | 薄膜太阳能电池及其制造方法 | |
| JP2000058892A (ja) | シリコン系薄膜光電変換装置 | |
| JPH0328073B2 (ja) | ||
| JPH0750793B2 (ja) | 薄膜光電変換素子 | |
| JP2002319688A (ja) | 積層型太陽電池 | |
| JP3203106B2 (ja) | 光起電力装置 | |
| JP5542038B2 (ja) | 薄膜太陽電池およびその製造方法、薄膜太陽電池モジュール | |
| JP3477434B2 (ja) | シリコン太陽電池用下地基板の製造方法とシリコン太陽電池の製造方法 | |
| JP2001015780A (ja) | シリコン系薄膜光電変換装置用裏面電極、およびそれを備えたシリコン系薄膜光電変換装置 | |
| JP2004153028A (ja) | 薄膜光電変換装置 | |
| JPS6276569A (ja) | 薄膜光電変換素子 | |
| JP3172365B2 (ja) | 光起電力装置及びその製造方法 | |
| JPH0750794B2 (ja) | 光電変換素子の製造方法 | |
| US20250126928A1 (en) | Light trapping device for thin film space photovoltaics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |