JPH0793573B2

JPH0793573B2 - Ｐｌｌ回路

Info

Publication number: JPH0793573B2
Application number: JP59178002A
Authority: JP
Inventors: 哲夫小川; ▲しゅん▼ 高山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-08-27
Filing date: 1984-08-27
Publication date: 1995-10-09
Anticipated expiration: 2010-10-09
Also published as: JPS6156513A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はPLL回路に関し、特に逓倍率が高いPLL回路にお
いてその引込時間を短縮しようとするものである。

〔従来の技術〕

高い逓倍率をもつPLL回路（Phase locked loop）が、例
えばデイジタルビデオテープレコーダ（デイジタルVT
R）において用いられている。すなわちデイジタルVTRに
おいては、オーデイオ信号をPCM符号化して記録する方
式のものが採用されているが、国際標準化規格の点から
考えて、PCMオーデイオ信号のサンプリング周波数はビ
デオ信号のフイールド周波数にロツクした関係に選定す
ることが必要であるとされている。因にEBU及びSMPTE規
格では、PCMオーデイオ信号のサンプリング周波数を48
〔kHz〕に選定することが勧告されようとしている。

このような方式のPCMオーデイオ信号をVTRに記録しよう
とする場合、実際上PCMオーデイオ信号を４チヤンネル
分処理するための処理クロツク信号として、更に数百倍
の周波数のものを必要とする。

以上の点から考えると、実際上PCMオーデイオ信号のサ
ンプリング周波数の値はビデオ信号のフイールド周波数
に比べて約20万逓倍程度に高い逓倍率の周波数になるこ
とを避け得ない。

例えばPAL方式のビデオ信号を記録する場合には、ビデ
オフイールド周波数f_fが50〔Hz〕、走査線数が625本で
あるから、オーデイオ信号を処理するためのクロツクと
しては、PCMオーデイオ信号のサンプリング周波数f_Aの2
56倍の周波数f_Cを必要とするから、f_A＝48〔kHz〕の場
合には、オーデイオ信号を処理するためのクロツク信号
の周波数はf_Cは、 f_C＝245760×f_f ……（１）の関係を満足するような周波数に選定しなければならな
いことになる。

このことは、この種のデイジタルVTRにおいて、ビデオ
フイールド周波数f_f＝50〔Hz〕にロツクしたオーデイオ
信号の処理クロツク信号を得るために、周波数が50〔H
z〕のリフアレンス信号を受けてその245760倍の逓倍率
の周波数をもつ発振出力を発生する高い逓倍率のPLL回
路を設ける必要があることを意味している。

ところでこのように高い逓倍率のPLLを構成する場合に
は、電圧制御型発振器（VCO）として発振周波数が高い
発振器を使う必要があり、その安定度の点からLC発振器
を適用することは困難であると考えられ、通常は水晶発
振器が使われることが多い。

しかし電圧制御型水晶発振器は選択度が高いために引込
時間が長くなる欠点があり、引込時間が数分程度にも長
くなるものが用いられていた。

〔発明が解決しようとする問題点〕

本発明は以上の点を考慮してなされたもので、数十万倍
程度に高い逓倍率を有する電圧制御型水晶発振器を用い
たPLL回路において、引込時間を格段的に短縮できるよ
うにしたPLL回路を提案しようとするものである。

〔問題点を解決するための手段〕

上述の問題点を解決するため本発明においては、PLLル
ープ１の位相周波数比較回路２においてリフアレンス信
号RF及びバリアブル信号VFの位相差及び周波数を比較し
てその差をなくすように電圧制御型水晶発振器７の発振
周波数を制御し、この電圧制御型水晶発振器７の発振出
力信号OSを分周回路５によつて分周してバリアブル信号
VFを得るようにし、リフアレンス信号RFに関連して所定
のウインド区間T_Wを有するウインドパルス信号WPをウイ
ンド信号発生回路14において発生し、強制引込制御回路
17においてバリアブル信号VFの位相がウインドパルス信
号WPのウインド区間T_Wを外れているとき、ロード信号LD
を発生してこのロード信号LDによつて分周回路５をロー
ド動作させ、これによりバリアブル信号VFの位相をリフ
アレンス信号RFの位相近傍の所定位相にロツクさせるよ
うにし、これに加えて引込方向切換回路31を設け、この
引込方向切換回路31において、バリアブル信号VFの位相
がウインドパルス信号WPのウインド区間T_Wを第１の方向
（例えばバリアブル信号VFの位相がリフアレンス信号RF
に対して進んでいる方向）に外れているとき、位相周波
数比較回路２のリフアレンス信号RFに対して切換パルス
CP2を挿入させてPLLループ１の引込動作の方向を第２の
方向（すなわちバリアブル信号VFの位相がリフアレンス
信号RFより遅れている方向）に切換えるようにする。

〔作用〕

バリアブル信号VFの位相がウインドパルス信号WPのウイ
ンド区間T_Wを外れたとき、PLLループ１の分周回路５を
ロード信号LDによつてロード動作させることにより、分
周回路５の出力端に得られるバリアブル信号VFの位相を
リフアレンス信号RFの位相近傍にロツクさせることによ
つて、PLLループにおいてバリアブル信号VFをリフアレ
ンス信号RFに引込むために必要な引込動作時間を格段的
に短縮することができる。

バリアブル信号VFの位相をロツクする際の位相周波数比
較回路の動作モードが、ロードされたバリアブル信号VF
の位相をリフアレンス信号RFから引離して行くような方
向にあるとき、位相周波数比較回路２の動作モードを切
換えさせてバリアブル信号VFの位相をロードされた位相
からリフアレンス信号RFにロツクインする方向に位相周
波数比較回路２を動作させる。かくすることにより、PL
Lループ１の引込動作を確実に行わせることができる。

〔実施例〕

以下図面について本発明の一実施例を詳述する。第１図
は本発明によるPLL回路の第１実施例を示すもので、リ
フアレンス信号RFに対して245760倍に逓倍した発振出力
を発生するPLLループ１を有する。PLLループ１は位相周
波数比較回路２と、その出力端に接続されたチヤージポ
ンプ３とでなる位相周波数比較回路部４を有し、その位
相周波数比較回路２に対して外部から与えられるリフア
レンス信号RFを、分周回路５の出力端に得られるバリア
ブル信号VFと比較するようになされている。

位相周波数比較回路部４の誤差出力は積分回路構成のロ
ーパスフイルタ６において直流化されて電圧制御型水晶
発振器７に制御信号として与えられる。この電圧制御型
水晶発振器７の発振出力OSは分周回路５に与えられ、そ
の分周出力がバリアブル信号VFとして位相周波数比較回
路２にフイードバックされる。

ここでリフアレンス信号RFはビデオ信号のうち垂直同期
信号SVがリフアレンス信号形成回路11及び入力ゲート回
路12を通じて用いられ、従つて垂直同期信号SVと同じ周
波数（例えば50〔Hz〕）の周波数をもつ。これに対して
電圧制御型水晶発振器７はリフアレンス信号RFの周波数
f_f（＝50〔Hz〕）に対して245760倍の高い逓倍率の発振
周波数f_C（＝50×245760＝12.288〔Hz〕）の発振出力OS
を発生する。

一方分周回路５は非常に高い分周率すなわち245760分周
で発振器７の発振出力を分周し、かくしてほぼ50〔Hz〕
のバリアブル信号VFを得て位相周波数比較回路２に与え
る。

位相周波数比較回路部４としては第２図に示すような回
路構成の位相周波数比較回路２と、第３図に示すような
回路構成のチヤージポンプ３とを含んでなり、フエアチ
ヤイルド社製のIC（11C44）を用いる。この位相周波数
比較回路２はリフアレンス信号RF及びバリアブル信号VF
の論理レベルの変化に応じて、第４図のフローテーブル
に示すように論理レベルを変化する２つのUI及びDI出力
を送出する。

第４図において、「RF及びVFの状態」の欄に示す数字
は、リフアレンス信号RF及びバリアブル信号VFの論理レ
ベルの組合せによつて生じ得る４つの状態に応じて位相
周波数比較回路２が取り得る動作モードを示しているも
ので、（）が付いている数字は位相周波数比較回路２
がその状態に安定できることを意味し、これに対して
（）が付いていない数字は位相周波数比較回路２が安
定できない状態にあることを示す。そして位相周波数比
較回路２がこの非安定状態にある時は位相周波数比較回
路２の動作状態が縦方向の他の欄に示す数字の状態に遷
移して行き、かくして（）が付いた同じ数字の状態に
安定化することになる。また、リフアレンス信号RF及び
バリアブル信号VFの論理レベルの組合せが変化すれば、
今までの安定状態から横方向に移つて行き、当該新しい
状態が非安定であれば、縦方向に移つて安定状態にな
る。

第２図及び第４図の構成の位相周波数比較回路２は、リ
フアレンス信号RFがバリアブル信号VFに対して２倍の周
波数をもつているとき第５図（Ｃ）に示すように状態が
変化して、第５図（Ｄ）及び（Ｅ）に示すようなU1及び
D1出力を送出する。

これとは逆にバリアブル信号VFの周波数がリフアレンス
信号RFの周波数に対して２倍の状態にあるときは、位相
周波数比較回路２は第６図（Ｃ）に示すような状態にな
つて、第６図（Ｄ）及び（Ｅ）に示すU1及びD1出力を送
出する。

かくして周波数の差に応じて変化する２つの出力すなわ
ちU1及びD1出力がチヤージポンプ３の入力端PU及びPDに
供給され、チヤージポンプ３の出力端UF及びDFの出力が
共通に接続されてローパスフイルタ６の入力端に接続さ
れることにより、ローパスフイルタ６の出力端に周波数
差をなくすような方向に電圧制御型水晶発振器７の発振
周波数を変更制御するような制御電圧を送出することが
できる。

また位相周波数比較回路２は、リフアレンス信号RF及び
バリアブル信号VFの周波数が同一の場合において、リフ
アレンス信号RFの位相がバリアブル信号VFに対して180
°進んでいるとき、第７図（Ｃ）に示すような状態変化
を呈して、第７図（Ｄ）及び（Ｅ）に示すようなU1及び
D1出力を送出する。

これとは逆にリフアレンス信号RFの位相がバリアブル信
号VFに対して180°遅れている場合には、位相周波数比
較回路２は第８図（Ｃ）に示すような状態変化を呈し、
これにより第８図（Ｄ）及び（Ｅ）に示すようなU1及び
D1出力を送出する。

かくしてリフアレンス信号RF及びバリアブル信号VFの位
相が異なると、当該位相差に対応するU1及びD1出力が得
られ、これがチャージポンプ３の動作を制御することに
よつてローパスフイルタ６の出力端に当該位相差を打消
すような制御電圧を生じさせ、かくしてリフアレンス信
号RFの位相と一致するようにバリアブル信号VFの位相を
制御することになる。

リフアレンス信号形成回路11は、互いに縦続接続された
３段のフリツプフロツプ回路13A〜13Cを有し、各段のト
リガ入力端に、ビデオ信号に含まれているコンポジツト
同期信号SY（第９図（Ｂ））が与えられる。

かくして垂直同期信号SVが第９図（Ａ）に示すように時
点t₀において論理「１」から論理「０」に立下ると、こ
の状態の変化がその後に到来するコンポジツト同期信号
SYによつて順次フリツプフロツプ回路13A、13B、13Cに
書込まれて行くことになる。

第１段フリツプフロツプ回路13Aの出力及び第３段フ
リツプフロツプ回路13CのＱ出力はウインド信号形成回
路を構成する２入力アンド回路14に与えられ、かくして
アンド回路14の出力端に第９図（Ｃ）に示すように、垂
直同期信号SVが立下つた後最初に到来するコンポジツト
同期信号SYの立上りによつて立上りかつ第３番目のコン
ポジツト同期信号SYの立上りによつて立下るウインドパ
ルス信号WPが得られる。このようにウインドパルス信号
WPは垂直同期信号SVが立下がつた後初めて到来するコン
ポジツト同期信号SYのタイミングから２水平区間の間論
理「１」になるウインド区間T_Wを形成することになる。

このウインドパルス信号WPは強制引込制御回路17に供給
される。この強制引込制御回路17はウインドパルス信号
WPをトリガ信号として直接受けるＤ型フリツプフロツプ
回路構成の立上状態検出回路18と、ウインドパルス信号
WPをインバータ19を介してトリガ信号として受けるフリ
ツプフロツプ回路構成の立下状態検出回路20とを有す
る。立上状態検出回路18はＤ入力端子にPLLループから
得られるバリアブル信号VFを受け、ウインドパルス信号
WPが論理「０」から論理「１」に立上つた時その立上り
によつてバリアブル信号VFが論理「１」のときセツト動
作し、又は論理「０」のときリセツト動作する。かくし
てウインドパルス信号WPの立上り時点におけるバリアブ
ル信号VFの状態が立上状態検出回路18において記憶され
る。同様にして立下状態検出回路20のＤ入力端にはバリ
アブル信号VFが与えられ、ウインドパルス信号WPが論理
「１」から論理「０」に立下つた時この立下りがインバ
ータ19において反転されてトリガ信号として与えられる
ことにより、立下状態検出回路20がバリアブル信号VFの
論理状態に応じてセツト動作し、又はリセツト動作す
る。かくしてウインドパルス信号WPの立下り時点におけ
るバリアブル信号VFの状態が立上状態検出回路18におい
て記憶される。

立上り状態検出回路18のＱ出力及び立下状態検出回路20
の出力は２入力ナンド回路21に与えられ、そのナンド
出力がフリツプフロツプ回路構成のロード信号形成回路
22のＤ入力端に与えられる。

一方リフアレンス信号形成回路11の第２段フリツプフロ
ツプ回路13Bの出力と、最終段のフリツプフロツプ回
路13CのＱ出力とが入力ゲート回路12の２入力ナンド回
路25に入力され、その出力端に第９図（Ｄ）に示すよう
にウインドパルス信号WPのウインド区間T_Wの後半部に相
当する区間の間立下る出力RFXを形成する。この出力RFX
は入力端に反転回路を具える２入力ノア回路26を通じて
第９図（Ｅ）に示すリフアレンス信号RFとして位相周波
数比較回路２に入力される。

かくして入力ゲート回路12のナンド回路25において得ら
れる出力RFXは強制引込制御回路17のインバータ27を通
じてフリツプフロツプ回路構成のプリセツト回路28のＤ
入力端に入力される。プリセツト回路28にはコンポジツ
ト同期信号SYがトリガ信号として与えられ、コンポジツ
ト同期信号SYが到来するごとに出力RFXの反転論理レベ
ルに応じてセツト動作及びリセツト動作する。

そのＱ出力はロード信号形成回路22にプリセツト信号PR
として与えられる。かくしてプリセツト信号PRは第９図
（Ｆ）に示すようにウインドパルス信号WPが立下つた時
点t₃から次のコンポジツト同期信号SYが到来する時点t₄
までの間論理「１」に立上る信号として得られ、その立
上りによつてロード信号形成回路22を強制的にリセツト
状態にプリセツトする。

ロード信号形成回路22に対するトリガ信号として電圧制
御型水晶発振器７の発振出力信号OSが用いられ、これに
よりロード信号形成回路22が発振出力信号OSがもている
高い周波数でトリガされる。

ところでロード信号形成回路22に入力されるナンド回路
21の出力は、立上状態検出回路18及び立下状態検出回路
20の記憶状態に応じてセツトまたはリセツト状態に制御
される。まず垂直同期信号SVが第９図（G1）に示すよう
に、バリアブル信号VFの立下りウインドパルス信号WPの
ウインド区間T_W内に生じた場合には、ウインドパルス信
号WPの立上り時点t₁におけるバリアブル信号VFは論理
「１」であるのに対して、ウインドパルス信号WPの立下
り時点t₃におけるバリアブル信号VFは論理「０」であ
る。従つて立上状態検出回路18はセツトされてその出
力が論理「１」になるのに対して、立下状態検出回路20
はリセツトされてそのＱ出力が論理「１」になる。従つ
てウインドパルス信号WPの立下り時点t₃においてナンド
回路21からロード信号形成回路22に与えられるＤ入力は
論理「０」になり、その時点でロード信号形成回路22は
リセツト状態になり、このときロード信号LDを送出しな
い。

その後垂直同期信号SVが時点t₀で繰返し立下る際に、バ
リアブル信号VFの立下りがウインドパルス信号WPのウイ
ンド区間T_W内にあれば、立上状態検出回路18及び立下状
態検出回路20の記憶状態は変化せずそれぞれセツト及び
リセツト状態にあるので、ロード信号形成回路22は引続
きリセツト状態を維持し、従つてロード信号LDを送出し
ない状態を維持する。この時の状態はPLLループ１がそ
の本来の引込動作を維持する状態にある。

これに対して第９図（G2）に示すように、ウインドパル
ス信号WPのウインド区間T_Wを通してバリアブル信号VFが
論理「０」の状態を維持しているときは、立上状態検出
回路18及び立下状態検出回路20はウインドパルス信号WP
の立下り時点t₃においていずれもリセツト状態にあるの
で、ナンド回路21の出力は論理「１」になる。

また第９図（G3）に示すように、ウインドパルス信号WP
のウインド区間T_Wを通してバリアブル信号VFが論理
「１」の状態を維持するときには、立上状態検出回路18
及び立下状態検出回路20はウインドパルス信号WPの立下
り時点t₃において共にセツト状態になるので、ナンド回
路21の出力は論理「１」の状態になる。

さらに第９図（G4）に示すようにバリアブル信号VFがウ
インドパルス信号WPの立下り時点t₁において論理「０」
であり、かつ立下り時点t₃において論理「１」になつた
状態（この状態はバリアブル信号VFが論理「０」から論
理「１」に復帰することを意味する）になれば、ウイン
ドパルス信号WPの立下り時点t₃において立上状態検出回
路18がリセツトされ、かつ立下状態検出回路20がセツト
される状態になる。このときナンド回路21の出力は論理
「１」になる。

このようにロード信号形成回路22に論理「１」のロード
入力が与えられると、ロード信号形成回路22は直ちに発
振出力信号OSによつてセツト動作することにる。かかる
セツト状態においてプリセツト回路28からプリセツト信
号PRがウインドパルス信号WPの立下り時点t₃で与えられ
てロード信号形成回路22がプリセツトされ、そのＱ出力
が第９図（Ｈ）に示すように論理「１」から論理「０」
に立下る。この状態に続いて発振出力信号OSの次のパル
スが到来すると、ロード信号形成回路22がトリガされて
再度セツトされ、かくしてこのＱ出力は論理「１」に立
上る。そしてこのＱ出力の論理「０」から論理「１」へ
の立上りがロード信号LDとしてPLLループ１の分周回路
５に送出される。

このようにしてロード信号形成回路22はバリアブル信号
VFの立下りがウインドパルス信号WPのウインド区間T_Wに
ない時には、ロード信号LDを分周回路５に与えて分周回
路５をロード動作させる。

このとき分周回路５は、ロード信号LDによつてその立上
り時点で論理「１」から論理「０」に立下るようなバリ
アブル信号VFを発生する状態に制御され、かくしてバリ
アブル信号VFがその移送を強制的にロード信号LDの立下
り位相に合せるように動作をする。

ここでウインド区間T_WはPLLループ１がその本来の引込
動作をするに十分な時間に選定されているので、ロード
信号LDによつて強制的に位相合せされたバリアブル信号
VFの位相が、ウインド区間T_Wから外れていた状態からウ
インド区間T_W近傍位相に瞬時にロツクされることにな
る。

以上の構成に加えて、PLL回路は引込方向切換回路31を
有する。この引込方向切換回路31は、位相周波数比較回
路部４において、バリアブル信号VFの位相がリフアレン
ス信号RFより進んでいると判断して堂外バリアブル信号
VFの位相を遅らせるような値の制御電圧を電圧制御型水
晶発振器７に与える状態になつたとき、この位相周波数
比較回路部４の動作モードを切換えて、できるだけ速く
位相ロツク状態に引込むことができるようにしようとす
るものである。

すなわち、第１図の位相周波数比較回路２は、第４図、
第７図及び第８図について上述したように、バリアブル
信号VFがリフアレンス信号RFより遅れている場合、第７
図（Ｃ）の動作モード２の状態からスタートしてフロー
テーブル（第４図）に基づいてバリアブル信号VF及びリ
フアレンス信号RFの論理レベルの組合せに従つて変化す
るU1及びD1出力をチヤージポンプ３に送出する。

これに対してバリアブル信号VFがリフアレンス信号RFよ
り進んでいる場合には第８図（Ｃ）に示すように、動作
モード６からスタートして以後バリアブル信号VF及びリ
フアレンス信号RFの論理レベルの組合わせに従つて変化
するU1及びD1出力をチヤージポンプ３に送出する。

この動作を第９図について上述すたリフアレンス信号RF
及びバリアブル信号VFの位相関係に適用すれば、バリア
ブル信号VF（第10図（Ｂ））がリフアレンス信号RF（第
10図（Ａ）））より位相が遅れていれば、位相周波数比
較回路２の動作モードは、第４図のフローテーブルか
ら、リフアレンス信号RF及びバリアブル信号VFの論理レ
ベルが順次「１」及び「１」、「０」及び「１」、
「０」及び「０」、「１」及び「０」のように変化して
行くに従つて、動作モードが７、２、５、８（第10図
（Ｃ））の順に遷移して行き、これに応じてU1及びD1出
力（第10図（Ｄ）及び（Ｅ））は論理「１」及び
「１」、「０」及び「１」、「１」及び「１」、「１」
及び「１」のように変化する。

同様にバリアブル信号VF（第11図（Ｂ））がリフアレン
ス信号RF（第11図（Ａ））より位相が進んでいる場合に
は、リフアレンス信号RF及びバリアブル信号VFの論理レ
ベルが順次「１」及び「１」、「０」及び「０」、
「０」及び「０」、「１」及び「０」のように変化すれ
ば、位相周波数比較回路２の動作モードは第11図（Ｃ）
に示すように11、６、９、12のように変化し、これに応
じてU1及びD1出力の論理レベルが第４図のフローテーブ
ルによつて「１」及び「０」、「１」及び「１」、
「１」及び「０」、「１」及び「０」のように変化す
る。

第10図及び第11図においてリフアレンス信号RFが論理
「１」から論理「０」に立下る時点t₂₁及びt₃₁は第９図
（Ｄ）について上述したように、ウインドパルス信号WP
のウインド区間T_Wのほぼ中間位相にあるから、これらの
時点t₂₁及びt₃₁より前にあるウインドパルス信号WPの立
上りに基づいて位相周波数比較回路２のD1出力の論理レ
ベルを見れば、リフアレンス信号RFに対するバリアブル
信号VFの位相が進んでいるか、又は遅れているかを判知
し得る。すなわち第10図（Ｅ）から分かるように、バリ
アブル信号VFの位相がリフアレンス信号RFより遅れてい
る場合にはD1出力の論理レベルは「１」である。これに
対して第11図（Ｅ）から分かるように、バリアブル信号
VFの位相がリフアレンス信号RFより進んでいる時にはD1
出力の論理レベルは「０」である。

引込方向切換回路31は、強制引込制御回路17のインバー
タ19の出力が論理「０」レベルに立下つた時トリガされ
るモノマルチバイブレータ構成の制御パルス発生回路32
を有し、そのＱ出力をモノマルチバイブレータ構成の切
換パルス発生回路33にトリガ信号として与える。

切換パルス発生回路33はイネーブル信号として位相周波
数比較回路２のD1出力を受け、D1出力が論理「０」にな
つている時（すなわち第11図（Ｅ）について上述したよ
うにバリアブル信号VFの位相がリフアレンス信号RFより
進んでいることを表す）、制御パルス発生回路32から制
御パルスCP1（第９図（Ｉ））が与えられた時、その立
上りによつてトリガされる。かくして制御パルスCP1の
立上り時点から所定の時間の間論理「０」に立下る切換
パルス信号CP2（第９図（Ｊ））が切換パルス発生回路3
3の出力端に得られ、これが入力ゲート回路12のノア
回路26の第２の反転入力端に供給され、この論理「０」
レベルの切換パルスCP2が第11図（Ａ）において破線で
示すようにリフアレンス信号RFに挿入される。

このようにバリアブル信号VFの位相がリフアレンス信号
RFより進んだ状態で切換パルスCP2がリフアレンス信号R
Fに挿入されると（第12図（Ａ））、位相周波数比較回
路２の動作モードが第11図の場合と比較して変更され
る。すなわち第12図に示すように、ウインドパルス信号
WPの立上り時点で発生する切換パルスCP2（第12図
（Ｆ））が発生すると、リフアレンス信号RFが論理
「１」から論理「０」に立下ることによつて、位相周波
数比較回路２は第４図のフローテーブルに従つてリフア
レンス信号RF及びバリアブル信号VFが論理レベル「０」
及び「１」になつた時これに応じて動作モードが６に切
換わる。

その後切換パルスCP2の区間が経過した後、リフアレン
ス信号RF及びバリアブル信号VFの状態が第11図の状態の
復帰するが、この時位相周波数比較回路２の動作モード
は、切換パルスCP2の区間の間に切換つた動作モード６
に基づいて、第４図のフローテーブルに従つて７、２、
５、８（第12図（Ｃ））に切換つて行き、これに応じて
U1及びD1出力の論理レベルが「１」及び「１」、「０」
及び「１」、「１」及び「１」、「１」及び「１」のよ
うに切換つて行く（第12図（Ｄ）及び（Ｅ））。

この切換パルスCP2がリフアレンス信号RFに挿入された
後の位相周波数比較回路２の動作モード及びそのU1及び
D1出力の変化は、第10図において上述したバリアブル信
号VFの位相がリフアレンス信号RFより遅れているときの
動作と同じになる。このことは位相周波数比較回路部４
は、バリアブル信号VFの位相がリフアレンス信号RFより
遅れているものと判断して動作している状態と同じ動作
をしていることを意味し、かくしてウインドパルス信号
WPが立下つた時に発生するロード信号LD（第12図
（Ｇ））が発生することによつてバリアブル信号VFの立
下りがこのロード信号LDの立上り時点の位相にロツクさ
れた時、位相周波数比較回路部４はこのバリアブル信号
VFの立下りをウインドパルス信号WPの立下りに位相合わ
せするように引込動作をすることになる。

以上の構成において、バリアブル信号VFの立下りがウイ
ンドパルス信号WP（第９図（Ｃ））のウインド区間T_Wに
おいて発生すると、強制引込制御回路17のナンド回路21
の出力端に論理「Ｌ」の出力が得られることにより、ロ
ード信号形成回路22はロード信号LDを送出し得る状態に
はならない。従つてPLLループ１は位相周波数比較回路
２の出力に基づいて本来の位相ロツク動作を行つてバリ
アブル信号VFの立下りをリフアレンス信号RFの立下りに
合わせるような引込動作を行う。これに対して第９図
（G2）、（G3）、（G4）について上述したようにバリア
ブル信号VFの立下りがウインドパルス信号WPのウインド
区間T_Wの間に発生しない場合には、強制引込制御回路17
のナンド回路21の出力が論理「１」になることにより、
ロード信号形成回路22がウインドパルス信号WPの立下り
において発生するプリセツト信号PR（第９図（Ｆ））に
よつてプリセツト動作することによりロード信号LD（第
９図（Ｈ））を発生する。

従つてPLLループ１の分周回路５から得られるバリアブ
ル信号VFの立下りがロード信号LDの立上りに位相ロツク
される。

一方この間において、引込方向切換回路31の切換パルス
発生回路33は位相周波数比較回路２のD1出力に応じてそ
の論理レベルが「１」の時には切換パルス発生回路33を
動作させないことによつて切換パルスCP2を発生させな
いようにする。従つてこの時PLLループ１は位相周波数
比較回路２の出力に基づいて位相が遅れているバリアブ
ル信号VFの位相を進めるように動作してバリアブル信号
VFをリフアレンス信号RFに位相合わせする。

これに対して位相周波数比較回路２のD1出力の論理レベ
ルが「０」のときは、バリアブル信号VFの立下りの位相
がリフアレンス信号RFの立下りより進んでいると判断
し、切換パルス発生回路33をウインドパルス信号WPの立
下りによつて発生する制御パルス信号CP1によつてトリ
ガして切換パルスCP2を発生させる。このパルスCP2はノ
ア回路26を通じてリフアレンス信号RFに挿入され（第12
図（Ａ））、これにより位相周波数比較回路２の動作モ
ードをバリアブル信号VFの位相がリフアレンス信号RFよ
り進んでいる時の動作モード（第11図）から、バリアブ
ル信号VFの位相がリフアレンス信号RFの位相より遅れて
いる時の動作モード（第10図）に切換わる（第12図
（Ｃ））。

このときPLLループ１の分周回路５は、ロード信号LDに
よつてウインドパルス信号WPの立下り時点でロード動作
するので、バリアブル信号VFの立下りはほぼウインドパ
ルス信号WPの立下り位相にロツクされているが、これに
加えて位相周波数比較回路２がバリアブル信号VFをリフ
アレンス信号RFの方向に勧めるようにロツク動作を行う
ので、非常に短い時間でバリアブル信号VFの立下りをリ
フアレンス信号RFの立下りにロツクさせることができ
る。

因に上述の実施例の場合とは異なり、位相周波数比較回
路２の動作モードを切換えないようにした場合には、バ
リアブル信号VFの位相がリフアレンス信号RFより進んで
いるときバリアブル信号VFの立下りがロード信号によつ
てロツクされた位相（すなわちリフアレンス信号の立下
りの近傍位相）からほぼ360度に近い位相範囲で位相進
め動作をしなければならないが、第１図の構成によれ
ば、位相周波数比較回路２の引込方向を逆転させること
によつてロード信号LDによつてロツクされた位置から最
も近いリフアレンス信号RFの立下りにバリアブル信号VF
を位相合わせさせることができる。

第13図は第２の実施例を示すもので、第１図との対応部
分に同一符号を付して示す。

この場合リフアレンス信号形成回路11は、２段のＤ型フ
リツプフロツプ回路35A及び35Bと、第２段目のフリツプ
フロツプ回路35BのＱ出力の立上りをトリガ信号として
受けるモノマルチバイブレータ36とを有する。そして第
９図（Ａ）について上述したと同様にして垂直同期信号
SVが時点t₀で立下つた時、時点t₁、t₂において順次到来
するコンポジツト同期信号SYによつてフリツプフロツプ
回路35A、35Bが順次リセツト動作することにより、第２
番目のコンポジツト同期信号SYの時点t₂でモノマルチバ
イブレータ36がトリガされ、これにより所定の限時時間
だけ論理「１」になるＱ出力が入力ゲート回路12を構成
する２入力ノア回路37を通じて反転されて第14図（Ａ）
に示すように論理「１」から「０」に立下るリフアレン
ス信号RFとしてPLLループ１の位相周波数比較回路２に
送出される。

PLLループ１は第１図と同様の構成を有し、かくして第1
4図（Ｃ）に示すように、リフアレンス信号RFに対して
位相が遅れたバリアブル信号VFが分周回路５から得られ
ると、PLLループ１はこの位相遅れをなくす方向に引込
動作する。

これに対してバリアブル信号VFの位相がリフアレンス信
号RFより進んでいる場合には、第15図（Ｃ）に示すよう
なバリアブル信号VFが得られる。

ウインドパルス信号形成回路14はマルチバイブレータで
構成され、リフアレンス信号形成回路11のフリツプフロ
ツプ回路35AのＱ出力の立下りをトリガ信号として受け
て、垂直同期信号SVが時点t₀で立下つた時、第１番目の
コンポジツト同期信号SY（第９図（Ｂ））が到来した時
トリガされて第14図（Ｂ）に示すようにリフアレンス信
号RFがウインド区間T_Wのほぼ中央位相に来るような限時
時間の間論理「１」に立上るウインドパルス信号WPを送
出する。

強制引込制御回路17はウインドパルス信号WPを受けるＤ
型フリツプフロツプ回路でなる引込信号発生回路41を有
し、そのトリガ入力端に位相周波数比較回路２のU1出力
を受けて、U1出力が論理「０」から論理「１」に立上つ
た時にトリガされるようになされている。その出力は
強制引込制御信号KHとして２入力ナンド回路42の一方の
入力端に与えられる。ナンド回路42には第２の入力とし
てリフアレンス信号形成回路11のモノマルチバイブレー
タ36のＱ出力が与えられ、ナンド回路42の出力の立下り
がモノマルチバイブレータ構成のロード信号発生回路43
にトリガ信号として与えられる。

かくしてモノマルチバイブレータ41がリセツト状態にな
つて強制引込制御信号KHが論理「１」になつた状態にお
いて（第14図（Ｉ））、リフアレンス信号形成回路11の
モノマルチバイブレータ36から反転リフアレンス信号▲
▼が与えられた時、モノマルチバイブレータ43の
出力をロード信号LD（第14図（Ｊ））として送出する。
このロード信号LDは引込信号発生回路41にセツト信号と
してフイードバツクされ、これにより引込信号発生回路
41を待受状態にクリアする。

また引込方向切換回路31はＤ型フリツプフロツプ回路構
成の方向信号発生回路45を有し、そのトリガ信号として
位相周波数比較回路２もD1出力がインバータ44を通じて
与えられ、かくして方向信号発生回路45はD1出力が論理
「１」から論理「０」に立下つた時、ウインドパルス信
号WPの論理レベルに応じてセツトまたはリセツト動作す
る。その出力はウインドパルス信号形成回路14のＱ出
力と共に、２入力ナンド回路46に与えられ、その立下り
によつてモノマルチバイブレータ構成の方向切換信号発
生回路47をトリガする。この方向切換信号発生回路47は
バリアブル信号VFの立下りがウインドパルス信号WPより
外れた状態になり、しかもバリアブル信号VFの位相がリ
フアレンス信号RFより進んでいるときトリガされて切換
パルスCP2（第15図（Ｈ））を入力ゲート回路12に与え
る。

これにより入力ゲート回路12のノア回路37の出力端に得
られるリフアレンス信号RFには、切換パルスCP2を反転
してなるパルスが挿入されることになる。

第13図の構成においてバリアブル信号VFの位相がリフア
レンス信号RFに対してウインドパルス信号WPのウインド
区間T_W内にあるような状態にあれば、PLLループ１はそ
の本来の引込動作を行い、かくしてバリアブル信号VFの
位相がリフアレンス信号RFより遅れている場合及び進ん
でいる場合のいずれの場合においもPLLループ１の本来
の引込動作によつてバリアブル信号VFの位相がリフアレ
ンス信号RFと一致するように動作する。

これに対してバリアブル信号VFの位相がウインドパルス
信号WPのウインド区間T_Wの外側に外れるような程度に、
バリアブル信号VFの立下りがリフアレンス信号RFの立下
りより遅れた場合には、第14図に示すように動作する。
すなわち時点t₄₀〜t₄₃もウインド区間T_W内に発生するリ
フアレンス信号RF（第14図（Ａ））に対してバリアブル
信号VF（第14図（Ｃ））の位相がウインド区間T_Wより遅
れると、時点t₄₀〜t₄₄の間に生ずるリフアレンス信号RF
及びバリアブル信号VFの論理レベルの変化に応じて位相
周波数比較回路２が、第14図（Ｄ）に示すように動作モ
ード７、２、３に遷移し、これに応じてU1出力が第14図
（Ｅ）に示すように論理「１」、「０」、「０」のよう
に変化するのに対して、D1出力は「１」、「１」、
「１」のように変化しない。D1出力が変化しなかつたこ
とにより、引込方向切換回路31の方向信号発生回路45は
トリガされず、従つて方向切換信号発生回路47から切換
パルスCP2は送出されない。

これに対してU1出力が時点t₄₁において論理「１」から
「０」に立下り、その後時点t₄₄において論理「１」に
立上る変化をするので、その立上り時点t₄₄において強
制引込制御回路17の引込信号発生回路41がトリガされ
る。この時点t₄₄においては、ウインドパルス信号WPは
論理「０」に立下つている（第14図（Ｂ））ので、引込
信号発生回路41はリセツト状態に切換わり、強制引込制
御信号KHが時点t₄₄において論理「１」に立上る（第14
図（Ｉ））。この状態の次のリフアレンス信号RFが発生
するまで維持される。

時点t₄₄から次のリフアレンス信号RFが発生するまでの
間に、PLLループ１はバリアブル信号VFに対する引込動
作を行うが、ロツク状態には引込み得ないので、位相周
波数比較回路２の動作モードは第14図（Ｄ）に示すよう
に８、７のように切換わる。しかしこの切換わりによつ
ては位相周波数比較回路２のU1出力（第14図（Ｅ））及
びDI出力（第14図（Ｆ））には変化が生じない。

やがて時点t₄₆において次のリフアレンス信号RFが発生
すると、強制引込制御回路17のナンド回路42の２つの入
力▲▼及びKHが共に論理「１」になることにより、
その出力が論理「０」に立下るので、ロード信号発生回
路43がトリガされ、かくしてロード信号LD（第14図
（Ｊ））が送出される。

このロード信号LDによつてPLLループ１の分周回路５が
ロード動作し、そのバリアブル信号VFを強制的に立下げ
る（第14図（Ｃ））。このことは立下り時点t₄₆におい
て、リフアレンス信号RFが立下つた時この立下りを瞬時
にこの時点t₄₆にロツクすることによつてバリアブル信
号VFをリフアレンス信号RFに引込み得たことを意味して
いる。因にリフアレンス信号RFが立下つた後、バリアブ
ル信号VFが立下るまでの時間は実装置上ICの動作時間で
あり、微少時間で済む。

かくしてバリアブル信号VFがリフアレンス信号RFに引込
まれた状態になると、以下PLLループ１の引込動作によ
つてこのロツクイン状態が維持される。

次にバリアブル信号VFの位相がリフアレンス信号RFの位
相より進んでいる場合は、第15図に示すように動作す
る。すなわちバリアブル信号VFの立下りが時点t₅₈にお
いて立下るリフアレンス信号RFより進んだ時点t₅₄で立
下つたとすると、分周回路５に対してロード信号LDを与
えるような制御を行わなければ、PLLループ１はバリア
ブル信号VFの立下りを時点t₅₈のリフアレンス信号RFの
立下りにロツクするように引込動作を行おうとする。こ
の動作は時点t₅₄におけるバリアブル信号VFの立下り位
相が、１つ前のリフアレンス信号RFの立下り（時点
t₅₁）に近い位相であつても、PLLループ１の本来の動作
はリフアレンス信号RFに対応する立下り（時点t₅₈）に
バリアブル信号VFを引込もうとする。しかしこの引込み
動作は、電圧制御型水晶発振器７の逓倍率が極端に大き
いためにリフアレンス信号RF1の１周期の間ではロツク
インさせることができない。

しかし第13図の場合は、引込方向切換回路31において切
換パルスCP2を発生して（第15図（Ｈ））、位相周波数
比較回路２の動作モードを進み動作モードから遅れ動作
モードに切換える。すなわち時点t₅₁において、リフア
レンス信号RFの１つ前の立下りが生じた時のバリアブル
信号VFの論理状態との関係で、位相周波数比較回路２が
第15図（Ｄ）に示すように動作モード11、６、７、12の
順に遷移する。その結果位相周波数比較回路２のD1出力
（第15図（Ｆ））が時点t₅₄において論理「１」から論
理「０」に立下ると、この立下りによつてインバータ44
を介して方向信号発生回路45がリセツトされ、その出
力でなる引込方向制御信号HH（第15図（Ｇ））を論理
「１」に立上げる。

この状態は時点t₅₈において生ずるリフアレンス信号RF
の立下りに対応するウインドパルス信号WP（第15図
（Ｂ））が時点t₅₆において発生されるまで維持され
る。

やがて時点t₅₆においてウインドパルス信号WPが論理
「１」に立上ると、ナンド回路46の出力が論理「１」か
ら「０」に立下つて方向切換信号発生回路47をトリガす
る。その結果切換パルスCP2（第15図（Ｈ））が発生
し、これが入力ゲート回路12のノア回路37を通じてリフ
アレンス信号RFに挿入される（第15図（Ａ））。

このように時点t₅₈においてリフアレンス信号RFが立上
るに先立つて、切換パルスCP2に基づいてリフアレンス
信号RFが論理「０」に立下ると、位相周波数比較回路２
の動作モードはバリアブル信号VFの位相がリフアレンス
信号RFより遅れていると判断した場合の動作モードに切
換わる。すなわち第４図のフローテーブルから分かるよ
うに、時点t₅₅〜t₆₁までの位相周波数比較回路２の動作
モードは、第15図（Ｄ）に示すように11、６、７、２、
３、８のように、時点t₅₀〜t₅₅について上述した位相遅
れ動作モードとは異なる順序で動作モードが移り換わる
ことになる。

その結果位相周波数比較回路２は、時点t₆₀においてバ
リアブル信号VFが立下つた時、この立下りを時点t₅₈に
おけるリフアレンス信号RFの立下りにロツクインさせる
ような動作モードで引込動作を行う状態になる。しかし
このように動作モードが切換つても、PLLループ１の引
込動作はそれ程速くないので、時点t₆₂においてリフア
レンス信号RFの第３番目の立下りが発生した時、PLLル
ープ１それ自体の引込動作によつては、バリアブル信号
VFをリフアレンス信号RFに引込むことはできない。

かかる時点t₆₂のリフアレンス信号RFの立下り近傍の区
間t₆₁〜t₆₄において、位相周波数比較回路２の動作モー
ドは、第15図（Ｄ）に示すように７、５、８のように切
換わり、その結果時点t₆₂においてU1出力（第15図
（Ｅ））が瞬時的に論理「０」に立下つた後論理「１」
に復帰する。

このU1信号の立上りは、強制引込制御回路17の引込信号
発生回路41をトリガして、強制引込制御信号KH（第15図
（Ｉ））を論理「０」に立下げる。

そこで時点t₆₂において、リフアレンス信号RFが論理
「０」に立下ることによつてナンド回路42の他方の入力
として与えられる反転リフアレンス信号RFが論理「１」
に立上るので、ナンド回路42の出力が論理「０」に立下
り、その立下りによつてロード信号発生回路43をトリガ
する。

従つてロード信号LDが時点t₆₂において発生し、分周回
路５をロード動作させることによつてバリアブル信号VF
を強制的に論理「１」から論理「０」に立下げる（第15
図（Ｃ））。

その結果、バリアブル信号VFの立下りが時点t₆₂におい
て直ちにリフアレンス信号RFの立下りにロツクインした
状態が得られる。

その後位相周波数比較回路２は、バリアブル信号VFをリ
フアレンス信号RFに引込んだ動作モード７、５、８の動
作を時点t₆₅においてリフアレンス信号RFの次の立下り
が生じた時に繰返し、これにより位相ロツク状態が維持
される。

このように第15図の場合には、バリアブル信号VFがウイ
ンドパルス信号WPから外れていることを検出したときに
は、まず引込方向切換回路31の方向信号発生回路45をセ
ツトさせ得る動作モードに位相周波数比較回路２がある
か否かを判断し、方向信号発生回路45が動作したときに
は切換パルスCP2によつて位相周波数比較回路２の動作
モードを切換え、強制引込制御回路17を動作させてロー
ド信号LDを発生させ、これにより直ちにバリアブル信号
VFをリフアレンス信号RFに引込むことになる。

従つて第15図の場合にも、PLLループ１は従来の場合と
比較して格段的に速い時間の間にバリアブル信号VFの位
相を基準信号RFにロツクさせることができる。

これに対してバリアブル信号VFの立下りが対応するリフ
アレンス信号の立下りに対して僅かに進んでいる場合に
は、第13図の回路は第16図に示すように動作する。

すなわち、時点t₇₂においてリフアレンス信号RFの立下
りが生じたとき、その少し前の時点t₇₀においてバリア
ブル信号VFが立下つたとすると、位相周波数比較回路２
は第16図（Ｄ）に示すように動作モード７、12、５、８
のように移り変わる。従つて位相周波数比較回路２のD1
出力は第16図（Ｆ）に示すように時点t₇₀において論理
「１」から「０」に立下る。

この時引込方向切換回路31の方向信号発生回路45がD1出
力の立下りによつてセツトされることにより、ナンド回
路46の出力が論理「１」から「０」に立下つて方向切換
信号発生回路47をトリガする。そこでその引込方向制御
信号HHが論理「１」に立上るので、時点t₇₇においてウ
インドパルス信号WPが論理「１」に立上つた時、方向切
換信号発生回路47をトリガして切換パルスCP2を発生さ
せる。

従つて、この時もリフアレンス信号RFが時点t₇₉におい
て立下るに先立つて、切換パルスCP2に基づいてリフア
レンス信号RFが論理「０」に立下げられることにより、
位相周波数比較回路２の動作モードが切換えられて位相
遅れモードになる。

そこで時点t₈₃において強制引込制御回路17のロード信
号発生回路43がトリガされてロード信号LDが送出され、
この時点でバリアブル信号VFの立下りがリフアレンス信
号RFの立下りにロツクインされる。

従つて第16図の場合もPLLループ１は極く短い時間でバ
リアブル信号VFをリフアレンス信号RFに引込むことがで
きる。

〔発明の効果〕

以上のように本発明によれば、バリアブル信号の位相が
ウインドパルス信号から外れた時には、強制引込動作回
路からPLLループの分周回路に対してロード信号を与え
ることによつてその出力端に得られるバリアブル信号を
直ちにウインドパルス信号に対して所定の位相にロツク
させることができ、これによりPLLループをその本来の
引込動作のまま引込ませる場合と比較して格段的に短時
間の間にロツクインさせることができる。

これに加えて、PLLループが強制引込制御回路の強制引
込動作に適合しないような動作モードにある時には、そ
の引込み方向を反転させた後ロード信号を発生させるこ
とができるので、常に安定かつ短時間の間にロツクイン
動作を得ることができる。

【図面の簡単な説明】

第１図は本発明によるPLL回路の第１実施例を示すブロ
ック図、第２図及び第３図はその位相周波数比較回路２
及びチヤージポンプ３の詳細構成を示す回路図、第４図
は位相周波数比較回路２のフローテーブルを示す図表、
第５図〜第８図は位相周波数比較回路２の動作モードを
示す信号波形図、第９図は第１図の各部の信号を示す信
号波形図、第10図〜第12図は位相周波数比較回路２の動
作モードの移り換わりに関連する信号を示す信号波形
図、第13図は本発明によるPLL回路の第２実施例を示す
ブロック図、第14図〜第16図はその各部の信号を示す信
号波形図である。１……PLLループ、２……位相周波数比較回路、３……
チヤージポンプ、５……分周回路、６……ローパスフイ
ルタ、７……電圧制御型水晶発振器、11……リフアレン
ス信号形成回路、12……入力ゲート回路、14……ウイン
ド信号形成回路、17……強制引込制御回路、31……引込
方向切換回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 9182−5ＪＨ０３Ｌ 7/08 Ｚ

Claims

【特許請求の範囲】

【請求項１】位相周波数比較回路においてリフアレンス
信号RF及びバリアブル信号VFの位相差及び周波数を比較
してその差をなくすように電圧制御型水晶発振器の発振
周波数を制御し、上記電圧制御型水晶発振器の発振出力
を分周回路によつて分周して上記バリアブル信号VFを得
るPLLループと、上記リフアレンス信号RFに関連して所定のウインド区間
T_Wを有するウインドパルス信号WPを発生するウインド信
号形成回路と、上記バリアブル信号VFの位相が、上記ウインドパルス信
号WPのウインド区間T_Wを外れているときロード信号LDを
発生し、当該ロード信号LDによつて上記分周回路をロー
ド動作させることによつて上記バリアブル信号VFの位相
を上記リフアレンス信号RFの位相近傍の所定位相にロツ
クさせる強制引込制御回路と、上記バリアブル信号VFの位相が、上記ウインドパルス信
号WPのウインド区間T_Wから、上記強制引込制御回路がロ
ツクさせることができる上記所定位相の方向とは反対方
向に外れているとき、上記PLLループの引込動作の方向
を上記強制引込制御回路がロツクさせることができる上
記所定位相の方向に切換える引込方向切換回路とを具えることを特徴とするPLL回路。