JPH0793579B2 - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH0793579B2 JPH0793579B2 JP17963889A JP17963889A JPH0793579B2 JP H0793579 B2 JPH0793579 B2 JP H0793579B2 JP 17963889 A JP17963889 A JP 17963889A JP 17963889 A JP17963889 A JP 17963889A JP H0793579 B2 JPH0793579 B2 JP H0793579B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- analog
- digital
- adjusting means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばディジタル信号に変換されたオーデ
ィオ信号を元のアナログ信号に変換するD/A変換装置に
関する。
ィオ信号を元のアナログ信号に変換するD/A変換装置に
関する。
従来のD/A変換装置は、一般に、変換ビット数の制約か
ら、ダイナミックレンジやS/Nが不足する欠点があっ
た。
ら、ダイナミックレンジやS/Nが不足する欠点があっ
た。
例えば、一般に用いられている16ビットのD/A変換装置
のダイナミックレンジは、理論的には96dB程度しかない
が、現在実現可能なアナログ回路のダイナミックレンジ
は12096dB程度にまで達している。これからみると、16
ビットのD/A変換装置の性能は遠く及ばないものであ
る。
のダイナミックレンジは、理論的には96dB程度しかない
が、現在実現可能なアナログ回路のダイナミックレンジ
は12096dB程度にまで達している。これからみると、16
ビットのD/A変換装置の性能は遠く及ばないものであ
る。
すなわち、ディジタル信号の処理段階を考えれば、24ビ
ット、32ビット等のビット数で処理を行なうことは容易
であるが、その出口であるD/A変換装置における制約が
多ビット化の大きなネックになっていた。
ット、32ビット等のビット数で処理を行なうことは容易
であるが、その出口であるD/A変換装置における制約が
多ビット化の大きなネックになっていた。
D/A変換装置の変換ビット数をハード的にこれ以上増や
すことは、現在のところ、トリミング技術等の面から、
相当の困難が伴うものである。そこで、回路構成上、フ
ローティングというダイナミックレンジの拡大等のため
の工夫が提案されている。
すことは、現在のところ、トリミング技術等の面から、
相当の困難が伴うものである。そこで、回路構成上、フ
ローティングというダイナミックレンジの拡大等のため
の工夫が提案されている。
これは、変換すべきディジタル入力信号を、そのレベル
の大小に応じてディジタルレベルを適宜シフトして、D/
A変換するとともに、その際のD/A変換値とシフト値の双
方を情報として得、これに基づき後段側で再び逆シフト
することにより、リニアな連続的な信号として再構成す
るものである。
の大小に応じてディジタルレベルを適宜シフトして、D/
A変換するとともに、その際のD/A変換値とシフト値の双
方を情報として得、これに基づき後段側で再び逆シフト
することにより、リニアな連続的な信号として再構成す
るものである。
第２図は従来のD/A変換装置の構成を表わしている。同
図において１は入力されたディジタル信号のレベルをデ
ィジタル的に検出するレベル検出器、２は入力されたデ
ィジタル信号のレベルを調整するために、そのビットを
シフトするビットシフタ、３は入力されたディジタル信
号をアナログ信号に変換するD/A変換器ある。４、５は
アナログスイッチ等よりなる相互に連動して動作するセ
レクタである。６、７、８は入力されたアナログ信号に
所定の係数ゲイン（−G1），（−G2），（−G3）（−G1
＜−G2＜−G3）を付与して、所定のレベルに調整する増
幅器である。
図において１は入力されたディジタル信号のレベルをデ
ィジタル的に検出するレベル検出器、２は入力されたデ
ィジタル信号のレベルを調整するために、そのビットを
シフトするビットシフタ、３は入力されたディジタル信
号をアナログ信号に変換するD/A変換器ある。４、５は
アナログスイッチ等よりなる相互に連動して動作するセ
レクタである。６、７、８は入力されたアナログ信号に
所定の係数ゲイン（−G1），（−G2），（−G3）（−G1
＜−G2＜−G3）を付与して、所定のレベルに調整する増
幅器である。
しかしてディジタル入力信号はレベル検出器１を介して
ビットシフタ２に入力される。レベル検出器１は入力信
号のレベルをディジタル的に検出し、入力信号のレベル
が所定の基準値より小さいときは大きいレベルになるよ
うに、その検出結果に対応してビットシフタ２のビット
シフト量を制御する。ビットシフタ２によりディジタル
的に所定のレベルに増大、調整された信号はD/A変換器
３に入力され、アナログ信号に変換される。
ビットシフタ２に入力される。レベル検出器１は入力信
号のレベルをディジタル的に検出し、入力信号のレベル
が所定の基準値より小さいときは大きいレベルになるよ
うに、その検出結果に対応してビットシフタ２のビット
シフト量を制御する。ビットシフタ２によりディジタル
的に所定のレベルに増大、調整された信号はD/A変換器
３に入力され、アナログ信号に変換される。
セレクタ４、５は、ビットシフタ２によるレベル増大分
を補償する係数ゲインを有する増幅器を選択するよう
に、レベル検出器１の出力により制御される。例えば、
ビットシフタ２により１ビットシフトが行なわれたとき
増幅器６が、また、２ビット又は３ビットシフトのとき
増幅器７又は８が、各々選択される。従って、D/A変換
器３より出力されたアナログ信号は、増幅器６、７、８
のいずれかにより元のレベルに戻された後、出力され
る。
を補償する係数ゲインを有する増幅器を選択するよう
に、レベル検出器１の出力により制御される。例えば、
ビットシフタ２により１ビットシフトが行なわれたとき
増幅器６が、また、２ビット又は３ビットシフトのとき
増幅器７又は８が、各々選択される。従って、D/A変換
器３より出力されたアナログ信号は、増幅器６、７、８
のいずれかにより元のレベルに戻された後、出力され
る。
このようにすることにより、例えば、第３図に示すよう
な入出力特性のダイナミックレンジを有するD/A変換器
３を用いて、第４図に示すように、より広い範囲の信号
をD/A変換することができる。すなわち、ダイナミック
レンジが等価的に拡大されていることになる。また、信
号をより高いレベルに増幅した後、D/A変換しているの
で、S/Nを改善することができる。
な入出力特性のダイナミックレンジを有するD/A変換器
３を用いて、第４図に示すように、より広い範囲の信号
をD/A変換することができる。すなわち、ダイナミック
レンジが等価的に拡大されていることになる。また、信
号をより高いレベルに増幅した後、D/A変換しているの
で、S/Nを改善することができる。
従来の装置では、D/A変換の前後に行なわれるディジタ
ル段のレベル調整量とアナログ段のレベル調整量とを、
予め正確に対応づけておく必要がある。これが正確にな
されていないと、出力信号におけるリニアリティが確保
されず、出力信号のレベルがセレクタ４、５の切り換え
時に、不連続になってしまう欠点があった。
ル段のレベル調整量とアナログ段のレベル調整量とを、
予め正確に対応づけておく必要がある。これが正確にな
されていないと、出力信号におけるリニアリティが確保
されず、出力信号のレベルがセレクタ４、５の切り換え
時に、不連続になってしまう欠点があった。
また、調整に際しては、アナログ素子のバラツキ等に対
処しなければならないばかりでなく、仮に、当初良好に
調整されていたとしても、経年変化による特性変化、動
作環境の温度変化による特性変化等が生じるため、調整
に完全を期するのは困難であった。
処しなければならないばかりでなく、仮に、当初良好に
調整されていたとしても、経年変化による特性変化、動
作環境の温度変化による特性変化等が生じるため、調整
に完全を期するのは困難であった。
従って、このような構成のD/A変換装置においてダイナ
ミックレンジの拡大範囲を変化させようとしても、出力
信号のレベルの連続性確保、すなわち、リニアリティの
維持が極めて困難であった。
ミックレンジの拡大範囲を変化させようとしても、出力
信号のレベルの連続性確保、すなわち、リニアリティの
維持が極めて困難であった。
この発明は斯かる状況に鑑みなされたもので、上述した
調整の手間を一切不用にするとともに、使用者がダイナ
ミックレンジを任意の値に自由に設定、変更できるよう
にするものである。
調整の手間を一切不用にするとともに、使用者がダイナ
ミックレンジを任意の値に自由に設定、変更できるよう
にするものである。
請求項１に記載のD/A変換装置は、同一のディジタル信
号を、ディジタル演算により、異なるレベルのディジタ
ル信号に調整して、各経路に出力するディジタルレベル
調整手段と、ディジタルレベル調整手段から出力される
異なるレベルのディジタル信号を、各経路毎にアナログ
信号に変換するD/A変換手段と、D/A変換手段から出力さ
れる異なるレベルのアナログ信号を、各経路毎に所定の
レベルにアナログ的に調整するアナログレベル調整手段
と、アナログレベル調整手段より出力される各経路のア
ナログ信号のレベル差を求め、その差が零になるよう
に、ディジタルレベル調整手段によるレベルの調整を制
御する制御手段と、アナログレベル調整手段より出力さ
れる各経路のアナログ信号の１つを選択して出力する選
択手段とを備える。
号を、ディジタル演算により、異なるレベルのディジタ
ル信号に調整して、各経路に出力するディジタルレベル
調整手段と、ディジタルレベル調整手段から出力される
異なるレベルのディジタル信号を、各経路毎にアナログ
信号に変換するD/A変換手段と、D/A変換手段から出力さ
れる異なるレベルのアナログ信号を、各経路毎に所定の
レベルにアナログ的に調整するアナログレベル調整手段
と、アナログレベル調整手段より出力される各経路のア
ナログ信号のレベル差を求め、その差が零になるよう
に、ディジタルレベル調整手段によるレベルの調整を制
御する制御手段と、アナログレベル調整手段より出力さ
れる各経路のアナログ信号の１つを選択して出力する選
択手段とを備える。
請求項２に記載のD/A変換装置は、アナログレベル調整
手段が、設定するレベルを外部から任意の値に調整可能
に構成されている。
手段が、設定するレベルを外部から任意の値に調整可能
に構成されている。
請求項１に記載のD/A変換装置においては、同一のディ
ジタル信号が、ディジタルレベル調整手段により異なる
レベルに調整された後、各々D/A変換手段によりD/A変換
される。D/A変換手段の出力レベルはアナログレベル調
整手段により再度調整される。ディジタルレベル調整手
段によるレベル調整量は、各アナログ信号のレベル差が
零となるように、制御手段により自動的に制御される。
ジタル信号が、ディジタルレベル調整手段により異なる
レベルに調整された後、各々D/A変換手段によりD/A変換
される。D/A変換手段の出力レベルはアナログレベル調
整手段により再度調整される。ディジタルレベル調整手
段によるレベル調整量は、各アナログ信号のレベル差が
零となるように、制御手段により自動的に制御される。
従って、ディジタルレベル調整手段とアナログレベル調
整手段を対応させる調整が不用になる。
整手段を対応させる調整が不用になる。
また、請求項２に記載のD/A変換装置においては、アナ
ログレベル調整手段の設定レベルが外部から調整可能で
あるので、使用者がレベル調整量を自由に設定、変更し
て、ダイナミックレンジを可変とすることができる。
ログレベル調整手段の設定レベルが外部から調整可能で
あるので、使用者がレベル調整量を自由に設定、変更し
て、ダイナミックレンジを可変とすることができる。
第１図はこの発明のD/A変換装置の第１の実施例の構成
を表わしている。同図において11A,11Bは、ディジタル
信号のレベルをディジタル演算により調整するディジタ
ルレベル調整手段であり、各々入力されるディジタル信
号に所定の係数ゲインを付与して出力する。12A、12Bは
D/A変換器であり、各々ディジタルレベル調整手段11A,1
1Bより出力されるディジタル信号をアナログ信号に変換
して出力する。13A,13Bはアナログレベル調整手段であ
り、可変ゲイン構成とされ、その係数ゲイン（−Ga），
（−Gb）（−Ga＜−Gb）は、使用者が外部から任意の値
に設定、変更できるようになっている。
を表わしている。同図において11A,11Bは、ディジタル
信号のレベルをディジタル演算により調整するディジタ
ルレベル調整手段であり、各々入力されるディジタル信
号に所定の係数ゲインを付与して出力する。12A、12Bは
D/A変換器であり、各々ディジタルレベル調整手段11A,1
1Bより出力されるディジタル信号をアナログ信号に変換
して出力する。13A,13Bはアナログレベル調整手段であ
り、可変ゲイン構成とされ、その係数ゲイン（−Ga），
（−Gb）（−Ga＜−Gb）は、使用者が外部から任意の値
に設定、変更できるようになっている。
14は選択手段であり、ディジタルレベル調整手段11A,11
Bの出力に対応して、アナログレベル調整手段13A,13Bの
出力を選択し、出力する。15は制御手段であり、アナロ
グレベル調整手段13A,13Bの出力に対応してディジタル
レベル調整手段11A,11Bの調整レベルを制御する。
Bの出力に対応して、アナログレベル調整手段13A,13Bの
出力を選択し、出力する。15は制御手段であり、アナロ
グレベル調整手段13A,13Bの出力に対応してディジタル
レベル調整手段11A,11Bの調整レベルを制御する。
しかして所定ビット数のディジタル入力信号は、ディジ
タルレベル調整手段11A,11Bに入力され、ディジタル演
算により、所定の係数ゲインが付与され、異なるより大
きいレベルに調整される。ディジタルレベル調整手段11
A,11Bにより、各々異なるレベルに調整されたディジタ
ル信号は、対応する経路のD/A変換器12A,12Bによりディ
ジタル信号からアナログ信号に変換された後、アナログ
レベル調整手段13A,13Bに入力される。
タルレベル調整手段11A,11Bに入力され、ディジタル演
算により、所定の係数ゲインが付与され、異なるより大
きいレベルに調整される。ディジタルレベル調整手段11
A,11Bにより、各々異なるレベルに調整されたディジタ
ル信号は、対応する経路のD/A変換器12A,12Bによりディ
ジタル信号からアナログ信号に変換された後、アナログ
レベル調整手段13A,13Bに入力される。
アナログレベル調整手段13A,13Bは、入力されたアナロ
グ信号に、所定の係数ゲイン（−Ga），（−Gb）を付与
し、そのレベルを減衰させた後、選択手段14に出力す
る。
グ信号に、所定の係数ゲイン（−Ga），（−Gb）を付与
し、そのレベルを減衰させた後、選択手段14に出力す
る。
制御手段15は、アナログレベル調整手段13A,13Bが出力
するアナログ信号のレベルの差を検出し、その検出結果
に対応して、アナログレベル調整手段13A,13Bのアナロ
グ出力のレベル差が零になるように、ディジタルレベル
調整手段11A,11Bの調整レベル（係数ゲイン）を制御す
る。
するアナログ信号のレベルの差を検出し、その検出結果
に対応して、アナログレベル調整手段13A,13Bのアナロ
グ出力のレベル差が零になるように、ディジタルレベル
調整手段11A,11Bの調整レベル（係数ゲイン）を制御す
る。
これにより、ディジタルレベル調整手段11A,11Bの係数
ゲインは、アナログレベル調整手段13A,13Bの係数ゲイ
ン（−Ga），（−Gb）と相補的な値Ga,Gbに、各々自動
的に設定される。
ゲインは、アナログレベル調整手段13A,13Bの係数ゲイ
ン（−Ga），（−Gb）と相補的な値Ga,Gbに、各々自動
的に設定される。
一方、選択手段14は、ディジタルレベル調整手段11A,11
Bの出力をモニタし、歪が生じない範囲で、より高いレ
ベルの信号がいずれであるかを検出する。そして、その
検出結果に対応して、アナログレベル調整手段13A又は1
3Bの出力のうちの一方を選択し、出力する。
Bの出力をモニタし、歪が生じない範囲で、より高いレ
ベルの信号がいずれであるかを検出する。そして、その
検出結果に対応して、アナログレベル調整手段13A又は1
3Bの出力のうちの一方を選択し、出力する。
上述したように、ディジタルレベル調整手段11A,11Bの
係数ゲインは、アナログレベル調整手段13A,13Bの係数
ゲインと相補的な値に設定される。従って、ディジタル
レベル調整手段11A,11Bにより増大されたレベルは、ア
ナログレベル調整手段13A,13Bによりその増大分だけ戻
され、元のレベルになる。これにより、アナログレベル
調整手段13A,13Bが出力するアナログ信号のレベルは同
一となる。
係数ゲインは、アナログレベル調整手段13A,13Bの係数
ゲインと相補的な値に設定される。従って、ディジタル
レベル調整手段11A,11Bにより増大されたレベルは、ア
ナログレベル調整手段13A,13Bによりその増大分だけ戻
され、元のレベルになる。これにより、アナログレベル
調整手段13A,13Bが出力するアナログ信号のレベルは同
一となる。
第５図はこの発明のD/A変換装置の第２の実施例の構成
を示している。
を示している。
この実施例においては、第１図の実施例におけるディジ
タルレベル調整手段11Bとアナログレベル調整手段13Bが
省略されている。換言すれば、ディジタルレベル調整手
段11Bとアナログレベル調整手段13Bの係数ゲインが、各
々１に設定されている。また、ディジタルレベル調整手
段11Aとして乗算器21Aが、アナログレベル調整手段13A
として増幅器23Aが、各々用いられている。
タルレベル調整手段11Bとアナログレベル調整手段13Bが
省略されている。換言すれば、ディジタルレベル調整手
段11Bとアナログレベル調整手段13Bの係数ゲインが、各
々１に設定されている。また、ディジタルレベル調整手
段11Aとして乗算器21Aが、アナログレベル調整手段13A
として増幅器23Aが、各々用いられている。
さらに、選択手段14は、増幅器23Aの出力と、D/A変換器
12Bの出力の一方を選択するセレクタ14Aと、乗算器21A
のディジタル出力のオーバーフローの有無（又はオーバ
ーフロー状態に近づいたか否か）を検出するオーバーフ
ロー検出器14Bとにより構成されている。例えばアナロ
グスイッチ等よりなるセレクタ14Aは、オーバーフロー
検出器14Bの出力に対応して切り換えられるようになっ
ている。
12Bの出力の一方を選択するセレクタ14Aと、乗算器21A
のディジタル出力のオーバーフローの有無（又はオーバ
ーフロー状態に近づいたか否か）を検出するオーバーフ
ロー検出器14Bとにより構成されている。例えばアナロ
グスイッチ等よりなるセレクタ14Aは、オーバーフロー
検出器14Bの出力に対応して切り換えられるようになっ
ている。
その他の構成は第１図における場合と同様である。
しかして、ディジタル入力信号は、乗算器21Aにより所
定の係数ゲインが付与され、そのレベルが増大された
後、D/A変換器12Aに入力され、アナログ信号に変換され
る。D/A変換器12Aの出力は増幅器23Aに入力され、所定
の係数ゲイン（−Ga）が付与され、そのレベルが減衰さ
れた後、セレクタ14Aの一方の入力に供給される。
定の係数ゲインが付与され、そのレベルが増大された
後、D/A変換器12Aに入力され、アナログ信号に変換され
る。D/A変換器12Aの出力は増幅器23Aに入力され、所定
の係数ゲイン（−Ga）が付与され、そのレベルが減衰さ
れた後、セレクタ14Aの一方の入力に供給される。
また、D/A変換器12Bには、ディジタル入力信号がそのま
まのレベル（係数ゲイン１が付与されたレベル）で入力
され、アナログ信号に変換される。このアナログ信号は
セレクタ14Aの他方の入力に供給される。
まのレベル（係数ゲイン１が付与されたレベル）で入力
され、アナログ信号に変換される。このアナログ信号は
セレクタ14Aの他方の入力に供給される。
制御手段15は、先ず、D/A変換器12Bのアナログ出力と増
幅器23Aのアナログ出力のレベル差を求める。次に、制
御手段15は、求めたレベル差に基づき、その差が零とな
るように、乗算器21Aの係数ゲインを制御する。この制
御手段15は、例えば、差動増幅器と、その出力をディジ
タル信号量として乗算器21A側へ知らしめる構成とから
成る。その結果、増幅器23Aの出力信号のレベルが、D/A
変換器12Bの出力信号のレベルに一致するようになる。
換言すれば、増幅器23Aの係数ゲイン（−Ga）とすると
き、乗算器21Aの係数ゲインは相補的にGaとなり、増幅
器23Aの出力は、乗算器21Aにより係数ゲインGaが付与さ
れる前の元のレベルに戻されることになる。
幅器23Aのアナログ出力のレベル差を求める。次に、制
御手段15は、求めたレベル差に基づき、その差が零とな
るように、乗算器21Aの係数ゲインを制御する。この制
御手段15は、例えば、差動増幅器と、その出力をディジ
タル信号量として乗算器21A側へ知らしめる構成とから
成る。その結果、増幅器23Aの出力信号のレベルが、D/A
変換器12Bの出力信号のレベルに一致するようになる。
換言すれば、増幅器23Aの係数ゲイン（−Ga）とすると
き、乗算器21Aの係数ゲインは相補的にGaとなり、増幅
器23Aの出力は、乗算器21Aにより係数ゲインGaが付与さ
れる前の元のレベルに戻されることになる。
乗算器21Aにおけるディジタル演算の精度は、拡大され
たダイナミックレンジを上回るダイナミックレンジが要
求される。すなわち、ディジタルレベル調整等により生
ずる1/2LSB以下の丸め雑音が、拡大されたダイナミック
レンジに現われてこない程度のダイナミックレンジを有
する必要がある。例えば、入力されるディジタル信号の
ビット数が16ビットである場合、乗算器21Aの内部にお
ける演算を、24ビットで行なう。
たダイナミックレンジを上回るダイナミックレンジが要
求される。すなわち、ディジタルレベル調整等により生
ずる1/2LSB以下の丸め雑音が、拡大されたダイナミック
レンジに現われてこない程度のダイナミックレンジを有
する必要がある。例えば、入力されるディジタル信号の
ビット数が16ビットである場合、乗算器21Aの内部にお
ける演算を、24ビットで行なう。
上述した動作は、D/A変換器12A,12Bのいずれの入力にも
オーバーフローが発生していないとすれば、乗算器21A
と増幅器23Aが付与する係数ゲインの値の如何に拘ら
ず、正しく行なわれる。従って、ディジタルレベル調整
量はアナログレベル調整量に常に自動的に追従し、乗算
器21Aの前の信号レベルと、増幅器23Aの出力の信号レベ
ルは一致する。
オーバーフローが発生していないとすれば、乗算器21A
と増幅器23Aが付与する係数ゲインの値の如何に拘ら
ず、正しく行なわれる。従って、ディジタルレベル調整
量はアナログレベル調整量に常に自動的に追従し、乗算
器21Aの前の信号レベルと、増幅器23Aの出力の信号レベ
ルは一致する。
D/A変換器12Aの入力にオーバーフローが発生していると
きは、オーバーフローした入力は、最速、D/A変換器12A
が本来処理しようとしている入力信号の真のレベルを反
映していない。その結果、信号レベルの差を求め、かつ
このレベル差に対応して乗算器21Aの係数ゲインを調整
すること自体に何等意味が無くなるばかりでなく、むし
ろ回路動作の平衡状態を乱すため悪影響が大きくなる。
きは、オーバーフローした入力は、最速、D/A変換器12A
が本来処理しようとしている入力信号の真のレベルを反
映していない。その結果、信号レベルの差を求め、かつ
このレベル差に対応して乗算器21Aの係数ゲインを調整
すること自体に何等意味が無くなるばかりでなく、むし
ろ回路動作の平衡状態を乱すため悪影響が大きくなる。
従って、このような場合には、係数ゲインGaとしてオー
バーフロー直前の値が保持され、その値を用いて演算が
行なわれるようになっている。オーバーフローが回復す
るまでの間、オーバーフロー直前の自動追従状態が保持
されることになるが、実用上不都合は発生しない。
バーフロー直前の値が保持され、その値を用いて演算が
行なわれるようになっている。オーバーフローが回復す
るまでの間、オーバーフロー直前の自動追従状態が保持
されることになるが、実用上不都合は発生しない。
オーバーフロー検出器14Bがオーバーフローを検出して
いないとき、セレクタ14Aは図中上側に切り換わり、オ
ーバーフローが検出されたとき、図中下側に切り換わ
る。その結果、オーバーフローが検出されない限り、デ
ィジタル入力信号のレベルを増大させてD/A変換したア
ナログ信号が選択、出力されるので、結果としてD/A変
換のダイナミックレンジが拡大され、また、動作のS/N
も向上する。
いないとき、セレクタ14Aは図中上側に切り換わり、オ
ーバーフローが検出されたとき、図中下側に切り換わ
る。その結果、オーバーフローが検出されない限り、デ
ィジタル入力信号のレベルを増大させてD/A変換したア
ナログ信号が選択、出力されるので、結果としてD/A変
換のダイナミックレンジが拡大され、また、動作のS/N
も向上する。
増幅器23Aが付与する係数ゲイン（−Ga）を外部から強
制的に変化させた場合でも、ディジタルレベル調整量は
アナログレベル調整量に自動追従するから、使用者が係
数ゲイン（−Gb）を任意の値に調整しても、セレクタ14
Aに供給される２系統の信号レベルは常に同一となる。
これにより、これらを選択的に切り換えて合成される出
力信号は、そのレベルの連続性が保証される。すなわ
ち、使用者は、出力のリニアリティを確保しつつ、その
ダイナミックレンジを任意に拡大又は縮小し、所望のも
のとすることができる。
制的に変化させた場合でも、ディジタルレベル調整量は
アナログレベル調整量に自動追従するから、使用者が係
数ゲイン（−Gb）を任意の値に調整しても、セレクタ14
Aに供給される２系統の信号レベルは常に同一となる。
これにより、これらを選択的に切り換えて合成される出
力信号は、そのレベルの連続性が保証される。すなわ
ち、使用者は、出力のリニアリティを確保しつつ、その
ダイナミックレンジを任意に拡大又は縮小し、所望のも
のとすることができる。
このように、第５図の構成によれば、アナログレベル調
整量にディジタルレベル調整量が自動追従するフローテ
ィング型D/A変換装置が実現できるが、この構成は、さ
らに次のような効果も有している。
整量にディジタルレベル調整量が自動追従するフローテ
ィング型D/A変換装置が実現できるが、この構成は、さ
らに次のような効果も有している。
第２図に示した従来の構成では、ディジタル的に信号の
レベルを増大するのに、ビットシフタを用いているの
で、信号レベルは1/2倍又は２倍というように、6dBを単
位としなければならず、それより微細に区分することが
できなかった。これにより、ダイナミックレンジの調整
に際して、分解能をそれ程細かくすることができなかっ
た。
レベルを増大するのに、ビットシフタを用いているの
で、信号レベルは1/2倍又は２倍というように、6dBを単
位としなければならず、それより微細に区分することが
できなかった。これにより、ダイナミックレンジの調整
に際して、分解能をそれ程細かくすることができなかっ
た。
また、アナログ段のレベル調整を正確に２倍、1/2倍と
いうように設定することは実際には不可能で、多少のバ
ラツキが発生してしまうことは避けられないところであ
るにも拘らず、ディジタル段のレベル調整能力が実質的
に所定値に固定されており、結果として、出力レベルの
連続性を確保することが困難になる。
いうように設定することは実際には不可能で、多少のバ
ラツキが発生してしまうことは避けられないところであ
るにも拘らず、ディジタル段のレベル調整能力が実質的
に所定値に固定されており、結果として、出力レベルの
連続性を確保することが困難になる。
これに対して、第５図のような構成によれば、ディジタ
ル段のレベル調整をディジタル数値演算により行なって
いるので、6dB単位等の制約は一切無く、処理データの
最下位ビット相当の微細値まで区分することができる。
このことは、上述したレベル調整量の自動追従機能とも
相俟って、出力レベルの連続性を高精度で確保すること
ができる根拠にもなっている。
ル段のレベル調整をディジタル数値演算により行なって
いるので、6dB単位等の制約は一切無く、処理データの
最下位ビット相当の微細値まで区分することができる。
このことは、上述したレベル調整量の自動追従機能とも
相俟って、出力レベルの連続性を高精度で確保すること
ができる根拠にもなっている。
第６図はこの発明のD/A変換装置の第３の実施例の構成
を表わしている。この実施例においては、第５図の実施
例における増幅器23Aが省略され、その代わりに、増幅
器23BがD/A変換器12Bの出力に接続されている。その他
の構成は第５図における場合と同様である。
を表わしている。この実施例においては、第５図の実施
例における増幅器23Aが省略され、その代わりに、増幅
器23BがD/A変換器12Bの出力に接続されている。その他
の構成は第５図における場合と同様である。
この場合、制御手段15は、増幅器23Bの出力とD/A変換器
12Aの出力とを比較し、両者の差が零になるように、乗
算器21Aの係数ゲインを制御する。すなわち、増幅器23B
の係数ゲインをGbとするとき、乗算器21Aの係数ゲインG
aは、Gbと等しい値に設定される。
12Aの出力とを比較し、両者の差が零になるように、乗
算器21Aの係数ゲインを制御する。すなわち、増幅器23B
の係数ゲインをGbとするとき、乗算器21Aの係数ゲインG
aは、Gbと等しい値に設定される。
第１図及び第５図の実施例の場合、入力信号と出力信号
のレベル比は１対１になる。これに対して、この実施例
の場合、入力信号と出力信号のレベル比は１対Gbとな
る。しかしながらこの場合も、セレクタ14Aに入力され
る２経路の信号のレベルが同一となるので、出力レベル
が不連続になるようはことはない。
のレベル比は１対１になる。これに対して、この実施例
の場合、入力信号と出力信号のレベル比は１対Gbとな
る。しかしながらこの場合も、セレクタ14Aに入力され
る２経路の信号のレベルが同一となるので、出力レベル
が不連続になるようはことはない。
以上のように、請求項１に記載のD/A変換装置によれ
ば、ディジタルレベル調整手段とアナログレベル調整手
段により、所謂フローティング形式の構成としたので、
ダイナミックレンジの拡大とS/Nの改善がなされるとと
もに、ディジタルレベル調整量をアナログレベル調整量
に常に自動追従させるようにしたので、従来のように、
こらを予め正確に対応づけておく必要がなく、無調整に
することができる。また、出力信号のリニアリティも極
めて良好にすることができる。
ば、ディジタルレベル調整手段とアナログレベル調整手
段により、所謂フローティング形式の構成としたので、
ダイナミックレンジの拡大とS/Nの改善がなされるとと
もに、ディジタルレベル調整量をアナログレベル調整量
に常に自動追従させるようにしたので、従来のように、
こらを予め正確に対応づけておく必要がなく、無調整に
することができる。また、出力信号のリニアリティも極
めて良好にすることができる。
さらに、請求項２に記載のD/A変換装置によれば、アナ
ログレベル調整量を外部から強制的に変更することがで
きるようにしたので、使用者がD/A変換のダイナミック
レンジを任意に拡大、縮小することが可能になる。
ログレベル調整量を外部から強制的に変更することがで
きるようにしたので、使用者がD/A変換のダイナミック
レンジを任意に拡大、縮小することが可能になる。
第１図はこの発明のD/A変換装置の第１の実施例の構成
を示すブロック図、 第２図は従来のD/A変換装置の一例の構成を示すブロッ
ク図、 第３図は第２図のD/A変換器の特性図、 第４図は第２図のD/A変換装置の特性図、 第５図はこの発明のD/A変換装置の第２の実施例の構成
を示すブロック図、 第６図はこの発明のD/A変換装置の第３の実施例の構成
を示すブロック図である。 １……レベル検出器 ２……ビットシフタ ３……D/A変換器 4,5……セレクタ 6,7,8……増幅器 11A,11B……ディジタルレベル調整手段 12A,12B……D/A変換器 13A,13B……アナログレベル調整手段 14……選択手段 14A……セレクタ 14B……オーバーフロー検出器 15……制御手段 21A……乗算器 23A,23B……増幅器
を示すブロック図、 第２図は従来のD/A変換装置の一例の構成を示すブロッ
ク図、 第３図は第２図のD/A変換器の特性図、 第４図は第２図のD/A変換装置の特性図、 第５図はこの発明のD/A変換装置の第２の実施例の構成
を示すブロック図、 第６図はこの発明のD/A変換装置の第３の実施例の構成
を示すブロック図である。 １……レベル検出器 ２……ビットシフタ ３……D/A変換器 4,5……セレクタ 6,7,8……増幅器 11A,11B……ディジタルレベル調整手段 12A,12B……D/A変換器 13A,13B……アナログレベル調整手段 14……選択手段 14A……セレクタ 14B……オーバーフロー検出器 15……制御手段 21A……乗算器 23A,23B……増幅器
Claims (2)
- 【請求項１】同一のディジタル信号を、ディジタル演算
により、異なるレベルのディジタル信号に調整して、各
経路に出力するディジタルレベル調整手段と、 前記ディジタルレベル調整手段から出力される異なるレ
ベルのディジタル信号を、各経路毎にアナログ信号に変
換するD/A変換手段と、 前記D/A変換手段から出力される異なるレベルのアナロ
グ信号を、各経路毎に所定のレベルにアナログ的に調整
するアナログレベル調整手段と、 前記アナログレベル調整手段より出力される各経路のア
ナログ信号のレベル差を求め、その差が零になるよう
に、前記ディジタルレベル調整手段によるレベルの調整
を制御する制御手段と、 前記アナログレベル調整手段より出力される各経路のア
ナログ信号の１つを選択して出力する選択手段とを備え
るD/A変換装置。 - 【請求項２】前記アナログレベル調整手段は、設定する
レベルを外部から任意の値に調整可能に構成されている
請求項１に記載のD/A変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17963889A JPH0793579B2 (ja) | 1989-07-11 | 1989-07-11 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17963889A JPH0793579B2 (ja) | 1989-07-11 | 1989-07-11 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344115A JPH0344115A (ja) | 1991-02-26 |
| JPH0793579B2 true JPH0793579B2 (ja) | 1995-10-09 |
Family
ID=16069268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17963889A Expired - Fee Related JPH0793579B2 (ja) | 1989-07-11 | 1989-07-11 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793579B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214183A (ja) * | 1998-01-22 | 1999-08-06 | Hochiki Corp | 発光回路 |
| US6362764B1 (en) | 1999-08-05 | 2002-03-26 | Yamaha Corporation | Digital to analog conversion apparatus and method with cross-fading between new and old data |
| JP2014060731A (ja) * | 2008-03-03 | 2014-04-03 | Qualcomm Incorporated | オーディオ再生のための電力消費を減少させるシステム及び方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349640A (ja) | 1999-06-02 | 2000-12-15 | Nec Corp | 符号分割多重化送信装置 |
-
1989
- 1989-07-11 JP JP17963889A patent/JPH0793579B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214183A (ja) * | 1998-01-22 | 1999-08-06 | Hochiki Corp | 発光回路 |
| US6362764B1 (en) | 1999-08-05 | 2002-03-26 | Yamaha Corporation | Digital to analog conversion apparatus and method with cross-fading between new and old data |
| DE10037937C2 (de) * | 1999-08-05 | 2002-11-21 | Yamaha Corp | D/A-Wandlervorrichtung und D/A-Wandlerverfahren |
| JP2014060731A (ja) * | 2008-03-03 | 2014-04-03 | Qualcomm Incorporated | オーディオ再生のための電力消費を減少させるシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344115A (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065819B2 (ja) | Ａ／ｄ変換装置 | |
| JP2508616B2 (ja) | サンプリングレ―トコンバ―タ | |
| KR0179968B1 (ko) | 사운드신호 출력회로 및 그 방법 | |
| JPH0683127B2 (ja) | ダイバーシチ受信無線機 | |
| JPH1065470A (ja) | 自動利得制御回路 | |
| US4598426A (en) | Variable intermediate bandwidth AM receiver | |
| EP0856947A2 (en) | A/D conversion apparatus | |
| JP2006266738A (ja) | 感度切換型センサ回路及び感度切換型センサ回路を用いる電子回路装置 | |
| JPH0332226A (ja) | Ａ／ｄ変換装置 | |
| JPH0793579B2 (ja) | Ｄ／ａ変換装置 | |
| KR100390666B1 (ko) | 가변 이득 전력 증폭기에 이득 제어 신호를 제공하는 방법및 가변 이득 전력 증폭기 출력 시스템 | |
| KR920007607B1 (ko) | 디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로 | |
| US5701601A (en) | Receive signal level detection system | |
| US4710962A (en) | Signal control apparatus | |
| JP2629386B2 (ja) | 自動利得制御回路 | |
| JPH07105679B2 (ja) | オーディオ装置 | |
| JP2771704B2 (ja) | 自動利得制御回路 | |
| JPH0690124A (ja) | 自動利得制御装置 | |
| JP2770561B2 (ja) | ミュート回路 | |
| JP3880485B2 (ja) | ステレオ復調回路 | |
| JPH04212523A (ja) | 信号レベル調整回路 | |
| JP2001211125A (ja) | 検波回路 | |
| JPS5850059B2 (ja) | 受信信号制御回路 | |
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| JP2003188741A (ja) | 通信装置の送信出力制御回路及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |