JPH0793697B2 - レベル調節装置 - Google Patents
レベル調節装置Info
- Publication number
- JPH0793697B2 JPH0793697B2 JP62227550A JP22755087A JPH0793697B2 JP H0793697 B2 JPH0793697 B2 JP H0793697B2 JP 62227550 A JP62227550 A JP 62227550A JP 22755087 A JP22755087 A JP 22755087A JP H0793697 B2 JPH0793697 B2 JP H0793697B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- gain
- output
- difference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ信号，特にテレビジョン信号のアナロ
グ−デイジタル変換におけるサグ除去及び直流レベルの
自動調節装置に関する。
グ−デイジタル変換におけるサグ除去及び直流レベルの
自動調節装置に関する。
従来，テレビジョン信号等のアナログ信号を標本化して
デイジタル信号に変換する際，直流レベル設定はA/D変
換（アナログ−デイジタル変換）する前に信号をクラン
プして主にサグ等の除去を行う。
デイジタル信号に変換する際，直流レベル設定はA/D変
換（アナログ−デイジタル変換）する前に信号をクラン
プして主にサグ等の除去を行う。
更に，電源変動等に伴なう直流ドリフト等の影響をさけ
るためには，デイジタル変換出力を設定値と比較して一
致するように帰還制御することによって行なっていた
（例えば特公昭61−4234号公報）。
るためには，デイジタル変換出力を設定値と比較して一
致するように帰還制御することによって行なっていた
（例えば特公昭61−4234号公報）。
上述した従来のレベル調節では，サグ除去間のアナログ
クランプ回路と，デイジタル判定によりフィードバック
を行なってレベルを調節する２つの回路が必要であり，
ハードが大きくなっていた。これに対して，ハードを簡
単にするために従来のフィードバックのレベル調節回路
のみとしたのではサグが除去できないという欠点があ
る。
クランプ回路と，デイジタル判定によりフィードバック
を行なってレベルを調節する２つの回路が必要であり，
ハードが大きくなっていた。これに対して，ハードを簡
単にするために従来のフィードバックのレベル調節回路
のみとしたのではサグが除去できないという欠点があ
る。
本発明のレベル調節装置は，ブランキング期間を有する
アナログ信号Ａを標本化し，符号化する手段と，前記ア
ナログ信号Ａのブランキング期間の着目するレベルに対
する符号化出力DXを設定値と比較する手段と，該比較結
果の差分値が小さい場合は利得を小さく，差分値が大き
い場合には利得を大きくして該比較結果を変換して出力
する手段と，変換した該比較結果により前記アナログ信
号Ａの直流レベルを変化させ前記符号化出力DXが設定値
と一致するように帰還する手段とを有している。
アナログ信号Ａを標本化し，符号化する手段と，前記ア
ナログ信号Ａのブランキング期間の着目するレベルに対
する符号化出力DXを設定値と比較する手段と，該比較結
果の差分値が小さい場合は利得を小さく，差分値が大き
い場合には利得を大きくして該比較結果を変換して出力
する手段と，変換した該比較結果により前記アナログ信
号Ａの直流レベルを変化させ前記符号化出力DXが設定値
と一致するように帰還する手段とを有している。
次に，本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。サグを有するテレビジョン信号のブランキングレベ
ルに着目した場合のレベル調節装置について示す。図に
おいて，テレビジョン信号であるアナログ信号Ａは差動
増幅器２を通ってA/D変換器３に入り，標本化され，更
に符号化されてデイジタル信号Ｄに変換される。デイジ
タル信号Ｄはデイジタルの低域波器４でカラーサブキ
ャリアがトラップされ，高域周波数成分が除去されて低
域の輝度信号成分のみ出力される。したがって，バック
ポーチはカラーサブキャリァが阻止され，ブランキング
レベルの平坦な信号波形となる。
る。サグを有するテレビジョン信号のブランキングレベ
ルに着目した場合のレベル調節装置について示す。図に
おいて，テレビジョン信号であるアナログ信号Ａは差動
増幅器２を通ってA/D変換器３に入り，標本化され，更
に符号化されてデイジタル信号Ｄに変換される。デイジ
タル信号Ｄはデイジタルの低域波器４でカラーサブキ
ャリアがトラップされ，高域周波数成分が除去されて低
域の輝度信号成分のみ出力される。したがって，バック
ポーチはカラーサブキャリァが阻止され，ブランキング
レベルの平坦な信号波形となる。
低域波されたデイジタル信号Ｄはゲート５でバックポ
ーチ期間，すなわちアナログ信号Ａがブランキングレベ
ルとなる期間のみ取り出される。図中,10はこのための
ゲートパルス発生器で，アナログ信号Ａより同期信号を
分離し，同期信号を基準としてバックポーチ期間に相当
するゲートパルスを発生する。ゲート５で取り出された
バックポーチに対するPCM符号化出力DXは，比較器11で
設定値D0と比較される。この比較結果は差動増幅器２の
他方の入力に帰還され，バックポーチに対する符号化出
力DXが設定値D0と一致するように直流レベルが制御され
る。直流レベルの大きさは比較結果が小さい値の場合は
利得は小さく，大きい値の場合は利得が大きくなるよう
に非線型の増幅が行われる。
ーチ期間，すなわちアナログ信号Ａがブランキングレベ
ルとなる期間のみ取り出される。図中,10はこのための
ゲートパルス発生器で，アナログ信号Ａより同期信号を
分離し，同期信号を基準としてバックポーチ期間に相当
するゲートパルスを発生する。ゲート５で取り出された
バックポーチに対するPCM符号化出力DXは，比較器11で
設定値D0と比較される。この比較結果は差動増幅器２の
他方の入力に帰還され，バックポーチに対する符号化出
力DXが設定値D0と一致するように直流レベルが制御され
る。直流レベルの大きさは比較結果が小さい値の場合は
利得は小さく，大きい値の場合は利得が大きくなるよう
に非線型の増幅が行われる。
比較器11の具体的な構成例について説明する。バックポ
ーチに対する符号化出力DXは減算器６にて設定値D0と減
算され，設定値D0からの誤差△が計算される。アナログ
信号Ａがトランス結合や，コンデンサ結合により低域の
周波数が十分のびていない場合には，垂直同期部分等に
サグが生じ，この場合は誤差△は大きな値を示す。一
方，ライン間の相関が強い所では，バックポーチのブラ
ンキングレベルの値は大きくは変動せず，誤差△は小さ
な値又は０となる。サグを十分抑圧するために，直流レ
ベルに対する帰還量を大きくしてすみやかに符号化出力
DXが設定値と一致するように直流レベルを制御する。
ーチに対する符号化出力DXは減算器６にて設定値D0と減
算され，設定値D0からの誤差△が計算される。アナログ
信号Ａがトランス結合や，コンデンサ結合により低域の
周波数が十分のびていない場合には，垂直同期部分等に
サグが生じ，この場合は誤差△は大きな値を示す。一
方，ライン間の相関が強い所では，バックポーチのブラ
ンキングレベルの値は大きくは変動せず，誤差△は小さ
な値又は０となる。サグを十分抑圧するために，直流レ
ベルに対する帰還量を大きくしてすみやかに符号化出力
DXが設定値と一致するように直流レベルを制御する。
ループの利得はトータルとしては１以上になると発振し
やすくなったりして不安定となる。サグがなく，誤差△
が小さい場合は，雑音等で不要な変動が生じないように
し，さらに帰還ループが安定であるように帰還量の利得
は小さくし，ループの利得はトータルとしては１に比し
て十分小さなものとする。このように，非線型増幅器７
では誤差△が小さい場合は利得を小さく，誤差△が大き
い場合は利得を大きくするように増幅を行なって出力す
る。
やすくなったりして不安定となる。サグがなく，誤差△
が小さい場合は，雑音等で不要な変動が生じないように
し，さらに帰還ループが安定であるように帰還量の利得
は小さくし，ループの利得はトータルとしては１に比し
て十分小さなものとする。このように，非線型増幅器７
では誤差△が小さい場合は利得を小さく，誤差△が大き
い場合は利得を大きくするように増幅を行なって出力す
る。
非線型増幅器７の出力は積分器８で積分され，積分値は
D/A変換器９でアナログ信号に変換され，誤差△が０に
近ずくよう差動増幅器２の他方の入力に帰還される。サ
グを十分に抑圧するためにはすみやかなフィードバック
が必要であり，ループの時定数は１水平走査ラインの周
期と同等又はそれ以下に設定する。比較器11の処理を標
本化クロックの周期又はそのＮ倍で行なえば，フィード
バック制御を行なえるバックポーチの期間は標本化周期
で何十回と行なうことができる。そして，積分器８での
積分結果がトータルで１の利得となればよいので,1回の
フィードバックの量は小さくすることができ，帰還ルー
プをより安定に構成することができる。この場合，積分
器８やD/A変換器９も標本化クロックの周期又はそのＮ
倍程度で動作して，帰還ループの時定数は１水平走査ラ
インの周期以下となる。また，ループの時定数を小さく
すると誤差△が小さい場合はバックポーチの終りではラ
イン単位に平均化された値がフィードバックされること
と等価になり，誤差△の大小により利得をあえて変化さ
せなくても等価的にそのことが行われることになる。
D/A変換器９でアナログ信号に変換され，誤差△が０に
近ずくよう差動増幅器２の他方の入力に帰還される。サ
グを十分に抑圧するためにはすみやかなフィードバック
が必要であり，ループの時定数は１水平走査ラインの周
期と同等又はそれ以下に設定する。比較器11の処理を標
本化クロックの周期又はそのＮ倍で行なえば，フィード
バック制御を行なえるバックポーチの期間は標本化周期
で何十回と行なうことができる。そして，積分器８での
積分結果がトータルで１の利得となればよいので,1回の
フィードバックの量は小さくすることができ，帰還ルー
プをより安定に構成することができる。この場合，積分
器８やD/A変換器９も標本化クロックの周期又はそのＮ
倍程度で動作して，帰還ループの時定数は１水平走査ラ
インの周期以下となる。また，ループの時定数を小さく
すると誤差△が小さい場合はバックポーチの終りではラ
イン単位に平均化された値がフィードバックされること
と等価になり，誤差△の大小により利得をあえて変化さ
せなくても等価的にそのことが行われることになる。
以上の説明はカラーテレビ信号のバックポーチに着目し
てこのレベルを設定値に調節する方法について述べた
が，着目するレベルはバックポーチに限ることはなく，
同期パルスの先端部等にも適用できる。
てこのレベルを設定値に調節する方法について述べた
が，着目するレベルはバックポーチに限ることはなく，
同期パルスの先端部等にも適用できる。
以上説明したように，本発明は符号化出力と設定値との
比較結果を非線型に増幅してフィードバックすることに
より，サグ等のあるTV信号に対しても帰還型のレベル調
節の構成でサグを十分に抑圧することができる効果があ
る。
比較結果を非線型に増幅してフィードバックすることに
より，サグ等のあるTV信号に対しても帰還型のレベル調
節の構成でサグを十分に抑圧することができる効果があ
る。
第１図は本発明の実施例の構成を示すブロック図であ
る。 １…入力端子,2…差動増幅器,3…A/D変換器,4…低域
波器,5…ゲート,6…減算器,7…非線型増幅器,8…積分
器,9…D/A変換器,10…ゲートパルス発生器,11…比較器,
A…アナログ信号,D…デイジタル信号，DX…符号化出
力，△…誤差。
る。 １…入力端子,2…差動増幅器,3…A/D変換器,4…低域
波器,5…ゲート,6…減算器,7…非線型増幅器,8…積分
器,9…D/A変換器,10…ゲートパルス発生器,11…比較器,
A…アナログ信号,D…デイジタル信号，DX…符号化出
力，△…誤差。
Claims (1)
- 【請求項１】ブランキング期間を有するアナログ信号を
標本化して符号化する手段と、符号化された信号を帯域
制限する低域濾波器と、前記ブランキング期間のあらか
じめ定められた範囲について、あらかじめ定められたレ
ベルの設定値と前記低域濾波器の出力とを比較して差分
値を得る手段と、前記差分値が小さい場合は利得を小さ
くし、前記差分値が大きい場合は利得を大きくする非線
形の利得特性を用いて前記差分値を非線形増幅する手段
と、該非線形増幅手段の出力を積分した後D/A変換し、
該D/A変換した信号により前記アナログ信号のレベルを
変化させて前記符号化された信号が前記あらかじめ定め
られたレベルの設定値に一致するように帰還制御する手
段とを備えたことを特徴とするレベル調節装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227550A JPH0793697B2 (ja) | 1987-09-11 | 1987-09-11 | レベル調節装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227550A JPH0793697B2 (ja) | 1987-09-11 | 1987-09-11 | レベル調節装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471270A JPS6471270A (en) | 1989-03-16 |
| JPH0793697B2 true JPH0793697B2 (ja) | 1995-10-09 |
Family
ID=16862655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62227550A Expired - Lifetime JPH0793697B2 (ja) | 1987-09-11 | 1987-09-11 | レベル調節装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793697B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980304A (en) * | 1990-02-20 | 1990-12-25 | At&T Bell Laboratories | Process for fabricating a bipolar transistor with a self-aligned contact |
| JPH0449780A (ja) * | 1990-06-18 | 1992-02-19 | Victor Co Of Japan Ltd | ビデオ信号クランプ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614234A (ja) * | 1984-06-19 | 1986-01-10 | Michio Osada | 半導体素子の樹脂モ−ルド成形方法及び半導体リ−ドフレ−ム |
-
1987
- 1987-09-11 JP JP62227550A patent/JPH0793697B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6471270A (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271549B1 (ko) | 비디오 신호 자동이득 제어 회로 | |
| JP3264698B2 (ja) | 撮像装置 | |
| JP2008172493A (ja) | フロントエンド信号処理方法およびフロントエンド信号処理装置 | |
| US6219107B1 (en) | Automatic AGC bias voltage calibration in a video decoder | |
| US5121117A (en) | Balanced A/D converter | |
| JPH08265605A (ja) | 撮像装置 | |
| US4651213A (en) | Clamping apparatus for a video signal | |
| JPH0793697B2 (ja) | レベル調節装置 | |
| US4513321A (en) | Black level clamp for television signals | |
| JPH05153428A (ja) | クランプ回路 | |
| JPH073730Y2 (ja) | クランプ装置 | |
| KR950010890B1 (ko) | 영상신호 자동이득제어장치 | |
| JP2754935B2 (ja) | クランプ装置 | |
| JPH0722413B2 (ja) | 信号処理装置 | |
| JP2754934B2 (ja) | クランプ装置 | |
| KR100207471B1 (ko) | 샘플링 노이즈를 개선하기 위한 상관 이중 샘플링 방법 및 장치 | |
| JP2519566B2 (ja) | ディジタルａｇｃ回路 | |
| JP2566392Y2 (ja) | クランプ装置 | |
| JPH05153429A (ja) | クランプ回路 | |
| JP2554176B2 (ja) | 非線形素子を含む映像信号回路の自動利得調整回路 | |
| JPH07184110A (ja) | Ａｇｃ出力オフセット調節回路 | |
| JPS63194480A (ja) | Ａｇｃ回路 | |
| JPH05153430A (ja) | クランプ回路 | |
| JP2005175549A (ja) | 映像信号処理装置 | |
| JPH0420178A (ja) | 映像信号処理装置 |