JPH079449Y2 - 増幅器 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、IC（集積回路）化に適した増幅器の改良に関
するもので、特にアーリー効果に起因する特性の悪化を
改善した増幅器を提供せんとするものである。

（ロ）従来の技術 特開昭61-78212号公報に記載されている如く、アイドリ
ング電流を正確に設定出来るとともに、IC化に適した増
幅器が知られている。前記増幅器は、第２図に示す如
く、入力端子（１）に印加される入力信号を増幅する差
動増幅回路（２）と、該差動増幅回路（２）の第１出力
信号がベースに印加される第１駆動トランジスタ（３）
と、前記第１出力信号と逆相の前記差動増幅回路（２）
の第２出力信号がベースに印加される第２駆動トランジ
スタ（４）と、前記第１及び第２駆動トランジスタ
（３）及び（４）の出力信号に応じて負荷（５）を駆動
する第１及び第２出力トランジスタ（６）及び（７）
と、ベース及びエミッタが第２駆動トランジスタ（４）
と共通接続された第３駆動トランジスタ（８）と、ベー
ス及びエミッタが第１駆動トランジスタ（３）と共通接
続された第４駆動トランジスタ（９）と、前記第３及び
第４駆動トランジスタ（８）及び（９）のコレクタ電流
をそれぞれ入力とする第１及び第２電流ミラー回路（1
0）及び（11）とを備える。

いま入力端子（１）に正の入力信号が印加されたとすれ
ば、差動増幅回路（２）の第１出力点Ａの電圧が低下
し、第２出力点Ｂの電圧が上昇し、第１及び第４駆動ト
ランジスタ（３）及び（９）がオン、第２及び第３駆動
トランジスタ（４）及び（８）がオフになる。その為、
第１出力トランジスタ（６）がオンになり、負荷（５）
は前記第１出力トランジスタ（６）の出力電流により駆
動される。

また、入力端子（１）に負の入力信号が印加されたとす
れば、差動増幅回路（２）の第１出力点Ａの電圧が上昇
し、第２出力点Ｂの電圧が低下し、第１及び第４駆動ト
ランジスタ（３）及び（９）がオフ、第２及び第３駆動
トランジスタ（４）及び（８）がオンになる。その為、
第２出力トランジスタ（７）がオンになり、負荷（５）
は前記第２出力トランジスタ（７）の出力電流により駆
動される。

従って、第２図の回路を用いれば、入力信号に応じて負
荷（５）をプッシュプル駆動することが出来る増幅器を
提供出来る。そして、第２図の増幅器は、適正な値のア
イドリング電流の設定を行ない得るとともに、最大出力
電流を大にすることが出来る。特に、出力トランジスタ
としてNPN型のトランジスタを用いることが出来るの
で、チップ面積の縮小を計ることが出来、かつ低電源電
圧で動作させることが出来るので、IC化に適したものと
なる。

（ハ）考案が解決しようとする課題 ところで、第２図の回路の場合、第１電流ミラー回路
（10）がダイオード接続型の第１ミラートランジスタ
（12）及び該第１ミラートランジスタ（12）とベース及
びエミッタが共通接続された第２ミラートランジスタ
（13）とから成り、第２電流ミラー回路（11）がダイオ
ード接続型の第３ミラートランジスタ（14）及び該第３
ミラートランジスタ（14）とベース及びエミッタが共通
接続された第４ミラートランジスタ（15）とから成る。
そして、第１及び第２ミラートランジスタ（12）及び
（13）のエミッタが接地されているので、第１ミラート
ランジスタ（12）のコレクタ電圧がV_BE（ただし、V_BEは
トランジスタのベース・エミッタ間電圧）となり、第２
ミラートランジスタ（13）のコレクタ電圧は、1/2V_CC＋
V_BEとなる。その為、第１及び第２ミラートランジスタ
（12）及び（13）のコレクタ電圧が等しくなり、アーリ
ー効果を生じる。電源電圧が低い時は、あまり問題が無
いが、電源電圧が高くなると、前記アーリー効果に起因
して、出力直流オフセットが増大するという問題が生じ
る。

（ニ）課題を解決するための手段 本考案は、上述の点に鑑み成されたもので、第１駆動ト
ランジスタのコレクタ電流を吸引する第１電流ミラー回
路を、ダイオード接続型の第１ミラートランジスタと、
ベース及びエミッタが前記第１ミラートランジスタと共
通接続された第２ミラートランジスタとによって構成す
るとともに、前記第１及び第２ミラートランジスタのエ
ミッタを共通に出力端子に接続した点を特徴とする。

（ホ）作用 本考案に依れば、第１電流ミラー回路を構成する第１及
び第２ミラートランジスタのコレクタ・エミッタ間電圧
V_CEが等しい値になる。その為、アーリー効果が生ぜ
ず、増幅器の出力直流オフセットが生じない。

（ヘ）実施例 第１図は、本考案の一実施例を示す回路図で、（16）は
ベース及びコレクタが第３駆動トランジスタ（８）のコ
レクタに、エミッタが出力端子Ｃにそれぞれ接続された
第１ミラートランジスタ、（17）はベースが前記第１ミ
ラートランジスタ（16）のベースに、コレクタが第１駆
動トランジスタ（３）のコレクタに、エミッタが前記出
力端子Ｃにそれぞれ接続された第２ミラートランジスタ
で、前記第１及び第２ミラートランジスタ（16）及び
（17）は第１電流ミラー回路（10）を構成している。ま
た、（18）はベース及びコレクタが第４駆動トランジス
タ（９）のコレクタに、エミッタがアースにそれぞれ接
続された第３ミラートランジスタ、（19）はベースが前
記第３ミラートランジスタ（18）のエミッタに、コレク
タが第２駆動トランジスタ（４）のコレクタに、エミッ
タがアースにそれぞれ接続された第４ミラートランジス
タで、前記第３及び第４ミラートランジスタ（18）及び
（19）は第２電流ミラー回路（11）を構成している。

尚、第１図における他の回路素子は、第２図と同一に
付、同一の符号を付し説明を省略する。

入力端子（１）に印加される入力信号は、差動増幅回路
（２）を構成する第１乃至第４差動トランジスタ（20）
乃至（23）で増幅される。いま正の入力信号が印加され
たとすれば、第１及び第２差動トランジスタ（20）及び
（21）のコレクタ電流が増加し、第３及び第４差動トラ
ンジスタ（22）及び（23）のコレクタ電流が減少する。
すると、点Ａの電圧が低下し、点Ｂの電圧が上昇するの
で、第１及び第４駆動トランジスタ（３）及び（９）の
コレクタ電流が増加し、第２及び第３駆動トランジスタ
（４）及び（８）のコレクタ電流が減少する。その為、
第１電流ミラー回路（10）の出力電流が減少し、第２電
流ミラー回路（11）の出力電流が増加し、第１駆動トラ
ンジスタ（３）のコレクタ電流と、第１電流ミラー回路
（10）の出力電流との差電流に応じて第一出力トランジ
スタ（６）が動作し、負荷に出力電流を供給する。ま
た、負の入力信号が印加されたとすれば、同様の動作に
より、第２駆動トランジスタ（４）の出力電流が増加
し、第２電流ミラー回路（11）の出力電流が減少し、両
電流の差電流に応じて第２出力トランジスタ（７）が動
作し、負荷（５）の駆動が行なわれる。

第１及び第２ミラートランジスタ（16）及び（17）のエ
ミッタは、共通に出力端子Ｃに接続されており、その直
流電圧は出力端子Ｃの直流電圧1/2V_CC（ただし、V_CCは
電源電圧）に固定されている。また、第１ミラートラン
ジスタ（16）はそのコレクタ及びベースが共通接続され
ているので、前記第１ミラートランジスタ（16）のコレ
クタ・エミッタ間電圧V_CE1は、前記第１ミラートランジ
スタ（16）のベース・エミッタ間電圧V_BE1と等しくな
る。一方、第２ミラートランジスタ（17）のコレクタ電
圧は、1/2V_CC＋V_BE2（ただしV_BE2は第１出力トランジス
タ（６）のベース。エミッタ間電圧）となるので、前記
第２ミラートランジスタ（17）のコレクタ・エミッタ間
電圧V_CE2は、前記第１出力トランジスタ（６）のベース
・エミッタ間電圧V_BE2と等しくなる。しかして、第１ミ
ラートランジスタ（16）と第１出力トランジスタ（６）
とは同一の集積回路基板上に形成されたNPN型のトラン
ジスタであるから、両トランジスタ（16）及び（６）の
ベース・エミッタ間電圧V_BE1及びV_BE2は略等しくなる。
従って、前記両トランジスタ（16）及び（６）のコレク
タ・エミッタ間電圧V_CE1及びV_CE2も略等しくなり、アー
リー効果が生じない。それ故、第１及び第２出力トラン
ジスタ（６）及び（７）のコレクタ電流の差に起因する
直流オフセットが防止出来る。

尚、第２電流ミラー回路（11）を構成する第３及び第４
ミラートランジスタ（18）及び（19）のコレクタ・エミ
ッタ間電圧も、略等しくV_BEとなるので、前記第２電流
ミラー回路（11）においてもアーリー効果は生じない。

（ト）考案の効果 以上述べた如く、本考案に依れば、第２図の増幅器が有
する特徴を全て備えるとともに、アーリー効果を防止出
来るので、出力端子における直流オフセットの発生を防
止出来る。その為、増幅器をBTL（バランスド・トラン
スホーマー・レス）接続した場合においても、負荷に直
流電流が流れるのを防止出来、雑音の発生や負荷の破壊
を防止し得る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図及び第２図は
従来の増幅器を示す回路図である。 （２）…差動増幅回路、（３），（４），（８），
（９）…駆動トランジスタ、（６），（７）…出力トラ
ンジスタ、（10），（11）…電流ミラー回路、（16），
（17），（18），（19）…ミラートランジスタ。

フロントページの続き (56)参考文献 特開 昭61−78212（ＪＰ，Ａ) 特開 昭59−81908（ＪＰ，Ａ) 特開 平１−268302（ＪＰ，Ａ) 実開 昭60−160161（ＪＰ，Ｕ)

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】出力端子に接続される負荷をプッシュプル
   の関係で駆動する第１及び第２出力トランジスタと、 第１入力信号に応じて前記第１出力トランジスタを駆動
   する第１駆動トランジスタと、 前記第１入力信号と逆相の第２入力信号に応じて前記第
   ２出力トランジスタを駆動する第２駆動トランジスタ
   と、 前記第２入力信号に応じて前記第１駆動トランジスタの
   出力電流を吸引する第１電流ミラー回路と、 前記第１入力信号に応じて前記第２駆動トランジスタの
   出力電流を吸引する第２電流ミラー回路とを備え、 前記第１電流ミラー回路を、コレクタに入力電流が供給
   される入力側トランジスタとベースが前記入力トランジ
   スタのベースと共通接続された出力側トランジスタとに
   よって構成するとともに、前記入力側及び出力側トラン
   ジスタのエミッタを共通に前記出力端子に接続したこと
   を特徴とする増幅器。
2. 【請求項２】前記第１及び第２入力信号は、差動増幅回
   路から得られる互いに逆相の信号であることを特徴とす
   る請求項第１項記載の増幅器。
3. 【請求項３】前記第１及び第２電流ミラー回路は、ベー
   スとエミッタが前記第２駆動トランジスタと共通接続さ
   れた第３駆動トランジスタ及びベースとエミッタが前記
   第１駆動トランジスタと共通接続された第４駆動トラン
   ジスタのコレクタ電流をそれぞれ入力電流とすることを
   特徴とする請求項第１項記載の増幅器。