JPH0794608A - Ferroelectric material and field-effect transistor using the material as a gate - Google Patents
Ferroelectric material and field-effect transistor using the material as a gateInfo
- Publication number
- JPH0794608A JPH0794608A JP5261915A JP26191593A JPH0794608A JP H0794608 A JPH0794608 A JP H0794608A JP 5261915 A JP5261915 A JP 5261915A JP 26191593 A JP26191593 A JP 26191593A JP H0794608 A JPH0794608 A JP H0794608A
- Authority
- JP
- Japan
- Prior art keywords
- pto
- ferroelectric
- thin film
- gate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 ゲート上に形成する強誘電体薄膜材料として
PbとTiの酸化物を使用する場合、該材料中にさらに
特定の元素を添加することによって該材料の不安定性を
低減し、デバイスとしての動作を安定、向上させる。
【構成】 PbとTiの酸化物(以下、PTOという)
に、該PTOがn型の場合にはアクセプタとなりうる元
素を、また、PTOがp型の場合にはドナーなり得る元
素を添加したもので構成され、該元素添加量が1元素当
たり3重量%以下である強誘電体材料を、導電層
(M)、ゲートとして強誘電体薄膜2(F)および半導
体層(S)を備えた電界効果型トランジスタ(MFSF
ET)におけるゲート材料として使用する。
(57) [Summary] (Modified) [Objective] When an oxide of Pb and Ti is used as a ferroelectric thin film material to be formed on a gate, the material is further added by adding a specific element to the material. Instability is reduced, and the operation as a device is stabilized and improved. [Structure] Oxide of Pb and Ti (hereinafter referred to as PTO)
And an element that can be an acceptor when the PTO is n-type, and an element that can be a donor when the PTO is p-type, and the addition amount of the element is 3% by weight per element. The following ferroelectric material is used as a field effect transistor (MFSF) including a conductive layer (M), a ferroelectric thin film 2 (F) as a gate, and a semiconductor layer (S).
ET) used as a gate material.
Description
【0001】[0001]
【産業上の利用分野】本発明は、強誘電体材料および該
材料をゲートとして用いた電界効果型トランジスタ(以
下MFSFETと称することもある)に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric material and a field effect transistor (hereinafter also referred to as MFSFET) using the material as a gate.
【0002】[0002]
【従来の技術】強誘電体薄膜をMOSFET(Metal-ox
ide-semiconductor field-effect-transistor)のゲー
ト部に用い、その膜の有する履歴現象を伴う電気分極に
よりチャネルの表面ポテンシャルを制御してドレイン電
流を変化させ、不揮発生メモリ効果を生じさせることが
できる。この素子はMFS(Metal-ferroelectric-semi
conductor)FETと呼ばれるが、その概要は次の二つ
の文献によって紹介されている。2. Description of the Related Art A ferroelectric thin film is used as a MOSFET (Metal-ox
ide-semiconductor field-effect-transistor) gate, which can control the surface potential of the channel by the electric polarization accompanied by the hysteresis phenomenon of the film to change the drain current and produce the non-volatile memory effect. . This element is MFS (Metal-ferroelectric-semi
conductor) FET, whose outline is introduced by the following two documents.
【0003】「強誘電体薄膜を用いた不揮発性メモリ
FET」松井康、浜川圭弘他、電子通信学会技術研究会
報告 CPM 78−46 p.1〜8(1978) US Patent 2,791,758(195
7)"Nonvolatile memory FET using ferroelectric thin film" Yasushi Matsui, Keihiro Hamakawa et al. Technical Report of IEICE Technical Report CPM 78-46 p. 1-8 (1978) US Patent 2,791,758 (195)
7)
【0004】[0004]
【発明が解決しようとする課題】MFSFETは、構造
が簡単で素子の応答速度も数nsec程度と速いこと
等、EPROMに比較して利点を有するが、現在までの
ところ、デバイス化が遅れている。その原因の一つは、
材料組成に関連する誘電体薄膜の結晶構造と電気特性の
安定性がデバイス化が可能なレベルに到達できていない
ことである。例えば、ゲート上の強誘電体薄膜材料とし
てPZT(Pb、Zr、Ti酸化物)を検討している例
は多いが、分極反転を繰り返したとき、109回位で残
留分極(Pr)の値の低下が目立って来る。この劣化現
象は薄膜中のイオンや格子欠陥の移動等に起因すると考
えられ、改善へ向けて研究が続けられている。また、薄
膜の誘電特性のうち、動作電場強度(ER)や抗電場
(Ec)、リーク電流等の値も重要な特性パラメータで
あるが、上述のように反転繰返し回数とともに変化して
行くことが知られており、これもデバイス化を行う際の
障害になっている。これらの特性パラメータの変化は、
材料本来の性質によることは勿論であるが、むしろ、成
膜の際に導入される組成の不均一性の結晶格子の欠陥に
よることが多いと考えられる。The MFSFET has advantages over the EPROM in that the structure is simple and the response speed of the element is as fast as several nanoseconds, but it has been delayed to be a device so far. . One of the causes is
The stability of the crystal structure and electrical properties of the dielectric thin film related to the material composition has not reached the level at which it can be made into a device. For example, although there are many examples of studying PZT (Pb, Zr, Ti oxide) as a ferroelectric thin film material on the gate, when the polarization inversion is repeated, the value of the residual polarization (Pr) is about 10 9 times. The drop in is noticeable. It is considered that this deterioration phenomenon is caused by movement of ions and lattice defects in the thin film, and research is continuing toward improvement. Further, among the dielectric properties of the thin film, the values of the operating electric field strength (E R ), the coercive electric field (Ec), the leak current, etc. are important characteristic parameters, but as described above, they change with the number of reversal repetitions. Is known, and this is also an obstacle to deviceization. The change in these characteristic parameters is
Not to say, it depends on the original properties of the material, but rather, it is thought that it is due to defects in the crystal lattice of nonuniform composition introduced during film formation.
【0005】本発明の目的は、MFSFETにおいてゲ
ート上に形成する強誘電体薄膜材料としてPbとTiの
酸化物を使用する場合、該材料中にさらに特定の元素を
添加することによって上記のような該材料の不安定性を
低減し、デバイスとしての動作を安定、向上させること
にある。An object of the present invention is to use an oxide of Pb and Ti as a ferroelectric thin film material formed on a gate in an MFSFET by further adding a specific element to the material as described above. It is to reduce the instability of the material and stabilize and improve the operation as a device.
【0006】[0006]
【課題を解決するための手段】本発明によれば、第一
に、PbとTiの酸化物(以下、PTOという)に、P
TOがn型の場合にはアクセプタとなりうる元素を、ま
た、PTOがp型の場合にはドナーとなり得る元素を少
なくとも1種以上添加したもので構成され、該元素添加
量が1元素当たり3重量%以下である強誘電体材料が提
供される。According to the present invention, firstly, an oxide of Pb and Ti (hereinafter referred to as PTO) and P
When TO is n-type, at least one element that can be an acceptor is added, and when PTO is p-type, at least one element is added, and the addition amount of the element is 3% by weight. % Ferroelectric material is provided.
【0007】第二に、第一の構成において、上記p型の
PTOの場合の添加元素が、V、Nb、Ta、Cr、M
o、W、Se、Te、Re、Ru、Os、Sc、Y、ラ
ンタノイド元素およびアクチノイド元素からなる群から
選択された少なくとも1種である強誘電体材料が提供さ
れる。Secondly, in the first structure, the additive elements in the case of the p-type PTO are V, Nb, Ta, Cr and M.
There is provided a ferroelectric material which is at least one selected from the group consisting of o, W, Se, Te, Re, Ru, Os, Sc, Y, lanthanoid elements and actinoid elements.
【0008】第三に、第二の構成において、上記n型P
TOの場合の添加元素が、Cu、Ag、Au、Na、
K、Rb、Cs、Zn、Cd、Hg、B、Al、Ga、
In、Fe、Co、Ni、Rh、Pd、PtおよびIr
からなる群から選択された少なくとも1種である強誘電
体材料が提供される。Thirdly, in the second configuration, the n-type P
In the case of TO, the additive elements are Cu, Ag, Au, Na,
K, Rb, Cs, Zn, Cd, Hg, B, Al, Ga,
In, Fe, Co, Ni, Rh, Pd, Pt and Ir
A ferroelectric material is provided that is at least one selected from the group consisting of:
【0009】第四に、第一〜第三のいずれかの構成にお
いて、上記添加元素がイオン注入法により添加され、か
つ、添加量が1元素当たり10-2重量%以下である強誘
電体材料が提供される。Fourthly, in any one of the first to third structures, the above-mentioned additional element is added by an ion implantation method, and the addition amount is 10 -2 % by weight or less per element. Will be provided.
【0010】第五に、導電層(M)、ゲートとして強誘
電体薄膜(F)および半導電体層(S)を備えたMFS
FETにおいて、強誘電体薄膜が上記第一ないし第四に
記載したいずれかの強誘電体材料から構成されたMFS
FETが提供される。MFSFETの断面構造例を図1
に示す。Fifth, an MFS having a conductive layer (M), a ferroelectric thin film (F) as a gate, and a semiconductive layer (S).
In the FET, the ferroelectric thin film is an MFS composed of any one of the ferroelectric materials described in the first to fourth aspects.
An FET is provided. FIG. 1 is a cross-sectional structure example of the MFSFET.
Shown in.
【0011】PTO薄膜は、その作製条件の差異によっ
て、p型、あるいはn型の性質を有することが知られて
いる。またPTOのP−E曲線及び反転疲労後のP−E
曲線はそれぞれ図2及び図3に示す如きものである。It is known that the PTO thin film has p-type or n-type properties depending on the manufacturing conditions. In addition, P-E curve of PTO and P-E after reversal fatigue
The curves are as shown in FIGS. 2 and 3, respectively.
【0012】p型PTO薄膜にドナーとなり得る元素を
添加するとキャリアの補償が起こり、リーク電流は減少
することになる。また、この場合、電荷補償のためにイ
オンの位置に空孔が生じて分極ベクトルを動きやすくし
てECを減少させる効果を生じると考えられている。When an element that can serve as a donor is added to the p-type PTO thin film, carrier compensation occurs and the leak current is reduced. Further, in this case, it is considered that vacancies are generated at the position of the ions for charge compensation, and the polarization vector is easily moved to reduce the EC.
【0013】また、n型PTO薄膜の場合、アクセプタ
となる得る元素を添加すると、そのイオンが双極子を形
成し、さらには分極壁のピニングを行うために経時変化
を低減する効果を生じる。Further, in the case of an n-type PTO thin film, when an element that can serve as an acceptor is added, the ion forms a dipole, and pinning of the polarization wall is performed, so that there is an effect of reducing a change with time.
【0014】さらに、前記のようなドナーとなり得る元
素、またはアクセプタとなり得る元素を添加すると、前
記のようなリーク電流およびECの減少という効果だけ
でなく、分極反転速度等強誘電体のその他のパラメータ
ーについても影響し、強誘電性メモリーとしてのPTO
の薄膜の特性を向上させることができる。Furthermore, addition of the above-mentioned element that can be a donor or acceptor can not only reduce the leak current and EC as described above, but also other parameters of the ferroelectric such as the polarization reversal rate. And PTO as a ferroelectric memory
The characteristics of the thin film can be improved.
【0015】従って、PTOについては、Pb、Tiに
対してドナーまたはアクセプタの作用をする元素を添加
することにより前記のようなリーク電流およびECの減
少等の効果を生じさせることができる。このようなPb
およびTiに対してドナーまたはアクセプタの作用をす
ることができる元素は、ペロブスカイト構造PTOのA
−サイト(site)のPbは原子価が2、また、B−
サイト(site)のTiは原子価が4であるから下記
表1のような価数のものが適当である。Therefore, with respect to PTO, by adding an element acting as a donor or an acceptor to Pb and Ti, it is possible to bring about the above-described effects such as a decrease in leak current and EC. Such Pb
And an element capable of acting as a donor or an acceptor on Ti are A of the perovskite structure PTO.
-Site Pb has a valence of 2, and B-
Since Ti of the site has a valence of 4, it is suitable to have a valence as shown in Table 1 below.
【表1】 [Table 1]
【0016】前記ドナー、アクセプタになる得る元素と
しては、次のものが挙げられる。 〈ドナー〉 V、Nb、Ta(V族) Cr、Mo、W、Se、Te(VI族) Re(VII族) Ru、Os(VIII族) Sc、Y、ランタノイド元素、アクチノイド元素(III
族) 〈アクセプタ〉 Cu、Ag、Au、Na、K、Rb、Cs(I族) Zn、Cd、Hg(II族) B、Al、Ga、In、Tl(III族) Fe、Co、Ni、Rh、Pd、Pt、Ir(VIII族)The elements that can be the donor and acceptor include the following. <Donor> V, Nb, Ta (group V) Cr, Mo, W, Se, Te (group VI) Re (group VII) Ru, Os (group VIII) Sc, Y, lanthanoid element, actinide element (III)
Group) <Acceptor> Cu, Ag, Au, Na, K, Rb, Cs (group I) Zn, Cd, Hg (group II) B, Al, Ga, In, Tl (group III) Fe, Co, Ni, Rh, Pd, Pt, Ir (Group VIII)
【0017】前記のような元素のPTO薄膜への添加
は、例えば、スパッタリングターゲットに該元素の酸化
物を混在させてスパッタリングによるPTO薄膜の製膜
の際に行うか、あるいは適当な方法によってPTO薄膜
を形成した後、該PTO薄膜に所望する元素をイオン注
入することによって行うことができる。主成分の量論組
成を大きく変化させないという理由から添加量は1元素
当たり3重量%以下である。また、イオン注入の場合に
は局所的な効果を高めることができるので10-2重量%
以下である。The addition of the above-mentioned element to the PTO thin film is carried out, for example, at the time of forming the PTO thin film by sputtering with a sputtering target mixed with the oxide of the element, or by an appropriate method. After forming the film, the desired element can be ion-implanted into the PTO thin film. The addition amount is 3% by weight or less per element because the stoichiometric composition of the main component is not significantly changed. Also, in the case of ion implantation, the local effect can be increased, so 10 -2 % by weight
It is the following.
【0018】[0018]
【実施例】次に本発明の具体的な実施例および比較例を
示す。EXAMPLES Next, specific examples and comparative examples of the present invention will be shown.
【0019】〔比較例〕P型抵抗値10Ωcm-1のSi
(110)基板上にPTO膜(PbTiO3)をrfス
パッタリング法により膜厚0.04〜1.0μmで製膜
した。なお、PTO膜の形成は、dcスパッタリング
法、多元蒸発法、レーザアブレーション法、ゾルゲル
法、MOCVD法等によっても行うことができる。PT
O製膜の後、ゲート電極膜を堆積させ、フォトリソ・エ
ッチングにより電極パターンを形成した。この際、エッ
チングは異方性を考慮して反応性イオンエッチング法を
採用した。次に3×1013個/cm2程度のヒ素(A
s)を加速電圧160eVで注入し、ランプアニールに
よる活性化を行い、ソースおよびドレインを形成した。
引続き、メタライゼーション工程およびパッシベーショ
ン膜形成工程を行い、さらに、Al−2%Siによるス
パッタ法でアルミ配線を行い、MFSFET(以下、F
ET(1)という)を作製した。このFET(1)につ
いて分極反転の繰返しサイクル試験とリーク電流の測定
を行った。[Comparative Example] Si having a P-type resistance value of 10 Ωcm -1
A PTO film (PbTiO 3 ) was formed on a (110) substrate by an rf sputtering method to a film thickness of 0.04 to 1.0 μm. The PTO film can also be formed by a dc sputtering method, a multi-source evaporation method, a laser ablation method, a sol-gel method, a MOCVD method, or the like. PT
After forming the O film, a gate electrode film was deposited and an electrode pattern was formed by photolithography and etching. At this time, the reactive ion etching method was adopted for the etching in consideration of anisotropy. Next, about 3 × 10 13 pieces / cm 2 of arsenic (A
s) was injected at an acceleration voltage of 160 eV and activated by lamp annealing to form a source and a drain.
Subsequently, a metallization process and a passivation film formation process are performed, and aluminum wiring is further formed by a sputtering method using Al-2% Si.
ET (1)) was produced. With respect to this FET (1), a repeated cycle test of polarization reversal and a leak current were measured.
【0020】実施例1 上記比較例で使用したPTOをスパッタリングターゲッ
トに使用し、スパッタリングターゲット中に、先に述べ
た添加物ドナーのうち、1例としてYの添加を目的とし
てY酸化物(Y2O3)を混在させることによって、1.
75重量%Y含有のPTO膜とする以外は、上記FET
(1)と同様にしてMFSFET(以下、FET(2)
という)を作製した。このFET(2)について上記比
較例と同様に耐久試験を行った。Example 1 The PTO used in the above Comparative Example was used as a sputtering target, and Y oxide (Y 2) was added to the sputtering target for the purpose of adding Y as an example of the additive donors described above. By mixing O 3 ), 1.
The above FET except that a PTO film containing 75 wt% Y is used.
In the same manner as (1), MFSFET (hereinafter, FET (2)
Called). A durability test was conducted on this FET (2) in the same manner as in the comparative example.
【0021】上記FET(1)およびFET(2)の試
験結果を以下に示す。FET(1)では繰返し回数1×
109回より残留分極の値が減少し始め、8×1010回
では分極値の減少とヒステリシス曲線の平坦化に伴って
FETがスイッチング動作としての判別が困難になっ
た。また、これに対応してリーク電流値は当初の5×1
0-8Amp/cm2から7×10-6Amp/cm2に増大
した。他方、FET(2)については、4×1010回よ
り残留分極値の減少が始まったが、3×1013回に至る
までスイッチング動作を確認することができた。ただ
し、1×1014回では上に述べたと同様にヒステリシス
曲線は平坦化、スイッチング動作の識別が困難となっ
た。また、対応するリーク電流は当初2×10-8Amp
/cm2と改善され、8×1013回においても5×10
-7Amp/cm2と良好な値であった。The test results of the FET (1) and the FET (2) are shown below. Number of repetitions 1 × for FET (1)
The value of the remanent polarization started to decrease from 10 9 times, and at 8 × 10 10 times, it became difficult to distinguish the FET as a switching operation due to the decrease of the polarization value and the flattening of the hysteresis curve. Corresponding to this, the leakage current value was 5 × 1 of the initial value.
It increased from 0 -8 Amp / cm 2 to 7 × 10 -6 Amp / cm 2 . On the other hand, in FET (2), the reduction of the remanent polarization value started from 4 × 10 10 times, but the switching operation could be confirmed up to 3 × 10 13 times. However, at 1 × 10 14 times, similarly to the above, the hysteresis curve was flattened, and it was difficult to identify the switching operation. Also, the corresponding leakage current is initially 2 × 10 −8 Amp.
/ Cm 2 and 5 × 10 even after 8 × 10 13 times
It was a good value of −7 Amp / cm 2 .
【0022】〔実施例2〕FET(1)を製作する工程
において、rfスパッタリングによるPTO製膜の後、
このPTO膜の部分に対してLaイオンの添加を目的と
してイオン注入を行った。この時の加速電圧は200e
Vで6×10-3重量%のLaイオンの量とし、注入後ラ
ンプアニールを行った。引続きFET(1)と同じプロ
セスによるMFSFET(以下、FET(3)という)
を作製し、比較例と同様に耐久性試験を行った。[Embodiment 2] In the process of manufacturing the FET (1), after PTO film formation by rf sputtering,
Ion implantation was performed to the portion of the PTO film for the purpose of adding La ions. The acceleration voltage at this time is 200e
After the implantation, lamp annealing was performed at a V ion concentration of 6 × 10 −3 wt%. MFSFET (hereinafter referred to as FET (3)) manufactured by the same process as FET (1)
Was prepared and a durability test was conducted in the same manner as in Comparative Example.
【0023】FET(3)の耐久試験の結果では繰返し
回数1×1010より残留分極の減少が始まり、2×10
12回程度でスイッチング動作と認められなくなった。リ
ーク電流値については当初の値5×10-7Amp/cm
2を8×1013回の反転後も維持していることが認めら
れた。According to the result of the durability test of the FET (3), the remanent polarization starts to decrease from the repetition number of 1 × 10 10 to 2 × 10 10.
It was no longer recognized as a switching operation after about 12 times. The initial value of the leakage current is 5 × 10 -7 Amp / cm
2 that also maintains 8 × 10 13 times the post-inversion was observed.
【0024】[0024]
【発明の効果】本発明によって提供される化学量論組成
のPTOに特定元素を添加した強誘電体材料を使用した
MFSFETは、該特定元素が添加されていないPTO
を使用したMFSFETに比較し、分極反転回数、リー
ク電流値について、ほぼ二桁に達する改善が見られた。
従って、このような改善により、従来困難とされていた
MFSFETの製品仕様を満足する素子の作製が可能と
なった。The MFSFET using the ferroelectric material in which the specific element is added to the PTO having the stoichiometric composition provided by the present invention is a PTO in which the specific element is not added.
In comparison with the MFSFET using the above, the number of polarization reversals and the leakage current value were improved by almost two digits.
Therefore, such an improvement makes it possible to manufacture an element that satisfies the product specifications of the MFSFET, which has been conventionally difficult.
【図1】MFSFETの断面構造を示す模式図である。FIG. 1 is a schematic diagram showing a cross-sectional structure of an MFSFET.
【図2】強誘電体PTOのP−E曲線をモデル的に示す
図である。FIG. 2 is a model view showing a PE curve of a ferroelectric PTO.
【図3】強誘電体PTOの反転疲労後のP−E曲線をモ
デル的に示す図である。FIG. 3 is a model view showing a PE curve of a ferroelectric PTO after inversion fatigue.
1 P−Si基板 2 強誘電体薄膜 3 金属電極 4 パッシベーション膜 1 P-Si substrate 2 Ferroelectric thin film 3 Metal electrode 4 Passivation film
Claims (5)
の場合にはアクセプタとなりうる元素を、該酸化物がp
型の場合にはドナーとなり得る元素を少なくとも1種以
上添加したもので構成され、該元素添加量が1元素当た
り3重量%以下である強誘電体材料。1. An oxide of Pb and Ti containing an element that can serve as an acceptor when the oxide is n-type,
In the case of the type, a ferroelectric material composed of at least one element that can serve as a donor is added, and the added amount of the element is 3% by weight or less per element.
V、Nb、Ta、Cr、Mo、W、Se、Te、Re、
Ru、Os、Sc、Y、ランタノイド元素およびアクチ
ノイド元素からなる群から選択された少なくとも1種で
ある請求項1に記載の強誘電体材料。2. The additive element when the oxide is p-type,
V, Nb, Ta, Cr, Mo, W, Se, Te, Re,
The ferroelectric material according to claim 1, which is at least one selected from the group consisting of Ru, Os, Sc, Y, a lanthanoid element, and an actinoid element.
u、Ag、Au、Na、K、Rb、Cs、Zn、Cd、
Hg、B、Al、Ga、In、Fe、Co、Ni、R
h、Pd、PtおよびIrからなる群から選択された少
なくとも1種である請求項1に記載の強誘電体材料。3. The additive element when the oxide is n-type is C
u, Ag, Au, Na, K, Rb, Cs, Zn, Cd,
Hg, B, Al, Ga, In, Fe, Co, Ni, R
The ferroelectric material according to claim 1, which is at least one selected from the group consisting of h, Pd, Pt, and Ir.
たものであり、かつ添加量が1元素当たり10-2重量%
以下である請求項1〜3のいずれか一項に記載の強誘電
体材料。4. The additive element is added by an ion implantation method, and the added amount is 10 -2 % by weight per element.
It is the following, The ferroelectric material as described in any one of Claims 1-3.
膜(F)および半導電体層(S)を備えた電界効果型ト
ランジスタにおいて、該強誘電体薄膜が請求項1〜4の
いずれか一項に記載の強誘電体材料で構成された電界効
果型トランジスタ。5. A field effect transistor comprising a conductive layer (M), a ferroelectric thin film (F) as a gate and a semiconductive layer (S), wherein the ferroelectric thin film is any one of claims 1 to 4. A field-effect transistor made of the ferroelectric material as described in 1 above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261915A JPH0794608A (en) | 1993-09-24 | 1993-09-24 | Ferroelectric material and field-effect transistor using the material as a gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261915A JPH0794608A (en) | 1993-09-24 | 1993-09-24 | Ferroelectric material and field-effect transistor using the material as a gate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794608A true JPH0794608A (en) | 1995-04-07 |
Family
ID=17368506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5261915A Pending JPH0794608A (en) | 1993-09-24 | 1993-09-24 | Ferroelectric material and field-effect transistor using the material as a gate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794608A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121647A (en) * | 1996-06-26 | 2000-09-19 | Tdk Corporation | Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films |
| JP2019052348A (en) * | 2017-09-14 | 2019-04-04 | 株式会社アルバック | Manufacturing method of PZT thin film laminate |
-
1993
- 1993-09-24 JP JP5261915A patent/JPH0794608A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121647A (en) * | 1996-06-26 | 2000-09-19 | Tdk Corporation | Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films |
| US6387712B1 (en) | 1996-06-26 | 2002-05-14 | Tdk Corporation | Process for preparing ferroelectric thin films |
| JP2019052348A (en) * | 2017-09-14 | 2019-04-04 | 株式会社アルバック | Manufacturing method of PZT thin film laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fujii et al. | First demonstration and performance improvement of ferroelectric HfO 2-based resistive switch with low operation current and intrinsic diode property | |
| US20190189627A1 (en) | Ferroelectric memory cells including ferroelectric crystalline materials having polar and chiral crystal structures, and related memory devices | |
| Tokumitsu et al. | Nonvolatile memory operations of metal-ferroelectric-insulator-semiconductor (MFIS) FETs using PLZT/STO/Si (100) structures | |
| TWI375273B (en) | Device for obtaining two stable resistance values and process for producing it, and metal oxide film and process for producing it | |
| DE60117132T2 (en) | STORAGE CELL WITH DOTED NANOCRYSTALLES, MANUFACTURING METHOD AND METHOD OF OPERATION | |
| US7098496B2 (en) | Ferroelectric transistor gate stack with resistance-modified conductive oxide | |
| CN100502038C (en) | Transistor-type ferroelectric memory and manufacturing method thereof | |
| KR20010071697A (en) | Ferroelectric field effect transistor having compositionally graded ferroelectric material and method of making the same | |
| JP2005328044A (en) | Method for forming PCMO thin film and PCMO thin film | |
| US20050037520A1 (en) | Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer | |
| KR20010080131A (en) | Low imprint ferroelectric material for long retention memory and method of making the same | |
| Zhou et al. | Temperature dependence of ferroelectricity in Al-doped HfO 2 featuring a high P r of 23.7 μC/cm 2 | |
| DE102020110238B4 (en) | Ferroelectric field-effect transistor using charge-trapping band misalignment and method of forming the same | |
| Kim et al. | Impact of annealing temperature on the remanent polarization and tunneling electro-resistance of ferroelectric Al-doped HfO x tunnel junction memory | |
| Ohmi et al. | Effect of Kr/O 2-Plasma Reactive Sputtering on Ferroelectric Nondoped HfO₂ Formation for MFSFET With Pt Gate Electrode | |
| Li et al. | One transistor ferroelectric memory with Pt/Pb 5 Ge 3 O/sub 11//Ir/poly-Si/SiO 2/Si gate-stack | |
| Chen et al. | Novel Design Strategy for High-Endurance $(> 10^{10}) $ and Fast-Erase Oxide-Semiconductor Channel FeFET | |
| Savichev et al. | Role of Ferroelectric Layer Thickness in Resistive Switching and Depolarization Effects in Hf₀. ₅Zr₀. ₅O₂-Based Structures | |
| US12119402B2 (en) | Semiconductor devices with ferroelectric layer and methods of manufacturing thereof | |
| Park et al. | A hybrid ferroelectric-flash memory cells | |
| JPH0794608A (en) | Ferroelectric material and field-effect transistor using the material as a gate | |
| JPWO2023063348A5 (en) | ||
| JPH06350100A (en) | Ferroelectric material and MFSFET using the material as a gate | |
| JPH0758222A (en) | Ferroelectric material and MFSFET using the material as a gate | |
| Bak et al. | Nonvolatile memory performance improvements for solution-processed thin-film transistors with composition-modified In–Zn–Ti–O active channel and ferroelectric copolymer gate insulator |