JPH0794608A - 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ - Google Patents
強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタInfo
- Publication number
- JPH0794608A JPH0794608A JP5261915A JP26191593A JPH0794608A JP H0794608 A JPH0794608 A JP H0794608A JP 5261915 A JP5261915 A JP 5261915A JP 26191593 A JP26191593 A JP 26191593A JP H0794608 A JPH0794608 A JP H0794608A
- Authority
- JP
- Japan
- Prior art keywords
- pto
- ferroelectric
- thin film
- gate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ゲート上に形成する強誘電体薄膜材料として
ＰｂとＴｉの酸化物を使用する場合、該材料中にさらに
特定の元素を添加することによって該材料の不安定性を
低減し、デバイスとしての動作を安定、向上させる。 【構成】 ＰｂとＴｉの酸化物（以下、ＰＴＯという）
に、該ＰＴＯがｎ型の場合にはアクセプタとなりうる元
素を、また、ＰＴＯがｐ型の場合にはドナーなり得る元
素を添加したもので構成され、該元素添加量が１元素当
たり３重量％以下である強誘電体材料を、導電層
（Ｍ）、ゲートとして強誘電体薄膜２（Ｆ）および半導
体層（Ｓ）を備えた電界効果型トランジスタ（ＭＦＳＦ
ＥＴ）におけるゲート材料として使用する。
ＰｂとＴｉの酸化物を使用する場合、該材料中にさらに
特定の元素を添加することによって該材料の不安定性を
低減し、デバイスとしての動作を安定、向上させる。 【構成】 ＰｂとＴｉの酸化物（以下、ＰＴＯという）
に、該ＰＴＯがｎ型の場合にはアクセプタとなりうる元
素を、また、ＰＴＯがｐ型の場合にはドナーなり得る元
素を添加したもので構成され、該元素添加量が１元素当
たり３重量％以下である強誘電体材料を、導電層
（Ｍ）、ゲートとして強誘電体薄膜２（Ｆ）および半導
体層（Ｓ）を備えた電界効果型トランジスタ（ＭＦＳＦ
ＥＴ）におけるゲート材料として使用する。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体材料および該
材料をゲートとして用いた電界効果型トランジスタ（以
下ＭＦＳＦＥＴと称することもある）に関する。
材料をゲートとして用いた電界効果型トランジスタ（以
下ＭＦＳＦＥＴと称することもある）に関する。
【０００２】
【従来の技術】強誘電体薄膜をＭＯＳＦＥＴ（Metal-ox
ide-semiconductor field-effect-transistor）のゲー
ト部に用い、その膜の有する履歴現象を伴う電気分極に
よりチャネルの表面ポテンシャルを制御してドレイン電
流を変化させ、不揮発生メモリ効果を生じさせることが
できる。この素子はＭＦＳ（Metal-ferroelectric-semi
conductor）ＦＥＴと呼ばれるが、その概要は次の二つ
の文献によって紹介されている。
ide-semiconductor field-effect-transistor）のゲー
ト部に用い、その膜の有する履歴現象を伴う電気分極に
よりチャネルの表面ポテンシャルを制御してドレイン電
流を変化させ、不揮発生メモリ効果を生じさせることが
できる。この素子はＭＦＳ（Metal-ferroelectric-semi
conductor）ＦＥＴと呼ばれるが、その概要は次の二つ
の文献によって紹介されている。
【０００３】「強誘電体薄膜を用いた不揮発性メモリ
ＦＥＴ」松井康、浜川圭弘他、電子通信学会技術研究会
報告 ＣＰＭ ７８−４６ ｐ．１〜８（１９７８） ＵＳ Ｐａｔｅｎｔ ２，７９１，７５８（１９５
７）
ＦＥＴ」松井康、浜川圭弘他、電子通信学会技術研究会
報告 ＣＰＭ ７８−４６ ｐ．１〜８（１９７８） ＵＳ Ｐａｔｅｎｔ ２，７９１，７５８（１９５
７）
【０００４】
【発明が解決しようとする課題】ＭＦＳＦＥＴは、構造
が簡単で素子の応答速度も数ｎｓｅｃ程度と速いこと
等、ＥＰＲＯＭに比較して利点を有するが、現在までの
ところ、デバイス化が遅れている。その原因の一つは、
材料組成に関連する誘電体薄膜の結晶構造と電気特性の
安定性がデバイス化が可能なレベルに到達できていない
ことである。例えば、ゲート上の強誘電体薄膜材料とし
てＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉ酸化物）を検討している例
は多いが、分極反転を繰り返したとき、１０9回位で残
留分極（Ｐｒ）の値の低下が目立って来る。この劣化現
象は薄膜中のイオンや格子欠陥の移動等に起因すると考
えられ、改善へ向けて研究が続けられている。また、薄
膜の誘電特性のうち、動作電場強度（ＥR）や抗電場
（Ｅc）、リーク電流等の値も重要な特性パラメータで
あるが、上述のように反転繰返し回数とともに変化して
行くことが知られており、これもデバイス化を行う際の
障害になっている。これらの特性パラメータの変化は、
材料本来の性質によることは勿論であるが、むしろ、成
膜の際に導入される組成の不均一性の結晶格子の欠陥に
よることが多いと考えられる。
が簡単で素子の応答速度も数ｎｓｅｃ程度と速いこと
等、ＥＰＲＯＭに比較して利点を有するが、現在までの
ところ、デバイス化が遅れている。その原因の一つは、
材料組成に関連する誘電体薄膜の結晶構造と電気特性の
安定性がデバイス化が可能なレベルに到達できていない
ことである。例えば、ゲート上の強誘電体薄膜材料とし
てＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉ酸化物）を検討している例
は多いが、分極反転を繰り返したとき、１０9回位で残
留分極（Ｐｒ）の値の低下が目立って来る。この劣化現
象は薄膜中のイオンや格子欠陥の移動等に起因すると考
えられ、改善へ向けて研究が続けられている。また、薄
膜の誘電特性のうち、動作電場強度（ＥR）や抗電場
（Ｅc）、リーク電流等の値も重要な特性パラメータで
あるが、上述のように反転繰返し回数とともに変化して
行くことが知られており、これもデバイス化を行う際の
障害になっている。これらの特性パラメータの変化は、
材料本来の性質によることは勿論であるが、むしろ、成
膜の際に導入される組成の不均一性の結晶格子の欠陥に
よることが多いと考えられる。
【０００５】本発明の目的は、ＭＦＳＦＥＴにおいてゲ
ート上に形成する強誘電体薄膜材料としてＰｂとＴｉの
酸化物を使用する場合、該材料中にさらに特定の元素を
添加することによって上記のような該材料の不安定性を
低減し、デバイスとしての動作を安定、向上させること
にある。
ート上に形成する強誘電体薄膜材料としてＰｂとＴｉの
酸化物を使用する場合、該材料中にさらに特定の元素を
添加することによって上記のような該材料の不安定性を
低減し、デバイスとしての動作を安定、向上させること
にある。
【０００６】
【課題を解決するための手段】本発明によれば、第一
に、ＰｂとＴｉの酸化物（以下、ＰＴＯという）に、Ｐ
ＴＯがｎ型の場合にはアクセプタとなりうる元素を、ま
た、ＰＴＯがｐ型の場合にはドナーとなり得る元素を少
なくとも１種以上添加したもので構成され、該元素添加
量が１元素当たり３重量％以下である強誘電体材料が提
供される。
に、ＰｂとＴｉの酸化物（以下、ＰＴＯという）に、Ｐ
ＴＯがｎ型の場合にはアクセプタとなりうる元素を、ま
た、ＰＴＯがｐ型の場合にはドナーとなり得る元素を少
なくとも１種以上添加したもので構成され、該元素添加
量が１元素当たり３重量％以下である強誘電体材料が提
供される。
【０００７】第二に、第一の構成において、上記ｐ型の
ＰＴＯの場合の添加元素が、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍ
ｏ、Ｗ、Ｓｅ、Ｔｅ、Ｒｅ、Ｒｕ、Ｏｓ、Ｓｃ、Ｙ、ラ
ンタノイド元素およびアクチノイド元素からなる群から
選択された少なくとも１種である強誘電体材料が提供さ
れる。
ＰＴＯの場合の添加元素が、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍ
ｏ、Ｗ、Ｓｅ、Ｔｅ、Ｒｅ、Ｒｕ、Ｏｓ、Ｓｃ、Ｙ、ラ
ンタノイド元素およびアクチノイド元素からなる群から
選択された少なくとも１種である強誘電体材料が提供さ
れる。
【０００８】第三に、第二の構成において、上記ｎ型Ｐ
ＴＯの場合の添加元素が、Ｃｕ、Ａｇ、Ａｕ、Ｎａ、
Ｋ、Ｒｂ、Ｃｓ、Ｚｎ、Ｃｄ、Ｈｇ、Ｂ、Ａｌ、Ｇａ、
Ｉｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、ＰｔおよびＩｒ
からなる群から選択された少なくとも１種である強誘電
体材料が提供される。
ＴＯの場合の添加元素が、Ｃｕ、Ａｇ、Ａｕ、Ｎａ、
Ｋ、Ｒｂ、Ｃｓ、Ｚｎ、Ｃｄ、Ｈｇ、Ｂ、Ａｌ、Ｇａ、
Ｉｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、ＰｔおよびＩｒ
からなる群から選択された少なくとも１種である強誘電
体材料が提供される。
【０００９】第四に、第一〜第三のいずれかの構成にお
いて、上記添加元素がイオン注入法により添加され、か
つ、添加量が１元素当たり１０-2重量％以下である強誘
電体材料が提供される。
いて、上記添加元素がイオン注入法により添加され、か
つ、添加量が１元素当たり１０-2重量％以下である強誘
電体材料が提供される。
【００１０】第五に、導電層（Ｍ）、ゲートとして強誘
電体薄膜（Ｆ）および半導電体層（Ｓ）を備えたＭＦＳ
ＦＥＴにおいて、強誘電体薄膜が上記第一ないし第四に
記載したいずれかの強誘電体材料から構成されたＭＦＳ
ＦＥＴが提供される。ＭＦＳＦＥＴの断面構造例を図１
に示す。
電体薄膜（Ｆ）および半導電体層（Ｓ）を備えたＭＦＳ
ＦＥＴにおいて、強誘電体薄膜が上記第一ないし第四に
記載したいずれかの強誘電体材料から構成されたＭＦＳ
ＦＥＴが提供される。ＭＦＳＦＥＴの断面構造例を図１
に示す。
【００１１】ＰＴＯ薄膜は、その作製条件の差異によっ
て、ｐ型、あるいはｎ型の性質を有することが知られて
いる。またＰＴＯのＰ−Ｅ曲線及び反転疲労後のＰ−Ｅ
曲線はそれぞれ図２及び図３に示す如きものである。
て、ｐ型、あるいはｎ型の性質を有することが知られて
いる。またＰＴＯのＰ−Ｅ曲線及び反転疲労後のＰ−Ｅ
曲線はそれぞれ図２及び図３に示す如きものである。
【００１２】ｐ型ＰＴＯ薄膜にドナーとなり得る元素を
添加するとキャリアの補償が起こり、リーク電流は減少
することになる。また、この場合、電荷補償のためにイ
オンの位置に空孔が生じて分極ベクトルを動きやすくし
てＥＣを減少させる効果を生じると考えられている。
添加するとキャリアの補償が起こり、リーク電流は減少
することになる。また、この場合、電荷補償のためにイ
オンの位置に空孔が生じて分極ベクトルを動きやすくし
てＥＣを減少させる効果を生じると考えられている。
【００１３】また、ｎ型ＰＴＯ薄膜の場合、アクセプタ
となる得る元素を添加すると、そのイオンが双極子を形
成し、さらには分極壁のピニングを行うために経時変化
を低減する効果を生じる。
となる得る元素を添加すると、そのイオンが双極子を形
成し、さらには分極壁のピニングを行うために経時変化
を低減する効果を生じる。
【００１４】さらに、前記のようなドナーとなり得る元
素、またはアクセプタとなり得る元素を添加すると、前
記のようなリーク電流およびＥＣの減少という効果だけ
でなく、分極反転速度等強誘電体のその他のパラメータ
ーについても影響し、強誘電性メモリーとしてのＰＴＯ
の薄膜の特性を向上させることができる。
素、またはアクセプタとなり得る元素を添加すると、前
記のようなリーク電流およびＥＣの減少という効果だけ
でなく、分極反転速度等強誘電体のその他のパラメータ
ーについても影響し、強誘電性メモリーとしてのＰＴＯ
の薄膜の特性を向上させることができる。
【００１５】従って、ＰＴＯについては、Ｐｂ、Ｔｉに
対してドナーまたはアクセプタの作用をする元素を添加
することにより前記のようなリーク電流およびＥＣの減
少等の効果を生じさせることができる。このようなＰｂ
およびＴｉに対してドナーまたはアクセプタの作用をす
ることができる元素は、ペロブスカイト構造ＰＴＯのＡ
−サイト（ｓｉｔｅ）のＰｂは原子価が２、また、Ｂ−
サイト（ｓｉｔｅ）のＴｉは原子価が４であるから下記
表１のような価数のものが適当である。
対してドナーまたはアクセプタの作用をする元素を添加
することにより前記のようなリーク電流およびＥＣの減
少等の効果を生じさせることができる。このようなＰｂ
およびＴｉに対してドナーまたはアクセプタの作用をす
ることができる元素は、ペロブスカイト構造ＰＴＯのＡ
−サイト（ｓｉｔｅ）のＰｂは原子価が２、また、Ｂ−
サイト（ｓｉｔｅ）のＴｉは原子価が４であるから下記
表１のような価数のものが適当である。
【表１】
【００１６】前記ドナー、アクセプタになる得る元素と
しては、次のものが挙げられる。 〈ドナー〉 Ｖ、Ｎｂ、Ｔａ（Ｖ族） Ｃｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔｅ（VI族） Ｒｅ（VII族) Ｒｕ、Ｏｓ（VIII族） Ｓｃ、Ｙ、ランタノイド元素、アクチノイド元素（III
族） 〈アクセプタ〉 Ｃｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ（Ｉ族） Ｚｎ、Ｃｄ、Ｈｇ（II族） Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ（III族) Ｆｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｐｔ、Ｉｒ（VIII族）
しては、次のものが挙げられる。 〈ドナー〉 Ｖ、Ｎｂ、Ｔａ（Ｖ族） Ｃｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔｅ（VI族） Ｒｅ（VII族) Ｒｕ、Ｏｓ（VIII族） Ｓｃ、Ｙ、ランタノイド元素、アクチノイド元素（III
族） 〈アクセプタ〉 Ｃｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ（Ｉ族） Ｚｎ、Ｃｄ、Ｈｇ（II族） Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ（III族) Ｆｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｐｔ、Ｉｒ（VIII族）
【００１７】前記のような元素のＰＴＯ薄膜への添加
は、例えば、スパッタリングターゲットに該元素の酸化
物を混在させてスパッタリングによるＰＴＯ薄膜の製膜
の際に行うか、あるいは適当な方法によってＰＴＯ薄膜
を形成した後、該ＰＴＯ薄膜に所望する元素をイオン注
入することによって行うことができる。主成分の量論組
成を大きく変化させないという理由から添加量は１元素
当たり３重量％以下である。また、イオン注入の場合に
は局所的な効果を高めることができるので１０-2重量％
以下である。
は、例えば、スパッタリングターゲットに該元素の酸化
物を混在させてスパッタリングによるＰＴＯ薄膜の製膜
の際に行うか、あるいは適当な方法によってＰＴＯ薄膜
を形成した後、該ＰＴＯ薄膜に所望する元素をイオン注
入することによって行うことができる。主成分の量論組
成を大きく変化させないという理由から添加量は１元素
当たり３重量％以下である。また、イオン注入の場合に
は局所的な効果を高めることができるので１０-2重量％
以下である。
【００１８】
【実施例】次に本発明の具体的な実施例および比較例を
示す。
示す。
【００１９】〔比較例〕Ｐ型抵抗値１０Ωｃｍ-1のＳｉ
（１１０）基板上にＰＴＯ膜（ＰｂＴｉＯ3）をｒｆス
パッタリング法により膜厚０．０４〜１．０μｍで製膜
した。なお、ＰＴＯ膜の形成は、ｄｃスパッタリング
法、多元蒸発法、レーザアブレーション法、ゾルゲル
法、ＭＯＣＶＤ法等によっても行うことができる。ＰＴ
Ｏ製膜の後、ゲート電極膜を堆積させ、フォトリソ・エ
ッチングにより電極パターンを形成した。この際、エッ
チングは異方性を考慮して反応性イオンエッチング法を
採用した。次に３×１０13個／ｃｍ2程度のヒ素（Ａ
ｓ）を加速電圧１６０ｅＶで注入し、ランプアニールに
よる活性化を行い、ソースおよびドレインを形成した。
引続き、メタライゼーション工程およびパッシベーショ
ン膜形成工程を行い、さらに、Ａｌ−２％Ｓｉによるス
パッタ法でアルミ配線を行い、ＭＦＳＦＥＴ（以下、Ｆ
ＥＴ（１）という）を作製した。このＦＥＴ（１）につ
いて分極反転の繰返しサイクル試験とリーク電流の測定
を行った。
（１１０）基板上にＰＴＯ膜（ＰｂＴｉＯ3）をｒｆス
パッタリング法により膜厚０．０４〜１．０μｍで製膜
した。なお、ＰＴＯ膜の形成は、ｄｃスパッタリング
法、多元蒸発法、レーザアブレーション法、ゾルゲル
法、ＭＯＣＶＤ法等によっても行うことができる。ＰＴ
Ｏ製膜の後、ゲート電極膜を堆積させ、フォトリソ・エ
ッチングにより電極パターンを形成した。この際、エッ
チングは異方性を考慮して反応性イオンエッチング法を
採用した。次に３×１０13個／ｃｍ2程度のヒ素（Ａ
ｓ）を加速電圧１６０ｅＶで注入し、ランプアニールに
よる活性化を行い、ソースおよびドレインを形成した。
引続き、メタライゼーション工程およびパッシベーショ
ン膜形成工程を行い、さらに、Ａｌ−２％Ｓｉによるス
パッタ法でアルミ配線を行い、ＭＦＳＦＥＴ（以下、Ｆ
ＥＴ（１）という）を作製した。このＦＥＴ（１）につ
いて分極反転の繰返しサイクル試験とリーク電流の測定
を行った。
【００２０】実施例１ 上記比較例で使用したＰＴＯをスパッタリングターゲッ
トに使用し、スパッタリングターゲット中に、先に述べ
た添加物ドナーのうち、１例としてＹの添加を目的とし
てＹ酸化物（Ｙ2Ｏ3）を混在させることによって、１．
７５重量％Ｙ含有のＰＴＯ膜とする以外は、上記ＦＥＴ
（１）と同様にしてＭＦＳＦＥＴ（以下、ＦＥＴ（２）
という）を作製した。このＦＥＴ（２）について上記比
較例と同様に耐久試験を行った。
トに使用し、スパッタリングターゲット中に、先に述べ
た添加物ドナーのうち、１例としてＹの添加を目的とし
てＹ酸化物（Ｙ2Ｏ3）を混在させることによって、１．
７５重量％Ｙ含有のＰＴＯ膜とする以外は、上記ＦＥＴ
（１）と同様にしてＭＦＳＦＥＴ（以下、ＦＥＴ（２）
という）を作製した。このＦＥＴ（２）について上記比
較例と同様に耐久試験を行った。
【００２１】上記ＦＥＴ（１）およびＦＥＴ（２）の試
験結果を以下に示す。ＦＥＴ（１）では繰返し回数１×
１０9回より残留分極の値が減少し始め、８×１０10回
では分極値の減少とヒステリシス曲線の平坦化に伴って
ＦＥＴがスイッチング動作としての判別が困難になっ
た。また、これに対応してリーク電流値は当初の５×１
０-8Ａｍｐ／ｃｍ2から７×１０-6Ａｍｐ／ｃｍ2に増大
した。他方、ＦＥＴ（２）については、４×１０10回よ
り残留分極値の減少が始まったが、３×１０13回に至る
までスイッチング動作を確認することができた。ただ
し、１×１０14回では上に述べたと同様にヒステリシス
曲線は平坦化、スイッチング動作の識別が困難となっ
た。また、対応するリーク電流は当初２×１０-8Ａｍｐ
／ｃｍ2と改善され、８×１０13回においても５×１０
-7Ａｍｐ／ｃｍ2と良好な値であった。
験結果を以下に示す。ＦＥＴ（１）では繰返し回数１×
１０9回より残留分極の値が減少し始め、８×１０10回
では分極値の減少とヒステリシス曲線の平坦化に伴って
ＦＥＴがスイッチング動作としての判別が困難になっ
た。また、これに対応してリーク電流値は当初の５×１
０-8Ａｍｐ／ｃｍ2から７×１０-6Ａｍｐ／ｃｍ2に増大
した。他方、ＦＥＴ（２）については、４×１０10回よ
り残留分極値の減少が始まったが、３×１０13回に至る
までスイッチング動作を確認することができた。ただ
し、１×１０14回では上に述べたと同様にヒステリシス
曲線は平坦化、スイッチング動作の識別が困難となっ
た。また、対応するリーク電流は当初２×１０-8Ａｍｐ
／ｃｍ2と改善され、８×１０13回においても５×１０
-7Ａｍｐ／ｃｍ2と良好な値であった。
【００２２】〔実施例２〕ＦＥＴ（１）を製作する工程
において、ｒｆスパッタリングによるＰＴＯ製膜の後、
このＰＴＯ膜の部分に対してＬａイオンの添加を目的と
してイオン注入を行った。この時の加速電圧は２００ｅ
Ｖで６×１０-3重量％のＬａイオンの量とし、注入後ラ
ンプアニールを行った。引続きＦＥＴ（１）と同じプロ
セスによるＭＦＳＦＥＴ（以下、ＦＥＴ（３）という）
を作製し、比較例と同様に耐久性試験を行った。
において、ｒｆスパッタリングによるＰＴＯ製膜の後、
このＰＴＯ膜の部分に対してＬａイオンの添加を目的と
してイオン注入を行った。この時の加速電圧は２００ｅ
Ｖで６×１０-3重量％のＬａイオンの量とし、注入後ラ
ンプアニールを行った。引続きＦＥＴ（１）と同じプロ
セスによるＭＦＳＦＥＴ（以下、ＦＥＴ（３）という）
を作製し、比較例と同様に耐久性試験を行った。
【００２３】ＦＥＴ（３）の耐久試験の結果では繰返し
回数１×１０10より残留分極の減少が始まり、２×１０
12回程度でスイッチング動作と認められなくなった。リ
ーク電流値については当初の値５×１０-7Ａｍｐ／ｃｍ
2を８×１０13回の反転後も維持していることが認めら
れた。
回数１×１０10より残留分極の減少が始まり、２×１０
12回程度でスイッチング動作と認められなくなった。リ
ーク電流値については当初の値５×１０-7Ａｍｐ／ｃｍ
2を８×１０13回の反転後も維持していることが認めら
れた。
【００２４】
【発明の効果】本発明によって提供される化学量論組成
のＰＴＯに特定元素を添加した強誘電体材料を使用した
ＭＦＳＦＥＴは、該特定元素が添加されていないＰＴＯ
を使用したＭＦＳＦＥＴに比較し、分極反転回数、リー
ク電流値について、ほぼ二桁に達する改善が見られた。
従って、このような改善により、従来困難とされていた
ＭＦＳＦＥＴの製品仕様を満足する素子の作製が可能と
なった。
のＰＴＯに特定元素を添加した強誘電体材料を使用した
ＭＦＳＦＥＴは、該特定元素が添加されていないＰＴＯ
を使用したＭＦＳＦＥＴに比較し、分極反転回数、リー
ク電流値について、ほぼ二桁に達する改善が見られた。
従って、このような改善により、従来困難とされていた
ＭＦＳＦＥＴの製品仕様を満足する素子の作製が可能と
なった。
【図１】ＭＦＳＦＥＴの断面構造を示す模式図である。
【図２】強誘電体ＰＴＯのＰ−Ｅ曲線をモデル的に示す
図である。
図である。
【図３】強誘電体ＰＴＯの反転疲労後のＰ−Ｅ曲線をモ
デル的に示す図である。
デル的に示す図である。
１ Ｐ−Ｓｉ基板 ２ 強誘電体薄膜 ３ 金属電極 ４ パッシベーション膜
Claims (5)
- 【請求項１】 ＰｂとＴｉの酸化物に、該酸化物がｎ型
の場合にはアクセプタとなりうる元素を、該酸化物がｐ
型の場合にはドナーとなり得る元素を少なくとも１種以
上添加したもので構成され、該元素添加量が１元素当た
り３重量％以下である強誘電体材料。 - 【請求項２】 該酸化物がｐ型の場合の添加元素が、
Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔｅ、Ｒｅ、
Ｒｕ、Ｏｓ、Ｓｃ、Ｙ、ランタノイド元素およびアクチ
ノイド元素からなる群から選択された少なくとも１種で
ある請求項１に記載の強誘電体材料。 - 【請求項３】 該酸化物がｎ型の場合の添加元素が、Ｃ
ｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｚｎ、Ｃｄ、
Ｈｇ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｒ
ｈ、Ｐｄ、ＰｔおよびＩｒからなる群から選択された少
なくとも１種である請求項１に記載の強誘電体材料。 - 【請求項４】 添加元素がイオン注入法により添加され
たものであり、かつ添加量が１元素当たり１０-2重量％
以下である請求項１〜３のいずれか一項に記載の強誘電
体材料。 - 【請求項５】 導電層（Ｍ）、ゲートとして強誘電体薄
膜（Ｆ）および半導電体層（Ｓ）を備えた電界効果型ト
ランジスタにおいて、該強誘電体薄膜が請求項１〜４の
いずれか一項に記載の強誘電体材料で構成された電界効
果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261915A JPH0794608A (ja) | 1993-09-24 | 1993-09-24 | 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261915A JPH0794608A (ja) | 1993-09-24 | 1993-09-24 | 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794608A true JPH0794608A (ja) | 1995-04-07 |
Family
ID=17368506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5261915A Pending JPH0794608A (ja) | 1993-09-24 | 1993-09-24 | 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794608A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121647A (en) * | 1996-06-26 | 2000-09-19 | Tdk Corporation | Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films |
| JP2019052348A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社アルバック | Ｐｚｔ薄膜積層体の製造方法 |
-
1993
- 1993-09-24 JP JP5261915A patent/JPH0794608A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121647A (en) * | 1996-06-26 | 2000-09-19 | Tdk Corporation | Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films |
| US6387712B1 (en) | 1996-06-26 | 2002-05-14 | Tdk Corporation | Process for preparing ferroelectric thin films |
| JP2019052348A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社アルバック | Ｐｚｔ薄膜積層体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fujii et al. | First demonstration and performance improvement of ferroelectric HfO 2-based resistive switch with low operation current and intrinsic diode property | |
| US20190189627A1 (en) | Ferroelectric memory cells including ferroelectric crystalline materials having polar and chiral crystal structures, and related memory devices | |
| Tokumitsu et al. | Nonvolatile memory operations of metal-ferroelectric-insulator-semiconductor (MFIS) FETs using PLZT/STO/Si (100) structures | |
| TWI375273B (en) | Device for obtaining two stable resistance values and process for producing it, and metal oxide film and process for producing it | |
| DE60117132T2 (de) | Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise | |
| US7098496B2 (en) | Ferroelectric transistor gate stack with resistance-modified conductive oxide | |
| CN100502038C (zh) | 晶体管型铁电体存储器及其制造方法 | |
| KR20010071697A (ko) | 조성구배강유전체를 가진 강유전체 전계효과트랜지스터 및이것을 제조하는 방법 | |
| JP2005328044A (ja) | Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜 | |
| US20050037520A1 (en) | Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer | |
| KR20010080131A (ko) | 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법 | |
| Zhou et al. | Temperature dependence of ferroelectricity in Al-doped HfO 2 featuring a high P r of 23.7 μC/cm 2 | |
| DE102020110238B4 (de) | Ferroelektrischer feldeffekttransistor unter verwendung von ladungseinfangbandfehlausrichtung und verfahren zum bilden desselben | |
| Kim et al. | Impact of annealing temperature on the remanent polarization and tunneling electro-resistance of ferroelectric Al-doped HfO x tunnel junction memory | |
| Ohmi et al. | Effect of Kr/O 2-Plasma Reactive Sputtering on Ferroelectric Nondoped HfO₂ Formation for MFSFET With Pt Gate Electrode | |
| Li et al. | One transistor ferroelectric memory with Pt/Pb 5 Ge 3 O/sub 11//Ir/poly-Si/SiO 2/Si gate-stack | |
| Chen et al. | Novel Design Strategy for High-Endurance $(> 10^{10}) $ and Fast-Erase Oxide-Semiconductor Channel FeFET | |
| Savichev et al. | Role of Ferroelectric Layer Thickness in Resistive Switching and Depolarization Effects in Hf₀. ₅Zr₀. ₅O₂-Based Structures | |
| US12119402B2 (en) | Semiconductor devices with ferroelectric layer and methods of manufacturing thereof | |
| Park et al. | A hybrid ferroelectric-flash memory cells | |
| JPH0794608A (ja) | 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ | |
| JPWO2023063348A5 (ja) | ||
| JPH06350100A (ja) | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ | |
| JPH0758222A (ja) | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ | |
| Bak et al. | Nonvolatile memory performance improvements for solution-processed thin-film transistors with composition-modified In–Zn–Ti–O active channel and ferroelectric copolymer gate insulator |