JPH079465Y2 - Ｌａｎ用インターフェース - Google Patents
Ｌａｎ用インターフェースInfo
- Publication number
- JPH079465Y2 JPH079465Y2 JP1980189U JP1980189U JPH079465Y2 JP H079465 Y2 JPH079465 Y2 JP H079465Y2 JP 1980189 U JP1980189 U JP 1980189U JP 1980189 U JP1980189 U JP 1980189U JP H079465 Y2 JPH079465 Y2 JP H079465Y2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- transmission
- computer
- lan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 60
- 230000005856 abnormality Effects 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【考案の詳細な説明】 A.産業上の利用分野 本考案は、ローカルエリアネットワーク（LAN）用のイ
ンターフェースに係り、特に二重化伝送路の伝送路切離
回路に関する。
ンターフェースに係り、特に二重化伝送路の伝送路切離
回路に関する。
B.考案の概要 本考案は、二重化した伝送路とLAN用インターフェース
を有して各モジュール間を接続するLANシステムにおい
て、 各モジュールのコンピュータ異常に伝送路の切離しを１
系と２系のシステム再構築に必要な期間を持たせた順次
制御を行うことにより、 コンピュータ異常にもモジュールの切離しにデータ伝送
不能期間を無くしたものである。
を有して各モジュール間を接続するLANシステムにおい
て、 各モジュールのコンピュータ異常に伝送路の切離しを１
系と２系のシステム再構築に必要な期間を持たせた順次
制御を行うことにより、 コンピュータ異常にもモジュールの切離しにデータ伝送
不能期間を無くしたものである。
C.従来の技術 LANシステムは、複数のコンピュータ間の情報通信の信
頼性向上のために、例えば第２図に示すように、二重化
伝送路11,12を設けて各コンピュータ21〜2nが並列接続
されるバス接続方式にされる。各コンピュータ21〜2nに
送信すべきデータがあるときには夫々付属のインターフ
ェース31〜3nが所定の手続きを行って送信先コンピュー
タのインターフェースにデータ送信を行い、受信側イン
ターフェースからコンピュータへのデータ転送を行う。
頼性向上のために、例えば第２図に示すように、二重化
伝送路11,12を設けて各コンピュータ21〜2nが並列接続
されるバス接続方式にされる。各コンピュータ21〜2nに
送信すべきデータがあるときには夫々付属のインターフ
ェース31〜3nが所定の手続きを行って送信先コンピュー
タのインターフェースにデータ送信を行い、受信側イン
ターフェースからコンピュータへのデータ転送を行う。
インターフェース31〜31は、31に代表して示すように、
ポーリング方式やトークンバス方式のアクセス制御方式
に従ってデータ送受信ができるように予めプロトコルフ
ァミリを備えるLAN用コントローラ４と、伝送路との整
合や波形処理した送受信を行うトランシーバ５とを備え
る。これらインターフェース31〜nは、二重化伝送路11,
12に夫々専用のコントローラ４とトランシーバ５を備
え、コンピュータ21〜2n又は専用のプロセッサが一方の
伝送路11又は12の故障で他方の伝送路12又は11を使って
伝送経路を確保する。
ポーリング方式やトークンバス方式のアクセス制御方式
に従ってデータ送受信ができるように予めプロトコルフ
ァミリを備えるLAN用コントローラ４と、伝送路との整
合や波形処理した送受信を行うトランシーバ５とを備え
る。これらインターフェース31〜nは、二重化伝送路11,
12に夫々専用のコントローラ４とトランシーバ５を備
え、コンピュータ21〜2n又は専用のプロセッサが一方の
伝送路11又は12の故障で他方の伝送路12又は11を使って
伝送経路を確保する。
LAN用コントローラ４としては、例えばSMC（STANDARD M
ICROSYSTEMS CORPORATION）社製LAN用LSI、COM9026があ
り、このコントローラはデータパケットの送信と受信を
トーンクパッシングによるデータ衝突を避けた送信権確
立と送信先からのアクノリッジ確認によって行い、伝送
路に異常が発生したりノードの追加，削除が行なわれる
と伝送路のネットワークを再構築するためにリ・コンフ
ィグレーションと呼ばれるデータ転送を実行できない時
間帯（0.8〜0.9秒）を生成し、ノード番号の新規作成等
のシステム再構築を行う。
ICROSYSTEMS CORPORATION）社製LAN用LSI、COM9026があ
り、このコントローラはデータパケットの送信と受信を
トーンクパッシングによるデータ衝突を避けた送信権確
立と送信先からのアクノリッジ確認によって行い、伝送
路に異常が発生したりノードの追加，削除が行なわれる
と伝送路のネットワークを再構築するためにリ・コンフ
ィグレーションと呼ばれるデータ転送を実行できない時
間帯（0.8〜0.9秒）を生成し、ノード番号の新規作成等
のシステム再構築を行う。
D.考案が解決しようとする課題 従来の二重化伝送路によるLANシステムにおいて、LAN用
インターフェース31〜3nは伝送路に異常が発生すると伝
送路のネットワークを再構築するために一定時間データ
転送を不能にする。このとき、伝送路11,12の両系に同
時にデータ転送不能にならないよう、コンピュータ21〜
2n又は専用のプロセッサがプログラム制御を行う。
インターフェース31〜3nは伝送路に異常が発生すると伝
送路のネットワークを再構築するために一定時間データ
転送を不能にする。このとき、伝送路11,12の両系に同
時にデータ転送不能にならないよう、コンピュータ21〜
2n又は専用のプロセッサがプログラム制御を行う。
しかし、コンピュータ又は専用のプロセッサに不具合が
発生してプログラム制御できない状態になると当該モジ
ュールをシステムから切離すための伝送路切換えができ
なくなり、リ・コンフィグレーションの期間には他のモ
ジュール間のデータ伝送不能になる。
発生してプログラム制御できない状態になると当該モジ
ュールをシステムから切離すための伝送路切換えができ
なくなり、リ・コンフィグレーションの期間には他のモ
ジュール間のデータ伝送不能になる。
なお、LAN用コントローラ４はCOM9026ではそれが正常で
あればコンピュータ側の不具合にもトークンデータの入
出力だけは行うことができ、ハードウェア的には伝送路
とは接続状態にあって他のモジュール間の入出力の障害
とはならない。しかし、不具合の発生したモジュールを
正常なモジュールと交換するために、その電源を落した
りすると当該モジュールのLAN用コントローラの機能も
喪失してデータ転送不能になる。
あればコンピュータ側の不具合にもトークンデータの入
出力だけは行うことができ、ハードウェア的には伝送路
とは接続状態にあって他のモジュール間の入出力の障害
とはならない。しかし、不具合の発生したモジュールを
正常なモジュールと交換するために、その電源を落した
りすると当該モジュールのLAN用コントローラの機能も
喪失してデータ転送不能になる。
本考案の目的は、コンピュータ側の不具合発生時にもデ
ータ転送を確保できるLAN用インターフェースを提供す
ることにある。
ータ転送を確保できるLAN用インターフェースを提供す
ることにある。
E.課題を解決するための手段と作用 本考案は、上記目的を達成するため、LAN用コントロー
ラとトランシーバを組とする１系と２系のインターフェ
ースを二重化伝送路に夫々接続し、前記LAN用コントロ
ーラは各モジュール間の情報伝送異常に伝送禁止期間を
発生して当該異常モジュールをシステムから切離すリ・
コンフィグレーション機能を備えるLAN用インターフェ
ースにおいて、各モジュールのコンピュータの異常を検
出するウォッチドグ・タイマと、コンピュータの正常時
にはリセット状態にされ前記タイマがコンピュータの異
常を検出したときにセット状態にされる第１のフリップ
フロップと、前記第１のフリップフロップがセット状態
になったときに１系のLAN用コントローラからの伝送信
号出力を抑止する第１のアンドゲートと、前記第１のフ
リップフロップがセット状態になったときから前記リ・
コンフィグレーションに必要な時間以上になるときにタ
イムアップ出力を得るタイマと、前記第１のフリップフ
ロップがセット状態になったときにセットされ、前記タ
イマのタイムアップ出力でリセットされる第２のフリッ
プフロップと、前記第２のフリップフロップがセット状
態にある期間だけ２系のLAN用コントローラからの伝送
信号出力を有効にする第２のアンドゲートとを備え、コ
ンピュータの異常発生をウォッチドグ・タイマによって
監視し、該異常発生にコンピュータに代って第１と第２
のフリップフロップとタイマ及び第１と第２のアンドゲ
ートからなるゲート手段が１系から２系への伝送路切換
えを行うことで１系のリ・コンフィグレーション期間に
は２系のインターフェースによる伝送機能を確保し、該
期間終了で１系の再構築したシステムで他のモジュール
間伝送を再開し、２系の伝送機能抑止で該２系のリ・コ
ンフィグレーションを行って当該モジュールの切離しを
完了する。
ラとトランシーバを組とする１系と２系のインターフェ
ースを二重化伝送路に夫々接続し、前記LAN用コントロ
ーラは各モジュール間の情報伝送異常に伝送禁止期間を
発生して当該異常モジュールをシステムから切離すリ・
コンフィグレーション機能を備えるLAN用インターフェ
ースにおいて、各モジュールのコンピュータの異常を検
出するウォッチドグ・タイマと、コンピュータの正常時
にはリセット状態にされ前記タイマがコンピュータの異
常を検出したときにセット状態にされる第１のフリップ
フロップと、前記第１のフリップフロップがセット状態
になったときに１系のLAN用コントローラからの伝送信
号出力を抑止する第１のアンドゲートと、前記第１のフ
リップフロップがセット状態になったときから前記リ・
コンフィグレーションに必要な時間以上になるときにタ
イムアップ出力を得るタイマと、前記第１のフリップフ
ロップがセット状態になったときにセットされ、前記タ
イマのタイムアップ出力でリセットされる第２のフリッ
プフロップと、前記第２のフリップフロップがセット状
態にある期間だけ２系のLAN用コントローラからの伝送
信号出力を有効にする第２のアンドゲートとを備え、コ
ンピュータの異常発生をウォッチドグ・タイマによって
監視し、該異常発生にコンピュータに代って第１と第２
のフリップフロップとタイマ及び第１と第２のアンドゲ
ートからなるゲート手段が１系から２系への伝送路切換
えを行うことで１系のリ・コンフィグレーション期間に
は２系のインターフェースによる伝送機能を確保し、該
期間終了で１系の再構築したシステムで他のモジュール
間伝送を再開し、２系の伝送機能抑止で該２系のリ・コ
ンフィグレーションを行って当該モジュールの切離しを
完了する。
F.実施例 第１図は本考案の一実施例を示す伝送路切離回路図であ
る。この伝送路切離回路図は、第２図中のLAN用コント
ローラ４とトランシーバ５の間に設けられ、入力信号TX
1及びTX2は１系と２系夫々コントローラ4,4からの送信
信号を示し、信号WDは各モジュールのコンピュータ21〜
2nのウォッチドグ・トリガ信号を示す。ウォッチドグ・
タイマ11は、コンピュータ側のウォッチドグ・トリガ信
号でトリガされて計時を開始し、そのカウントアップ前
に次回のトリガ信号が与えられないときにコンピュータ
側の異常を検出する。Ｄ型フリップフロップ12はＤ入力
に論理“1"が与えられており、タイマ11のカウントアッ
プ信号をクロック入力としてコンピュータ側の異常をセ
ット状態として記憶する。アンドゲート13はフリップフ
ロップ12のＱ出力をゲート入力としてそのリセット状態
で信号TX1を有効にして該信号TX1をトランシーバ側への
伝送信号として出力する。
る。この伝送路切離回路図は、第２図中のLAN用コント
ローラ４とトランシーバ５の間に設けられ、入力信号TX
1及びTX2は１系と２系夫々コントローラ4,4からの送信
信号を示し、信号WDは各モジュールのコンピュータ21〜
2nのウォッチドグ・トリガ信号を示す。ウォッチドグ・
タイマ11は、コンピュータ側のウォッチドグ・トリガ信
号でトリガされて計時を開始し、そのカウントアップ前
に次回のトリガ信号が与えられないときにコンピュータ
側の異常を検出する。Ｄ型フリップフロップ12はＤ入力
に論理“1"が与えられており、タイマ11のカウントアッ
プ信号をクロック入力としてコンピュータ側の異常をセ
ット状態として記憶する。アンドゲート13はフリップフ
ロップ12のＱ出力をゲート入力としてそのリセット状態
で信号TX1を有効にして該信号TX1をトランシーバ側への
伝送信号として出力する。
タイマ14はフリップフロップ12の出力をトリガ入力と
してそのセット状態でトリガされて計時を開始し、伝送
路のリ・コンフィグレーションに必要な時間以上の計時
によって出力を得る。フリップフロップ15は、フリップ
フロップ12のセット状態でアンドゲート16のゲート入力
を開き、タイマ14のタイムアップ出力で該ゲート16のゲ
ートを閉じる。アンドゲート16はゲートが開かれること
で信号TX2を有効にして該信号をTX2をトランシーバ側へ
の伝送信号として出力する。
してそのセット状態でトリガされて計時を開始し、伝送
路のリ・コンフィグレーションに必要な時間以上の計時
によって出力を得る。フリップフロップ15は、フリップ
フロップ12のセット状態でアンドゲート16のゲート入力
を開き、タイマ14のタイムアップ出力で該ゲート16のゲ
ートを閉じる。アンドゲート16はゲートが開かれること
で信号TX2を有効にして該信号をTX2をトランシーバ側へ
の伝送信号として出力する。
こうした伝送路切離回路図を備えることにより、通常時
にはフリップフロップ12がリセット状態（イニシャルリ
セット）され、ゲート13を通して１系のLAN用コントロ
ーラからの信号TX1を伝送路に送出し、該１系によるモ
ジュール間通信が行なわれる。そして、コンピュータ側
に異常が発生すると、ウォッチドグ・タイマ11がカウン
トアップし、フリップフロップ12をセット状態にし、ゲ
ート13のゲートを閉じると共にフリップフロップ15のセ
ットによってゲート16のゲートを開き、２系のLAN用コ
ントローラからの信号TX2を伝送路に送出する。このと
き、モジュール毎の各LAN用コントローラは１系での伝
送異常として該１系のリ・コンフィグレーションを開始
し、該１系を伝送路から切離たシステム再構築を行う。
この間２系による伝送機能によってコンピュータ異常の
モジュールとはデータ伝送機能を確保する。
にはフリップフロップ12がリセット状態（イニシャルリ
セット）され、ゲート13を通して１系のLAN用コントロ
ーラからの信号TX1を伝送路に送出し、該１系によるモ
ジュール間通信が行なわれる。そして、コンピュータ側
に異常が発生すると、ウォッチドグ・タイマ11がカウン
トアップし、フリップフロップ12をセット状態にし、ゲ
ート13のゲートを閉じると共にフリップフロップ15のセ
ットによってゲート16のゲートを開き、２系のLAN用コ
ントローラからの信号TX2を伝送路に送出する。このと
き、モジュール毎の各LAN用コントローラは１系での伝
送異常として該１系のリ・コンフィグレーションを開始
し、該１系を伝送路から切離たシステム再構築を行う。
この間２系による伝送機能によってコンピュータ異常の
モジュールとはデータ伝送機能を確保する。
次に、１系のリ・コンフィグレーション終了後にタイマ
14がカウントアップし、フリップフロップ15によりゲー
ト16を閉じて２系の伝送回路の信号TX2の出力抑止によ
って該２系のリ・コンフィグレーションを開始し、該２
系もシステムから切離す。
14がカウントアップし、フリップフロップ15によりゲー
ト16を閉じて２系の伝送回路の信号TX2の出力抑止によ
って該２系のリ・コンフィグレーションを開始し、該２
系もシステムから切離す。
従って、モジュールのコンピュータ異常に対して、当該
モジュールをシステムから切離すのにリ・コンフィグレ
ーションが１系と２系が同時に行なわれることなく、１
系と２系の切離しを順次行なうという伝送切離しによっ
てモジュール間データ伝送機能を喪失することなく当該
異常モジュールの自動切離しができる。
モジュールをシステムから切離すのにリ・コンフィグレ
ーションが１系と２系が同時に行なわれることなく、１
系と２系の切離しを順次行なうという伝送切離しによっ
てモジュール間データ伝送機能を喪失することなく当該
異常モジュールの自動切離しができる。
G.考案の効果 以上のとおり、本考案によれば、二重化伝送路によるモ
ジュール間情報伝送を行うためのLAN用インターフェー
スがシステム再構築のために伝送禁止期間を持つシステ
ム構成において、コンピュータの異常発生で１系と２系
を伝送禁止期間以上の時間的ずれを有して自動的に順次
切換えると共に両系を夫々伝送路から切離すようにした
ため、コンピュータ異常にも伝送切換えと切離しが自動
的に行なわれ、しかも他のモジュール間の伝送不能期間
を無くした切離ができる。
ジュール間情報伝送を行うためのLAN用インターフェー
スがシステム再構築のために伝送禁止期間を持つシステ
ム構成において、コンピュータの異常発生で１系と２系
を伝送禁止期間以上の時間的ずれを有して自動的に順次
切換えると共に両系を夫々伝送路から切離すようにした
ため、コンピュータ異常にも伝送切換えと切離しが自動
的に行なわれ、しかも他のモジュール間の伝送不能期間
を無くした切離ができる。
第１図は本考案の一実施例を示す伝送路切離回路図、第
２図は二重化伝送路によるネットワーク構成図である。 11,12…伝送路、21,2n…コンピュータ、31,3n…LAN用イ
ンターフェース、４…LAN用コントローラ、５…トラン
シーバ、11…ウォッチドグ・タイマ、12,15…フリップ
フロップ、14…タイマ。
２図は二重化伝送路によるネットワーク構成図である。 11,12…伝送路、21,2n…コンピュータ、31,3n…LAN用イ
ンターフェース、４…LAN用コントローラ、５…トラン
シーバ、11…ウォッチドグ・タイマ、12,15…フリップ
フロップ、14…タイマ。
Claims (1)
- 【請求項１】LAN用コントローラとトランシーバを組と
する１系と２系のインターフェースを二重化伝送路に夫
々接続し、前記LAN用コントローラは各モジュール間の
情報伝送異常に伝送禁止期間を発生して当該異常モジュ
ールをシステムから切離すリ・コンフィグレーション機
能を備えるLAN用インターフェースにおいて、 各モジュールのコンピュータの異常を検出するウォッチ
ドグ・タイマ（11）と、 コンピュータの正常時にはリセット状態にされ前記タイ
マがコンピュータの異常を検出したときにセット状態に
される第１のフリップフロップ（12）と、 前記第１のフリップフロップがセット状態になったとき
に１系のLAN用コントローラからの伝送信号出力を抑止
する第１のアンドゲート（13）と、 前記第１のフリップフロップがセット状態になったとき
から前記リ・コンフィグレーションに必要な時間以上に
なるときにタイムアップ出力を得るタイマ（14）と、 前記第１のフリップフロップがセット状態になったとき
にセットされ、前記タイマのタイムアップ出力でリセッ
トされる第２のフリップフロップ（15）と、 前記第２のフリップフロップがセット状態にある期間だ
け２系のLAN用コントローラからの伝送信号出力を有効
にする第２のアンドゲート（16）と、 を備えたことを特徴とするLAN用インターフェース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980189U JPH079465Y2 (ja) | 1989-02-22 | 1989-02-22 | Ｌａｎ用インターフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980189U JPH079465Y2 (ja) | 1989-02-22 | 1989-02-22 | Ｌａｎ用インターフェース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02112048U JPH02112048U (ja) | 1990-09-07 |
| JPH079465Y2 true JPH079465Y2 (ja) | 1995-03-06 |
Family
ID=31235630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980189U Expired - Lifetime JPH079465Y2 (ja) | 1989-02-22 | 1989-02-22 | Ｌａｎ用インターフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079465Y2 (ja) |
-
1989
- 1989-02-22 JP JP1980189U patent/JPH079465Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02112048U (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7020076B1 (en) | Fault-tolerant communication channel structures | |
| US5058056A (en) | Workstation takeover control | |
| RU2679706C2 (ru) | Двухканальная архитектура | |
| CN107453913B (zh) | 具备处理器间高速通信的网关冗余方法 | |
| CN113556239A (zh) | 一种极高可靠性二取二数据通信板卡 | |
| CN215268308U (zh) | 一种极高可靠性二取二数据通信板卡 | |
| JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
| KR100198416B1 (ko) | 이중화 제어시스템에서의 동기제어를 위한 동기신호 감시회로 | |
| JP2827713B2 (ja) | 二重化装置 | |
| JP3266841B2 (ja) | 通信制御装置 | |
| JPS6398242A (ja) | 直列データ交換装置 | |
| JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
| CN103516572A (zh) | 内置接口电路 | |
| KR950007438B1 (ko) | 전자교환기용 패킷 버스 장치의 중앙 중재기 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPS58105649A (ja) | ２重ル−プ状デ−タ伝送システムのデ−タ伝送方法 | |
| JPS63285053A (ja) | 網管理装置の障害処理方式 | |
| JPH0756762A (ja) | データ伝送装置 | |
| JP3552149B2 (ja) | 通信制御装置及び通信制御方法 | |
| JP2771385B2 (ja) | データ伝送装置 | |
| CN117608185A (zh) | 一种基于冗余设计的测控系统 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JP3263932B2 (ja) | データ伝送装置 | |
| JP2616246B2 (ja) | デュアル運転二重化装置における系間データのデュアル処理方法およびデュアル運転二重化装置 | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 |