JPH0794703A

JPH0794703A - トンネルトランジスタ

Info

Publication number: JPH0794703A
Application number: JP23709293A
Authority: JP
Inventors: Mitsuteru Kimura; 光照木村
Original assignee: Individual
Current assignee: Individual
Priority date: 1993-09-24
Filing date: 1993-09-24
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】高周波特性がよく、超小形で低消費電力のトン
ネルトランジスタを提供し、更に、電気絶縁膜上の半導
体層にもトンネルトランジスタ素子を形成し、多層化に
よる高密度実装も可能な超ＬＳＩデバイスを提供するこ
とを目的とする。【構成】半導体ダイオードの接合の一部がＭＯＳ形のゲ
ート電極直下にあり、このゲート電極の電位を相対的に
変化させることにより、ＭＯＳ形界面付近の蓄積層を介
するトンネル電流を制御するトンネルトランジスタにお
いて、蓄積層とは異なる伝導形となる不純物を、ＭＯＳ
界面付近に添加し、トンネル電流がＭＯＳ界面準位の影
響を受けにくいようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、小形で高速かつ入力イ
ンピーダンスの大きなトランジスタとして、高速スイッ
チング回路などに使用されるものである。

【０００２】

【従来の技術】本出願人は、先に、トンネルトランジス
タを発明し（特願平４ー１８６５３９）、そこでは、半
導体ダイオードの接合として、半導体と金属の接合であ
るショットキ接合、半導体のｐーｎ⁺接合、または、半
導体のｎーｐ⁺接合を用い、その上に絶縁薄膜を介し
て、トンネル電流を制御するためのゲート電極を設け、
半導体界面付近にトンネル接合が形成できるようにし
て、小形で高速、かつ高入力インピーダンスで低消費電
力のトランジスタを提供した。しかし、これらのトンネ
ルトランジスタ素子を実際に作成してみると、ＭＯＳ界
面準位の影響が大きく、電流Ｉー電圧Ｖにヒステリシス
特性が見られ、周波数特性が悪くなっていることが判明
した。このため、本来の電子または正孔のトンネル効果
を利用したトンネルトランジスタとしての高周波特性の
よいトンネルトランジスタの開発が望まれていた。ま
た、このような高周波特性がよく、超小形化が可能で、
低消費電力のトランジスタを多層化し、高密度実装も可
能な超ＬＳＩデバイスの出現が、強く望まれていた。

【０００３】

【発明が解決しようとする課題】本発明は、本出願人に
より、先に発明されたトンネルトランジスタ（特願平４
ー１８６５３９）を改良し、高周波特性がよく、超小形
で低消費電力のトンネルトランジスタを提供し、更に、
電気絶縁膜上に形成した半導体薄膜層にもトンネルトラ
ンジスタ素子を形成し、多層化による高密度実装も可能
な超ＬＳＩデバイスを提供しようとするものである。

【０００４】

【課題を解決するための手段】本発明では、先の発明の
トンネルトランジスタ、すなわち、半導体の接合として
半導体と金属の接合（ショットキ接合）、半導体のｐー
ｎ⁺接合、または、半導体のｎーｐ⁺接合を用い、その上
に絶縁薄膜を介してゲート電極（絶縁ゲート）を形成
し、このゲート電極に印加するゲート電圧Ｖｇを、蓄積
層が形成される領域の半導体に対して相対的に調節する
ことにより、半導体と金属の接合においては、半導体側
に、ｐーｎ⁺接合においては、ｐ形半導体側に、また、
ｎーｐ⁺接合においては、ｎ形半導体側に高いキャリア
濃度の蓄積層を形成して、それぞれの接合にトンネル接
合を形成させてトンネル電流を流したり、トンネル接合
を消滅させたりして、トンネル接合を流れるトンネル電
流を制御するようにしたトンネルトランジスタにおい
て、蓄積層が形成される領域の半導体の伝導形とは、異
なる伝導形となる不純物を、少なくとも、ゲート電極直
下の半導体表面付近に添加することにより、トンネルキ
ャリアに対してＭＯＳ界面の電位を持ち上げ、トンネル
キャリアがＭＯＳ界面から遠ざかるようにして蓄積層を
介して流れるトンネル電流の大部分がＭＯＳ界面から離
れて流れ、ＭＯＳ界面準位の影響が少なくなるようにし
てある。さらに、本願発明では、電気絶縁膜上の半導体
薄膜層にも１個叉は、複数個のトンネルトランジスタ素
子を形成し、さらに、その上に電気絶縁膜を介して、再
び半導体薄膜層を形成して、そこにもトンネルトランジ
スタ素子列を形成する、と言うように多層化して、立体
構造の超ＬＳＩデバイスができるようにもしている。

【０００５】

【実施例１】図１は、本発明の半導体の接合として、半
導体と金属の接合（ショットキ接合）を用いたときのト
ンネルトランジスタの一実施例の断面図で、ゲート電圧
Ｖｇをｎ形の基板（この場合はアノードに対応）に対し
て相対的に正の電圧（例えば、Ｖｇ＝１０Ｖ）を印加し
たときの断面図である。この実施例のトンネルトランジ
スタは、例えば、次のようにして形成される。１×１０
¹⁷ｃｍ^ー3程度の不純物濃度のｎ形Ｓｉの基板（１）表面
に約０．５ μｍの厚い熱酸化ＳｉＯ２膜（２０）を形
成し、フォトリソグラフィにより６００μｍ角の窓を開
け、ホウ素（Ｂ）を０．０１μｍ程度の浅く、かつ高濃
度（約５×１０¹⁹ｃｍ^ー3）にイオン注入して高濃度添加
層（３）を形成しておく。このホウ素（Ｂ）を添加した
高濃度添加層（３）は、ｐ形の半導体層となり、蓄積層
が形成されるｎ形Ｓｉの基板（１）とは、異なる伝導形
となっている。次にゲートの絶縁薄膜としての０．０８
μｍ程度の薄い熱酸化ＳｉＯ２膜（２０’）をゲート電
極（１０）直下の位置に形成する。その後、ＴｉとＡｕ
とを二層重ねてスパッタ形成し、中央にショットキダイ
オード形成のための５００μｍ角の窓を開け、周囲はゲ
ート電極（１０）となるようにフォトリソグラフィによ
りパターン化する。つぎにＴｉとＡｕの二層薄膜をエッ
チングマスクにして、ショットキ接合形成のための５０
０μｍ角の窓を通して０．０８μｍ程度の薄い熱酸化Ｓ
ｉＯ２膜（２０’）をエッチング除去する。その後、Ｍ
ｏをスパッタ形成し、更に、熱処理することにより、Ｓ
ｉ面が露出した５００μｍ角の窓にモリブデンシリサイ
ド（ＭｏＳｉ２）（２）を形成し、このモリブデンシリ
サイド（２）とｎ形のＳｉ基板（１）との間でのショッ
トキ接合（６）を形成する。つぎに余分のＭｏ膜をエッ
チング除去すれば、ＴｉとＡｕの二層薄膜からなるゲー
ト電極（１０）とモリブデンシリサイド（２）とは電気
的に絶縁される。このようにして形成されたショットキ
接合（６）の外周辺とゲート電極（１０）の内周辺と
は、セルフアライメント形成されるので好都合である。
モリブデンシリサイド（２）の形成の際、このモリブデ
ンシリサイド（２）領域がゲートの絶縁薄膜である薄い
熱酸化ＳｉＯ２膜（２０’）の下部に多少潜り込み、従
ってゲート電極（１０）の下部にショットキ接合（６）
の外周辺が位置するようになる。このため薄い熱酸化Ｓ
ｉＯ２膜（絶縁薄膜）（２０’）の耐圧の問題も解消し
やすく、有効にｎ⁺ 蓄積層（５）を形成できる。つぎ
にプラズマＣＶＤにより絶縁薄膜としての窒化シリコン
薄膜の絶縁膜（２１）を形成し、パターン化し、さら
に、モリブデンシリサイド（２）からオーム性接触を得
るためのコンタクト窓を窒化シリコン薄膜の絶縁膜（２
１）に形成し、アルミニウムを蒸着し、カソード電極
（１１）としてパターン化する。また、ｎ形のＳｉの基
板（１）をアノードとして使用するため、ｎ形Ｓｉの基
板（１）の裏面にＡｕ（Ｓｂ数％含有）を蒸着し、シン
タリングにより高濃度ｎ形層（４）を形成し、アノード
電極（１２）を形成する。もちろん、ショットキ接合
（６）の金属として、モリブデンシリサイド（２）のほ
かに、白金シリサイドなどほかの金属を用いてもよい。

【０００６】以上のようにして形成したトンネルトラン
ジスタに、ショットキ接合が逆方向バイアスになるよう
にカソード端子Ｋとアノード端子Ａに負荷抵抗を通して
電源電圧Ｖｂを印加しておき、ゲート端子Ｇにアノード
端子Ａに対して正の電圧になるようにゲート電圧Ｖｇを
印加していくと、図１に示すように薄い熱酸化ＳｉＯ２
膜（絶縁薄膜）（２０’）の下部のｎ形のＳｉの基板
（１）表面にｎ⁺蓄積層（５）が形成されるようになる
ので、このｎ⁺蓄積層（５）と金属としてのモリブデン
シリサイド（２）との間に、トンネル接合（７）が形成
されるようになり、トンネル電流を主体としたカソード
電流Ｉｋが流れるようになる。この場合、ゲート電極
（１０）の直下の薄い熱酸化ＳｉＯ２膜（絶縁薄膜）
（２０’）の下部のｎ形のＳｉの基板（１）表面には、
高濃度のホウ素（Ｂ）が浅く添加してあるので、このホ
ウ素（Ｂ）の高濃度添加層（３）は、トンネル電子に対
して高電位となるので、トンネル電子はゲート電極（１
０）の直下の薄い熱酸化ＳｉＯ２膜（絶縁薄膜）（２
０’）とその下部のｎ形のＳｉの基板（１）表面との界
面（ＭＯＳ界面）に近づけないようになり、従って、ト
ンネル電流は、ＭＯＳ界面から離れて流れることとな
る。このことは、形成される界面準位にトラップされた
りせずに、トンネル電流が流れるので、界面準位の影響
を受けにくい構造となる。図２には、このときのゲー
ト電圧Ｖｇをｎ形のＳｉの基板（１）に対して正の電圧
を印加した時のエネルギバンド図の概略図を示してあ
る。図２には、ｐ形不純物の高濃度添加層（３）は、高
濃度ｐ形不純物層として書いてあり、この図からこの高
濃度ｐ形不純物層の存在のため、ＭＯＳ界面付近のｎ＋
蓄積層領域の電子に対する電位が上昇し、ショットキ接
合を流れるトンネル電流は、ｎ形半導体のｎ⁺蓄積層領
域のうち伝導帯下端Ｅｃの極小のところの位置付近を主
に流れるので、ＭＯＳ界面の界面準位から少し離れた領
域をトンネル電流が流れる事となり、界面準位の影響を
受け難くなる様子が解かる。このため、界面準位をトン
ネル電子が経由せずに流れるので、高速応答性のトンネ
ルトランジスタとなる。

【０００７】

【実施例２】図３は、本発明の半導体の接合として、半
導体と金属の接合（ショットキ接合）を用い、電気的絶
縁分離をしながら多層構造にし、同一層内および各層に
も多くのトンネルトランジスタ素子を形成した場合の一
実施例の断面図の概略図である。

【０００８】その概要をを説明すると、次のようであ
る。本実施例では、ｐ形のＳｉの基板（１）に島状のｎ
形領域（１ａ１、１ａ２、・・）を不純物拡散により形
成し、それぞれの領域にトンネルトランジスタ素子（５
１ａ、５２ａ、・・・）を形成する。それぞれの島状の
ｎ形領域（１ａ１、１ａ２、・・）は、ｐ形のＳｉの基
板（１）から、ｐｎ接合により電気的に分離されてい
る。このそれぞれの島状のｎ形領域に形成されるトンネ
ルトランジスタ素子（５１ａ、５２ａ、・・・）は、前
記の実施例１に記述した製作方法で形成できる。ただ、
前記の実施例１のトンネルトランジスタにおいては、ア
ノード電極（１２）を基板（１）の裏面に形成してある
が、本実施例２においては、基板（１）の島状のｎ形領
域（１ａ１、１ａ２、・・）表面に形成して、多層化に
備えている。尚、この図３には、描いていないが、島状
のｎ形領域（１ａ１、１ａ２、・・）に形成してあるト
ンネルトランジスタ素子（５１ａ、５２ａ、・・・）列
のカソード電極（１１ａ１、１１ａ２、・・）、ゲート
電極（１０ａ１、１０ａ２・・）やアノード電極（１２
ａ１、１２ａ２、・・）は、細く長く形成して、チップ
の周辺からリード線を引き出すようにしている。最下部
（第１層目）のトンネルトランジスタ素子（５１ａ、５
２ａ、・・・）列の上に、０．５μｍ厚にプラズマＣＶ
ＤによりＳｉＯ２膜などからなる電気絶縁膜（２１ａ）
を形成し、さらにその上にｎ形の半導体薄膜層（１ｂ）
を２μｍ厚程度に堆積させておき、島状のｎ形領域（１
ｂ１、１ｂ２、・・）を形成するために、格子状のｐ形
領域（８ｂ）が半導体薄膜層（１ｂ）を貫通するように
形成してある。そして、これらの島状のｎ形領域（１ｂ
１、１ｂ２、・・）に、第２層目のトンネルトランジス
タ素子（５１ｂ、５２ｂ、・・・）列が形成されてい
る。各トンネルトランジスタ素子（５１ｂ、５２ｂ、・
・・）列からのリード線のとりかたも第１層目のトンネ
ルトランジスタ素子（５１ａ、５２ａ、・・・）列の場
合と同様である。更に、本実施例においては、この上
に、第３層目のトンネルトランジスタ素子（５１ｃ、５
２ｃ、・・・）列が第２層目と同様に電気絶縁膜（２１
ｂ）と格子状のｐ形領域（８ｃ）により絶縁分離された
島状のｎ形領域（１ｃ１、１ｃ２、・・）に形成してあ
る。各層のそれぞれのトンネルトランジスタ素子は、実
施例１に記述したように、カソード（Ｋ１、Ｋ２、・
・）、アノード（Ａ１、Ａ２、・・）、ゲート（Ｇ１、
Ｇ２、・・）をもち、ｐ形の高濃度添加層（３）を有し
ている。各トンネルトランジスタ素子のバイアス電圧の
印加の仕方は、前述の実施例１の場合と同様で、カソー
ド（Ｋ１、Ｋ２、・・）に対してアノード（Ａ１、Ａ
２、・・）を正にバイアスし、ゲート（Ｇ１、Ｇ２、・
・）を、カソード（Ｋ１、Ｋ２、・・）に対して正に大
きくバイアスをした時には、ｎ⁺蓄積層の大きさが増し
てトンネル接合が形成され、アノード（Ａ１、Ａ２、・
・）とカソード（Ｋ１、Ｋ２、・・）間にトンネル電流
が主体となる電流が流れ易くなり、逆にゲート（Ｇ１、
Ｇ２、・・）をカソード（Ｋ１、Ｋ２、・・）に対し
て、小さな正のバイアスをしたり、ゲートのバイアス電
圧Ｖｇがゼロなどのとき、さらには、負のバイアスのと
きなどは、トンネル接合が消滅するなどして、アノード
（Ａ１、Ａ２、・・）とカソード（Ｋ１、Ｋ２、・・）
間に電流が流れにくくなる。

【０００９】ｎ形の半導体薄膜層（１ｂ、１ｃ）として
は、ＳＯＩ技術による単結晶Ｓｉ薄膜が望ましいが、ポ
リシリコンでもアモルファスシリコンでもよい。叉、Ｇ
ａＡｓなどの化合物半導体でもよい。叉、島状のｎ形領
域（１ｂ１、１ｂ２、・・）を形成するために、格子状
のｐ形領域（８ｂ）が半導体薄膜層（１ｂ）を貫通する
ように形成してあるが、格子状のｐ形領域（８ｂ）の形
成の代わりに、エッチング溝を形成してもよく、この溝
を電気絶縁物で充填しておいてもよいことは、明らかで
ある。

【００１０】上記の実施例では、各島状のｎ形領域に１
個のトンネルトランジスタ素子を形成した場合であった
が、２個以上形成してもよい。しかし、この場合は、ア
ノード電極を共有したトンネルトランジスタ素子が形成
されることとなる。

【００１１】以上は、半導体と金属の接合（ショットキ
接合）を用いたトンネルトランジスタの実施例であった
が、半導体のｐーｎ⁺接合や半導体のｎーｐ⁺接合を用い
たトンネルトランジスタの場合は、高いキャリア濃度側
の半導体（ｐーｎ⁺接合においては、ｎ⁺半導体側；ｎー
ｐ⁺接合においては、ｐ⁺半導体側）を金属と見做したシ
ョットキ接合の場合と同様の考え方でよいので、図１や
図３に示した本発明のショットキ接合を用いたトンネル
トランジスタの実施例のショットキ接合におけるモリブ
デンシリサイド（２）部を高いキャリア濃度側の半導体
に置き換えた構造と考えてよい。

【００１２】本発明のトンネルトランジスタは、本実施
例に限定されることはなく、本発明の主旨および作用・
効果が合うならば如何様にも変形しても、もちろん、よ
い。

【００１３】

【発明の効果】以上説明したように、本発明のトンネル
トランジスタでは、電流を制御するために、半導体と金
属の接合であるショットキ接合、半導体のｐーｎ⁺接
合、または、半導体のｎーｐ⁺接合の上に絶縁薄膜を介
してゲート電極を設け、ゲート印加電圧の調整により半
導体界面付近にトンネル接合が形成できるようにしたト
ンネルトランジスタにおいて、その応答速度を遅くさせ
るＭＯＳ界面準位の存在するＭＯＳ界面から実際に流れ
るトンネル電流が離れた領域を流れるように、ＭＯＳ界
面付近に蓄積層が形成される領域の半導体とは異なる伝
導形の不純物を添加した層である高濃度添加層を設け、
そのＭＯＳ界面準位の影響を受け難くさせると共に、多
層化した半導体薄膜層に、これらの多くのトンネルトラ
ンジスタ素子列を形成してあり、しかも、ゲート長は、
トンネル接合を制御するためのものであり、トンネル長
は、せいぜい０．０１μｍ程度であることから、それぞ
れが超小形に形成できるので、本発明のトンネルトラン
ジスタ素子列を用いた超ＬＳＩデバイスが提供できる。
従って、スイッチングトランジスタなどの小形・高速
化、かつ高入力インピーダンス・低消費電力化および高
効率化に役立つ。

【図面の簡単な説明】

【図１】本発明の半導体と金属の接合（ショットキ接
合）を用いたトンネルトランジスタの一実施例の断面図
である。

【図２】本発明の半導体と金属の接合（ショットキ接
合）を用いたトンネルトランジスタのゲート電圧Ｖｇを
アノードに対して、正のバイアス電圧を印加したときの
ＭＯＳ断面におけるエネルギバンド図である。

【図３】本発明のショットキ接合を用いたトンネルトラ
ンジスタのトンネルトランジスタ素子を多層化した半導
体薄膜層にそれぞれ多数形成した場合の一実施例の断面
の概略図を示したものである。

【符号の説明】

１基板２モリブデンシリサイド３高濃度添加層４高濃度ｎ形層５ｎ⁺蓄積層６ショットキ接合７トンネル接合８ａ、８ｂ、８ｃｐ形領域１０、１０ａ１、１０ａ２、・・ゲート電極１１、１１ａ１、１１ａ２、・・カソード電極１２、１２ａ１、１２ａ２、・・アノード電極２０厚い熱酸化ＳｉＯ２膜２０’ 薄い熱酸化ＳｉＯ２膜（絶縁薄膜）２１、２２窒化シリコン膜やＳｉＯ２膜などの絶縁薄
膜

Claims

【特許請求の範囲】

【請求項１】半導体ダイオードの接合の一部がＭＯＳ
形のゲート電極直下にあり、このゲート電極の電位を相
対的に変化させることにより、前記半導体ダイオードの
接合の一部でＭＯＳ形界面付近に形成される蓄積層の大
きさが変化するようにすると共に、この蓄積層を介する
トンネル接合が形成されたり、消滅したりするようにし
て、前記半導体ダイオードの接合のうち、蓄積層を介し
て流れるトンネル電流が制御できるようにしたトンネル
トランジスタにおいて、蓄積層が形成される領域の半導
体の伝導形とは異なる伝導形となる不純物を、少なくと
もゲート電極直下の半導体表面付近に添加することによ
り、その半導体表面付近の電位を変化させて、前記蓄積
層を介して流れるトンネル電流の大部分がＭＯＳ界面か
ら離れて流れるようにして、ＭＯＳ界面準位の影響が少
なくなるようにしたことを特徴とするトンネルトランジ
スタ。
【請求項２】トンネル電流が流れる半導体ダイオードの
接合が、電気絶縁膜上の半導体薄膜層に形成されたこと
を特徴とする請求項１記載のトンネルトランジスタ。