JPH0795254A - 固定放送ユニットと移動放送ユニットとの間のディジタル無線周波放送伝送路を形成する機器向けの装置 - Google Patents

固定放送ユニットと移動放送ユニットとの間のディジタル無線周波放送伝送路を形成する機器向けの装置

Info

Publication number
JPH0795254A
JPH0795254A JP19427894A JP19427894A JPH0795254A JP H0795254 A JPH0795254 A JP H0795254A JP 19427894 A JP19427894 A JP 19427894A JP 19427894 A JP19427894 A JP 19427894A JP H0795254 A JPH0795254 A JP H0795254A
Authority
JP
Japan
Prior art keywords
data
signal
checksum
radio frequency
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19427894A
Other languages
English (en)
Inventor
Anthony P Hulbert
ピーター ハルバート アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roke Manor Research Ltd
Original Assignee
Roke Manor Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roke Manor Research Ltd filed Critical Roke Manor Research Ltd
Publication of JPH0795254A publication Critical patent/JPH0795254A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 (修正有) 【目的】伝送された信号のパイロット内容の中に含まれ
ている付加的なエネルギを最小値へ低減させる。 【構成】RaKeフィンガ20は、信号の同相成分1を
処理する信号相関器2及び直角位相成分Qを処理する信
号相関器4とそれらに接続する半線形乗算器6,8、さ
らにWiener形フィルタ14,16、加算回路18
で構成される。加算回路18は別の加算回路28に接続
される。この加算回路には他のRaKeフィンガ22,
24,26の各加算回路に接続されていて、その出力側
はハード制限装置30に接続される。この制限装置の出
力側は、各RaKeフィンガの半線形乗算器に帰還接続
される。データ出力は加算回路28から得られる。予測
値は、受信エネルギ全体の予測を形成するためにRaK
eフィンガ20,22,24,26を介して加算器34
の中で組合され、受信された予測値はシフトレジスタ3
5において蓄積され、シフトレジスタ35の内容の最小
値を得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、固定放送ユニットと移
動放送ユニットとの間のディジタル無線周波放送伝送路
を形成する機器向けの装置に関する。
【0002】
【従来の技術】この種の放送路は英国特許出願公開公報
第9304901.3号公報に示されている。この出願
公報は、同相の振幅Iと、直角位相Qの振幅と、例えば
分散スペクトルパイロット信号の成分の良好な評価を与
えるためのWiener形フィルタの使用を記載する。
【0003】通常は、完全にコヒーレントな復調を必要
とする変調形式は既知の伝送またはパイロット伝送の所
定の構成を含む必要がある。その理由は、復調のため
に、データ伝送だけにもとづくいかなる形式の復調にお
いてもさけられない位相の不明瞭性による。この種の構
成にいおいて、伝送される信号のパイロット内容は所定
の量の付加的なエネルギを含む。
【0004】この付加的なエネルギを最小値へ低減させ
る構成が用いられると有利である。
【0005】
【発明が解決しようとする課題】本発明の課題は、伝送
された信号のパイロット内容の中に含まれている付加的
なエネルギが最小値へ低減されるようにした固定放送ユ
ニットと移動放送ユニットとの間のディジタル無線周波
放送伝送路を形成する機器向けの装置を提供することで
ある。
【0006】
【課題を解決するための手段】この課題は本発明により
次のようにして解決されている。即ちこの装置は入力信
号を受信する手段と、データを復号化して、反転された
データの各々の可能な組のための入力信号におけるデー
タのフレームの正しい検出のための総合的信頼性距離
(メトリツク)を算出装置と、各々の反転のための距離
を比較する比較装置と、最も高い距離を選択する装置と
を備える構成により解決されている。
【0007】次に本発明の実施例を図面を用いて説明す
る。
【0008】
【実施例】本発明は、いかなる位相不明瞭性も分析する
ためのエラー制御符号の中に含まれている冗長情報にも
とづく。差動2相シフトキーイング信号である2相シフ
トキーイング信号が伝送される。この信号は、図1と図
2に示されているいずれかの復調器を用いて復調され
る。
【0009】図1に示されている様に決定指向Wienerフ
ィルタ復調器は、信号の同相成分Iを処理する第1の信
号相関器2と、入力信号の直角位相成分Qを処理する第
2の信号相関器4を含む。入力信号はダウンコンバータ
から受信される。各々の信号相関器2,4からの出力側
は半線形乗算器6,8の入力側へそれぞれ接続されてお
り、さらに線形乗算器10,12の第1入力側へそれぞ
れ接続されている。各々の半線形乗算器6,8からの出
力側はWiener形フィルタ14,16の入力側にそれぞれ
接続されている各々のWiener形フィルタ14,16から
の出力側は、線形乗算器10,12の第2入力側へそれ
ぞれ接続されている。線形乗算器10,12の各々から
の出力は加算装置18の入力側へ接続されている。前述
の回路は唯1つのRakeフィンガ20の構成内容であ
り、その他のRakeフィンガ22,24,26は装置
の回路を含むことは理解されるであろう。
【0010】線形乗算器31,32、加算回路33,3
4およびシフトレジスタ35,36は以後に詳述する。
【0011】加算回路18の出力側は別の加算回路28
ヘ接続されている。加算回路28は複数個の他のRak
eフィンガから類似の出力を入力される。加算回路28
の出力側はハード制限装置30の入力側へ接続されてい
る。この制限装置の出力側は各々の半線形乗算器6,8
の別の入力側へ帰還接続されている。データ出力は加算
回路28の出力側から送出される。
【0012】図2に示されている複数個のRakeフィ
ンガ40,42,44,46は、それぞれ次の回路素子
を有する。各々のRakeフィンガは、入力信号の同相
成分Iを処理する第1信号相関器48と、入力信号の直
角成分を処理する第2の信号相関器50を含む。
【0013】入力信号はダウンコンバータから受信され
る。相関器48は半線形乗算器52の入力側と、線形乗
算器54の第1入力側へ接続されている。半線形乗算器
52からの出力側は信号シフトレジスタ56と、過去
(Past)サンプル対称フィルタ58と、1ステップ
予測器60へそれぞれ接続されている。信号シフトレジ
スタ56と過去サンプル対称フィルタ58からの出力側
は、別の線形乗算器62の入力側へそれぞれ接続されて
いる。1ステップ予測器60からの出力側は線形乗算器
54の第2入力側へ接続されている。線形乗算器62か
らの出力側は第1加算回路64へ接続されており、線形
乗算器54からの出力側は第2加算回路66の入力側へ
接続されている。
【0014】信号相関器50からの出力側は別の半線形
乗算器68の入力側と線形乗算器70の第1入力側へ接
続されている。半線形乗算器68からの出力側は信号シ
フトレジスタ72の入力側、1ステップ予測器74の入
力側、および別の過去サンプル対称フィルタ76の入力
側へ接続されている。信号シフトレジスタ72からの出
力側と過去サンプル対称フィルタ76からの出力側は、
線形乗算器78の入力側へそれぞれ接続されている。1
ステップ予測器74からの出力側は線形乗算器70の第
2入力側と接続されている。線形乗算器70からの出力
側は、加算回路66の第2入力側と接続されている。線
形乗算器78からの出力側は加算回路64の第2入力側
へ接続されている。加算回路64からの出力側は別の加
算回路80へ接続されている。加算回路80は複数個の
他のRakeフィンガからの相応の出力を受信してその
出力側にデータ信号を送出する。加算回路80からの出
力側はハード制御装置82へも接続されている。この制
限装置82の出力側は各々のRakeフィンガにおける
過去サンプル対称フィルタの入力側へ帰還接続されてい
る。加算回路66からの出力側は別の加算回路84の入
力側へ接続されている。加算回路84からの出力側は別
の制限回路86へ接続されている。この制限回路の出力
側は、各々のRakeフィンガにおける半線形乗算器5
2,68の各々の別の入力側へ接続されている。
【0015】上述の回路図は本発明を実施するために用
いられ、それらの動作は、図1の装置に関しては出願中
の英国特許出願公開公報第9304901.3号に示さ
れており、図2装置に関しては英国特許出願公開公報第
9309748.3号公報に示されている。
【0016】復調されたデータは全部またはその一部が
反転される。通常は搬送波の基準の意味は任意に次のよ
うに前提されている、即ち1つの信号バースト内には反
転が含まれていないこと、および反転されたデータを復
調する確率が50%であることが前提とされている。
【0017】もし1つの伝送フレームの間中に、全部の
レークフィンガを伴う深いフェードが生ずると、決定の
導びかれるパイロットがこのフェードの間中に失われ
る。信号がフェードから送出されるにつれて基準が新た
に得られると、この基準はフェードの前の確率とは反対
の50%の確率を有する。しかしこのようなフェードの
時間においてまたはこの時間の近傍における以外に基準
の反転が生ずる確率はほとんどない。そのためもっとも
深いフェードが識別できると、データ反転し得る場所も
特定される。
【0018】このことを実施する目的で信号フェーディ
ングは、上述のように1ステップ予測器または過去サン
プル対称フィルタによるチャンネル予測により検出でき
る1つの伝送フレームにわたる信号エネルギのプロフィ
ルは、1ステップ予測器からの出力または過去のサンプ
ル対称フィルタからの複数個の出力を2乗して加算する
ことにより得られる。1フレームの全部または一部の反
転または非反転のもっともあり得る選択は、前向き誤り
信号訂正符号化(FEC)および誤り検知検査合計(E
DC)から、または理想的には両者の組合せから定める
ことができる。このことは次のようにして達せられる。
【0019】前向き誤り信号訂正符号化だけが用いられ
る時は、反転の可能な組の各々のために、データが復号
化されてこのフレームの正しい検出のための全体の信頼
性の値が算出される。このことは通常は、この復号化さ
れたデータシーケンスのための事後確率となるか、これ
と密接に関連する。例えば重畳符号化の場合は、これ
は、最後の選択された経路に相応する経路値にすぎな
い。反転の各々の選択のために、これらの値が比較され
て、最も高い値を形成するこれらの比較から1つの選択
がなされる。符号語の補数も符号語であるような符号た
とえば周期的な符号は、使用されない。
【0020】誤り検知検査合計を用いると、このデータ
は復号化されてこの検査合計が適用される。これが正し
いとデータは受容される。正しくない時はこのデータは
反転されて検査合計が再び適用される。正しい時にはこ
の過程は終了され、そうでない時は、フェードにわたる
最小の全部の予測された信号の点の片側におけるデータ
が反転されて、この過程が繰り返される。このことがで
きないバースト全体が反転され、検査合計が成功するま
で最小の信号の場所を探す。再び、符号語の補助を有す
る符号は符号語としては使用されない。この制限は、既
知のデータの1ビットが、符号化に先行するソースデー
タへ加算される時は、除去される。このビットが反転さ
れるとこのデータは正しくないことは明らかでる。この
アプローチはランダムエラーを対象とするため、前向き
誤り訂正符号化と組合せて最良に使用される。
【0021】前向き誤り訂正符号化と誤り検知検査合計
とを組合せる時は、前向き誤り訂正符号化と誤り検知検
査合計とが両方とも適用される。正しい時はこの過程は
停止し、正しくない時は、初期の復号化が得られるま
で、1つの手順がエラー検出符号化の前述の場合に対し
て説明したように連続される。
【0022】可能な反転の複数個の点を選択する時は、
フェードを分離する必要がある。同じフェードの底にま
たは近傍にすべて間隔が密の多数の点を識別することは
好ましくない。このことは次の事実を用いることにより
達成される。即ちフェードの分離が、存在しているフェ
ーディング状態たとえば車両のスピード等に対してチャ
ンネルの相関時間に関連づけられるという事実を用いる
ことより、達成される。そのため相関時間の予測が必要
とされる。この相関時間の近似値は、どちらかの予測フ
ィルタ機種が使用されているかを検査することにより、
得られる。
【0023】フェードは次のアルゴリズムにより識別さ
れる。
【0024】1) 利用可能なフレームにわたり最小の
信号レベルを有する点を識別せよ。
【0025】2) これがこのフレームのいずれかの端
からのn個(nは小さい数である)のビットよりも大き
い時は、これをフェードのリストへ加算せよ。
【0026】3) 最後の最小の信号レベル点(ステッ
プ2において使用されようとされまいと)を囲む全部の
点を相関時間の±X倍の距離へ(または、これが一方の
方向において著しく小さい時はフレームの端の外へ)移
動せよ(または任意の高い信号レベルへセットせよ)。
【0027】4) 全部の必要とされる点が識別される
までステップ1から反復せよ。
【0028】5) 全部の点が識別された時は、重みの
低下する順序のリストを得る目的で、リストの順序を反
転せよ。そのため最も深いフェードは基準反転のための
もっとも可能な点となる。
【0029】上述のステップ2が用いられる理由は、フ
レームのいずれかの側または両端のフェージングが初期
の反転によりカバーされるからである。
【0030】nの値は、チャンネル予測ではノイズがな
い時はゼロであろう。しかし実際には小さい数へセット
される。その目的は、最小信号レベルがフレームの端に
あるが、このノイズはこの事実をかくすための可能性を
与えるためである。さらに最も深いフェードがフレーム
の端からわずか数ビットの時は、これらの数ビットだけ
が作用を受けてこれらのビットは前向き誤り信号訂正手
順により補正される。
【0031】ステップ3における係数Xは、ウィーナフ
ィルタの選択により適用される可能な相関時間の範囲の
ために最適な値へ、経験的にセットする必要がある。
【0032】図1にもどる。図1はDPSKのための通
常の決定指向チャンネル予測復調器を示す。この復調器
は、リニヤ乗算器31,32と加算回路33により変形
される。これらは各々のレーキフィンガのために共に信
号エネルギ予測器とシフトレジスタ35,36を含む。
予測値は、任意の点における受信エネルギの全体の予測
を形成する目的で、レークフィンガを介して加算回路3
4の中で組合される。この受信された予測値はシフトレ
ジスタ35において累積される。シフトレジスタ35は
伝送フレームの終わりに、このフレームの伝送の期間に
わたる信号エネルギのプロフィルを含む。
【0033】図3に示されている様に、本発明を実施す
る回路は、図1の加算回路34からの出力を受信するた
めに接続されている。シフトレジスタ35を含む。シフ
トレジスタはその出力側は入力側へループ帰還接続され
ており、その出力側は比較回路100の入力側とレジス
タ102へも接続されている。カウンタ106はその出
力側がレジスタ104の入力側と接続されている。レジ
スタ104からの出力側は別のカウンタ108の入力側
へ接続されている。レジスタ102からの出力側は比較
回路100の別の入力側へ接続されている。書込信号を
表わす、比較回路100の出力はレジスタ102と10
4の書込入力側へ加えられる。カウンタ108からの出
力は、切換え可能な反転段112を制御するために接続
されているゼロラッチ回路の出力側へ加えられる。反転
段112はシフトレジスタ37の帰還ループ路の中に接
続されている。シフトレジスタ37は、図1に示されて
いるシフトレジスタ36から負荷を受けるために接続さ
れている。シフトレジスタ37からの出力はインターリ
ーブ解除回路114の入力側へ接続されている。インタ
ーリーブ解除回路の出力側はViterb復号化器116へ接
続されている。復号化器116からの出力側は検査合計
回路118の入力側へ接続されている。
【0034】カウンタ106、カウンタ108およびシ
フトレジスタ35,37は、例えば図1の回路から初期
化されるクロック入力信号を受信する。
【0035】本発明の目的は最小のためのプロフィルを
求めることである。図3は本発明の有利な実施例の構成
を示す。この図はディジタルハードウエア装置を示す。
これにより、信号内の最小のエネルギ場所が求められ
る。この回路は次のように動作する。
【0036】シフトレジスタ35は復号化器により初期
化され、信号エネルギの記憶されたプロフィルを有す
る。シフトレジスタ35はループ化されたフィードバッ
ク回路の中に接続されていて、シフトレジスタの相続く
内容が周期化されて循環されるように、クロック制御さ
れる。シフトレジスタ35がクロック制御されるにつれ
て、その出力は比較回路100へ供給される。比較回路
の他方の入力側は、任意に高い値を含む目的で初期化さ
れるレジスタ102へ接続されている。シフトレジスタ
35の内容が比較回路100を周期的に循環するにつれ
て出力は、シフトレジスタ35からのその入力がシフト
レジスタ102からのその入力よりも大きいか小さいか
に依存して変化する。シフトレジスタ35からの入力の
方が小さい時はいつでも、比較回路100の出力側は高
い値へ移行し、レジスタ102の書込入力側を高い値へ
移行させ、このレジスタの内容をシフトレジスタ35の
出力で書き換える。このようにしてシフトレジスタ35
の内容が循環されると、レジスタ102は常にそれまで
存在する最小値を含む、この動作と並行してカウンタ1
06は、シフトレジスタ35の循環数を計数する目的で
クロック制御される。比較回路100の出力が高い値へ
移行すると、いつでもこのカウンタの内容はもう1つの
レジスタ104の中へ書き込まれる。シフトレジスタ3
5の全部のサイクルが完了した時に、レジスタ104
は、最小の入力の位置に相応するシフトレジスタ35の
シフトを含む。
【0037】レジスタ104の内容は位相の補償されて
復調されたデータのコピーをシフトさせるために後述の
様に用いられる。シフトレジスタ35と同様にシフトレ
ジスタ37は、図1のデータ出力線路へ接続されている
シフトレジスタ36の内容のコピーを含む。シフトレジ
スタ37は周期的にクロック制御され、切換え可能な反
転段112を含む帰還路を含む。カウントダウンするカ
ウンタ回路108は、レジスタ104の内容により初期
化され、そのためカウンタ回路108がカウントダウン
するにつれて、最小エネルギの場所に相応するシフトに
おいてゼロへ計数する。この点においてカウンタ回路1
08は出力を、ラッチされたゼロ回路110を介して発
生する。このゼロ回路は切換え可能な反転段112を次
のように制御する。即ちこのシフトに続いて全部の他の
データがコピーされてシフトレジスタ37の中へ戻され
て反転されそのためシフトレジスタの完全な循環に続い
て、データの一部が残りのデータに対して反転される。
この動作に続いてシフトレジスタ37の出力はクロック
制御されてインターリーブ解除回路114へ入力され
る。インターリーブ解除回路114の出力はViterbi復
号化器116へ加えられ、検査合計が回路110により
実施される。検査合計が正しいデータを与えると、以後
の動作は必要とされず、シフトレジスタ37の内容は反
転されてインターリーブ解除回路へ加えられてこの過程
が繰り返される。
【0038】当業者は、図1の復調器に関連づけて図3
を用いて説明された実施例を図2に示された復調器と関
連づけて用いることもできる。
【図面の簡単な説明】
【図1】決定指向Wienerフィルタ復調器を用いた
差動2相シフトキーイング受信機のブロック図である。
【図2】ダブルパス決定指向復調器を有する受信機のブ
ロック図。
【図3】図1および図2と関連づけて本発明を実施する
回路のブロック図を示す。
【符号の説明】
2,4 信号相関器、 6,8,10,12 乗算器、
14,16 フィルタ、 18 加算回路、 20,
22,24,26,40,42,44,46Rakeフ
ィンガ、 31,32,33,34 乗算器、 35,
36 シフトレジスタ、 48,50 信号相関器、
52,54,62 乗算器、 56レジスタ、 58
フィルタ、 60 予測器、 64,66 加算回路、
68,70 乗算器、 72 シフトレジスタ、 7
4 予測器、 76 フィルタ、 78 乗算器、 8
0 加算回路、 82 ハード制限装置、 84 加算
回路、 86 制限回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 固定放送ユニットと移動放送ユニットと
    の間のディジタル無線周波放送伝送路を形成する機器向
    けの装置において、該装置は入力信号を受信する手段
    と、データを復号化して、反転されたデータの各々の可
    能な組のための入力信号におけるデータのフレームの正
    しい検出のための総合的信頼性距離(メトリツク)を算
    出する装置と、各々の反転のための距離を比較する比較
    装置と、最も高い距離(メトリツク)を選択する装置と
    を備えることを特徴とする、固定放送ユニットと移動放
    送ユニットとの間のディジタル無線周波放送伝送路を形
    成する機器向けの装置。
  2. 【請求項2】 固定放送ユニットと移動放送ユニットと
    の間のディジタル無線周波放送伝送路を形成する機器向
    けの装置において、該装置は、入力信号を受信する手段
    と、該入力信号を復調する手段と、復調された信号へ検
    査合計(チェックサム)を加える手段と、データが検査
    合計(チェックサム)と一致するか否かを確認する手段
    と、もし一致しない時はデータを反転して検査合計を再
    び加える手段とを備えていることを特徴とする、固定放
    送ユニットと移動放送ユニットとの間のディジタル無線
    周波放送伝送路を形成する機器向けの装置。
  3. 【請求項3】 データが検査合計と一致ないし相応しな
    い時は、フェード(ないし消失)に係わる、最小のトー
    タルの予測された信号の1つの点の一方の側のデータを
    反転して検査合計を再び加える、請求項2記載の装置。
  4. 【請求項4】 データが受信されない時は、データバー
    ストが、検査合計が成功する迄、最小の信号の各々の場
    所のために反転される、請求項3記載の装置。
  5. 【請求項5】 実質的に前述の請求項1および2記載の
    装置。
  6. 【請求項6】 信号フェード(ないし消失)は次のアル
    ゴリズムにより識別される、即ち 1) 利用可能なフレームにわたり最小の信号レベルを
    有する点を識別せよ。 2) これがこのフレームのいずれかの端からのn個
    (nは小さい数である)のビットよりも大きい時は、こ
    れをフェード(ないし消失)のリストへ加算せよ。 3) 最後の最小の信号レベル点を囲む全部の点を相関
    時間の±X倍の距離へ移動せよ。 4) 全部の必要とされる点が識別されるまでステップ
    1から反復せよ。 5) 全部の点が識別された時は、重みの低下する順序
    のリストを得る目的で、リストの順序を反転せよ。 というアルゴリズムにより識別される、請求項1から5
    までのいずれか1項記載の装置。
  7. 【請求項7】 係数Xが、使用されるウィーナフィルタ
    の選択により含まれる可能な相関時間の範囲のために最
    適な値へ、経験的に選定される請求項6記載の装置。
JP19427894A 1993-08-18 1994-08-18 固定放送ユニットと移動放送ユニットとの間のディジタル無線周波放送伝送路を形成する機器向けの装置 Pending JPH0795254A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9317173A GB2281179B (en) 1993-08-18 1993-08-18 Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
GB9317173.4 1993-08-18

Publications (1)

Publication Number Publication Date
JPH0795254A true JPH0795254A (ja) 1995-04-07

Family

ID=10740674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19427894A Pending JPH0795254A (ja) 1993-08-18 1994-08-18 固定放送ユニットと移動放送ユニットとの間のディジタル無線周波放送伝送路を形成する機器向けの装置

Country Status (6)

Country Link
EP (1) EP0639913B1 (ja)
JP (1) JPH0795254A (ja)
CN (1) CN1052135C (ja)
DE (1) DE69426004T2 (ja)
ES (1) ES2151524T3 (ja)
GB (1) GB2281179B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69618200T2 (de) * 1995-07-07 2002-06-20 Nortel Networks Ltd., St.Laurent Trägerrückgewinnung für digital phasenmodulierte signale, mittels einer phasemmodulierte bekannten folge
KR100229042B1 (ko) * 1997-04-26 1999-11-01 윤종용 하드웨어소모 감소 및 탐색성능이 향상된 레이크 수신기

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806647A (en) * 1972-07-28 1974-04-23 Communications Satellite Corp Phase ambiguity resolution system using convolutional coding-threshold decoding
GB2116403B (en) * 1982-03-01 1985-10-23 British Broadcasting Corp Improvements relating to digital data transmission
GB8609711D0 (en) * 1986-04-21 1986-05-29 Clark A P Channel estimation & detection
US5311523A (en) * 1988-12-08 1994-05-10 Kabushiki Kaisha Toshiba Carrier phase synchronous type maximum likelihood decoder
ES2074058T3 (es) * 1989-01-27 1995-09-01 Siemens Ag Procedimiento para el tratamiento de palabras codificadas binarias supervisables en la paridad, que experimentan en el transcurso de su transmision una atenuacion digital y/o conversion de codigo.
DE3910739C3 (de) * 1989-04-03 1996-11-21 Deutsche Forsch Luft Raumfahrt Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
US5150369A (en) * 1989-06-13 1992-09-22 Costa Tony M High-speed convolutional decoder
US5111483A (en) * 1989-08-07 1992-05-05 Motorola, Inc. Trellis decoder
US5073940A (en) * 1989-11-24 1991-12-17 General Electric Company Method for protecting multi-pulse coders from fading and random pattern bit errors
GB2238692B (en) * 1989-11-29 1993-12-01 Technophone Ltd Data symbol estimation
US5097507A (en) * 1989-12-22 1992-03-17 General Electric Company Fading bit error protection for digital cellular multi-pulse speech coder
US5027374A (en) * 1990-03-26 1991-06-25 Motorola, Inc. Bit serial Viterbi decoder add/compare/select array
GB2246272B (en) * 1990-07-19 1994-09-14 Technophone Ltd Maximum likelihood sequence detector
GB2248999B (en) * 1990-10-17 1994-09-21 Racal Vodafone Ltd Telecommunication networks
US5230003A (en) * 1991-02-08 1993-07-20 Ericsson-Ge Mobile Communications Holding, Inc. Decoding system for distinguishing different types of convolutionally-encoded signals
NZ243768A (en) * 1991-07-31 1995-04-27 Telstra Corp Ltd Radio telephone network access control according to identity of calling unit
JP2876497B2 (ja) * 1991-08-23 1999-03-31 松下電器産業株式会社 誤り訂正符復号化方法およびその装置
JP2768621B2 (ja) * 1993-06-25 1998-06-25 沖電気工業株式会社 分散送信される畳み込み符号の復号装置

Also Published As

Publication number Publication date
GB9317173D0 (en) 1993-10-06
GB2281179A (en) 1995-02-22
DE69426004D1 (de) 2000-11-02
ES2151524T3 (es) 2001-01-01
GB2281179B (en) 1998-03-11
DE69426004T2 (de) 2001-05-17
CN1052135C (zh) 2000-05-03
EP0639913A1 (en) 1995-02-22
CN1111048A (zh) 1995-11-01
EP0639913B1 (en) 2000-09-27

Similar Documents

Publication Publication Date Title
US4763331A (en) Method for decoding error correcting block codes
US6427219B1 (en) Method and apparatus for detecting and correcting errors using cyclic redundancy check
JP3187036B2 (ja) デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器
JP3817699B2 (ja) クラッシュ引き算機能を具備したパケットデータ送信
US4290140A (en) Combined coherent frequency and phase shift keying modulation system
EP0692895B1 (en) Demodulator using differential detection
JPH05315977A (ja) 軟判定最尤復号方法および復号器
JPS62222745A (ja) 復調装置
US6181749B1 (en) Diversity reception apparatus
WO2000072497A1 (en) A method for interactive demodulation and decoding for a system with coding and differential demodulation
US5850403A (en) Process of selectively protecting information bits against transmission errors
CA2131488C (en) Computationally efficient data decoder and method used therein
WO1994028622A1 (en) A data decoder and method for use therein using a dynamically indexed channel state metric
US5717723A (en) Apparatus for use in equipment providing a digital radio link between a fixed radio unit and a mobile radio unit
JPS602812B2 (ja) 誤まり訂正符号デ−タの復号器
EP0639913B1 (en) Method for resolving phase ambiguities in a DPSK radio link
JP2000004192A (ja) ダイバーシチ受信装置
US7386779B2 (en) Systems and methods for correcting errors in a received frame
JPH066400A (ja) ビット尤度演算装置
US7155656B1 (en) Method and system for decoding of binary shortened cyclic code
JPH04219028A (ja) 軟判定ビタビ復号方法
JPS5881356A (ja) 誤り制御方式
US3577186A (en) Inversion-tolerant random error correcting digital data transmission system
JP3052025B2 (ja) ダイバーシチ無線送受信方式
RU2271604C2 (ru) Способ автоматического выбора исходного помехоустойчивого кода и устройство для его осуществления