JPH0795572A - 画像符号化装置 - Google Patents
画像符号化装置Info
- Publication number
- JPH0795572A JPH0795572A JP25511393A JP25511393A JPH0795572A JP H0795572 A JPH0795572 A JP H0795572A JP 25511393 A JP25511393 A JP 25511393A JP 25511393 A JP25511393 A JP 25511393A JP H0795572 A JPH0795572 A JP H0795572A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coding
- image
- encoding
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
- H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/103—Selection of coding mode or of prediction mode
- H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/115—Selection of the code volume for a coding unit prior to coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 高速多量の画像信号に対しても、動き補償予
測符号化を良好に適用することができ、しかも低コスト
にて製造することができるとともに、優れた安定性が得
られる画像符号化装置を提供する。 【構成】 ｎ個の符号化回路１０８〜１１８およびバッ
ファメモリ１２０〜１３０を設け、これらを並列に動作
させるとともに、１フィールド、または１フレームの画
像信号を縦方向にｍ分割した領域単位で、前記ｎ個のバ
ッファメモリ１２０〜１３０に蓄えられたデータの蓄積
総量１３６を計算し、その蓄積総量１３６に基づいて符
号化パラメータ制御係数１４０を変更して符号化データ
１５０〜１６０の発生量を制御することによって、それ
ぞれの回路における動作速度をそれほど高速にしなくて
も、大量の画像信号に対して素早く動き補償予測符号化
を行うことができるようにする。
測符号化を良好に適用することができ、しかも低コスト
にて製造することができるとともに、優れた安定性が得
られる画像符号化装置を提供する。 【構成】 ｎ個の符号化回路１０８〜１１８およびバッ
ファメモリ１２０〜１３０を設け、これらを並列に動作
させるとともに、１フィールド、または１フレームの画
像信号を縦方向にｍ分割した領域単位で、前記ｎ個のバ
ッファメモリ１２０〜１３０に蓄えられたデータの蓄積
総量１３６を計算し、その蓄積総量１３６に基づいて符
号化パラメータ制御係数１４０を変更して符号化データ
１５０〜１６０の発生量を制御することによって、それ
ぞれの回路における動作速度をそれほど高速にしなくて
も、大量の画像信号に対して素早く動き補償予測符号化
を行うことができるようにする。
Description
【０００１】
【産業上の利用分野】本発明は可変長符号化手段を用い
た画像符号化装置に関するもので、特に可変長符号化手
段からの発生情報量の制御に関する。
た画像符号化装置に関するもので、特に可変長符号化手
段からの発生情報量の制御に関する。
【０００２】
【従来の技術】従来、動画像のディジタル伝送の分野に
あっては、高能率符号化技術の研究が盛んに行われ、低
いデータレートでも良好な画像伝送が行える『動き補償
予測符号化を用いた画像符号化装置』が実現されてい
る。
あっては、高能率符号化技術の研究が盛んに行われ、低
いデータレートでも良好な画像伝送が行える『動き補償
予測符号化を用いた画像符号化装置』が実現されてい
る。
【０００３】図３に従来の動き補償予測符号化を用いた
画像符号化装置の概略ブロック図を示す。この画像符号
化装置は、入力端子３０２、アナログ−ディジタル（以
下、Ａ／Ｄと記す）変換回路３０４、符号化回路３０
６、バッファメモリ３５２、出力端子３５４、符号化パ
ラメータ制御回路３６０から構成されている。
画像符号化装置の概略ブロック図を示す。この画像符号
化装置は、入力端子３０２、アナログ−ディジタル（以
下、Ａ／Ｄと記す）変換回路３０４、符号化回路３０
６、バッファメモリ３５２、出力端子３５４、符号化パ
ラメータ制御回路３６０から構成されている。
【０００４】そして、前記符号化回路３０６は予測誤差
算出回路３１０、直交変換回路３１４、量子化回路３１
８、逆量子化回路３２２、逆直交変換回路３２４、再生
画像信号算出回路３２８、画像メモリ３３２、動き補償
回路３３６、ループフィルタ３３８、動きベクトル算出
回路３４２、可変長符号化回路３４６、データ合成回路
３５０、スイッチ３５６、モード制御回路３５８から構
成されている。
算出回路３１０、直交変換回路３１４、量子化回路３１
８、逆量子化回路３２２、逆直交変換回路３２４、再生
画像信号算出回路３２８、画像メモリ３３２、動き補償
回路３３６、ループフィルタ３３８、動きベクトル算出
回路３４２、可変長符号化回路３４６、データ合成回路
３５０、スイッチ３５６、モード制御回路３５８から構
成されている。
【０００５】なお、この符号化回路３０６では、一般に
後述の直交変換を施す関係上、ラスタースキャンのデー
タ列を水平方向ｉ画素、垂直方向ｊラインのブロック、
例えばｉ＝ｊ＝８のブロック毎の並べ変えを行った後処
理を実施しているが、同図中においてはこのブロック毎
の並べ変えを行うデータ順序変換回路、および符号化回
路３０６の後段に配置される逆変換回路は省略した。
後述の直交変換を施す関係上、ラスタースキャンのデー
タ列を水平方向ｉ画素、垂直方向ｊラインのブロック、
例えばｉ＝ｊ＝８のブロック毎の並べ変えを行った後処
理を実施しているが、同図中においてはこのブロック毎
の並べ変えを行うデータ順序変換回路、および符号化回
路３０６の後段に配置される逆変換回路は省略した。
【０００６】この構成において、入力端子３０２に入力
されたアナログ画像信号はＡ／Ｄ変換回路３０４に供給
されディジタル信号に変換される。
されたアナログ画像信号はＡ／Ｄ変換回路３０４に供給
されディジタル信号に変換される。
【０００７】このディジタル化された画像信号は符号化
回路３０６によって符号化され、画像信号の情報量が削
減される。
回路３０６によって符号化され、画像信号の情報量が削
減される。
【０００８】すなわち、Ａ／Ｄ変換回路３０４から符号
化回路３０６に供給された入力信号３０８は、予測誤差
算出回路３１０の一方の入力端ａ、および動きベクトル
算出回路３４２に供給される。
化回路３０６に供給された入力信号３０８は、予測誤差
算出回路３１０の一方の入力端ａ、および動きベクトル
算出回路３４２に供給される。
【０００９】予測誤差算出回路３１０の他方の入力端ｂ
には、後述の動作により算出された予測信号３４０が入
力され、予測誤差算出回路３１０において現在の信号で
ある入力信号３０８と予測信号３４０との差分演算が行
われ、予測誤差信号３１２が出力される。
には、後述の動作により算出された予測信号３４０が入
力され、予測誤差算出回路３１０において現在の信号で
ある入力信号３０８と予測信号３４０との差分演算が行
われ、予測誤差信号３１２が出力される。
【００１０】この予測誤差信号３１２は、直交変換回路
３１４に入力され、例えば離散コサイン変換（ＤＣＴ）
などの直交変換が行われ、予測誤差直交変換係数３１６
として出力される。
３１４に入力され、例えば離散コサイン変換（ＤＣＴ）
などの直交変換が行われ、予測誤差直交変換係数３１６
として出力される。
【００１１】予測誤差直交変換係数３１６は、量子化回
路３１８で量子化され、予測誤差直交変換量子化係数３
２０として出力される。この時、量子化回路３１８の量
子化ステップを変化させることにより、符号化データ３
５１の発生量の制御を行う。すなわち、出力端子３５４
からのデータレートを一定にするため、バッファメモリ
３５２のデータ蓄積量に応じて量子化回路３１８の量子
化ステップを変化させる。
路３１８で量子化され、予測誤差直交変換量子化係数３
２０として出力される。この時、量子化回路３１８の量
子化ステップを変化させることにより、符号化データ３
５１の発生量の制御を行う。すなわち、出力端子３５４
からのデータレートを一定にするため、バッファメモリ
３５２のデータ蓄積量に応じて量子化回路３１８の量子
化ステップを変化させる。
【００１２】例えば、バッファメモリ３５２のデータ蓄
積量が多い時には、符号化データ３５１の発生量が少な
くなるような量子化ステップで量子化回路３１８を動作
させ、データ蓄積量を規定値まで少なくする。逆にデー
タ蓄積量が少ない時には、符号化データ３５１の発生量
が多くなるような量子化ステップで量子化回路３１８を
動作させ、データ蓄積量を規定値まで増加させる。
積量が多い時には、符号化データ３５１の発生量が少な
くなるような量子化ステップで量子化回路３１８を動作
させ、データ蓄積量を規定値まで少なくする。逆にデー
タ蓄積量が少ない時には、符号化データ３５１の発生量
が多くなるような量子化ステップで量子化回路３１８を
動作させ、データ蓄積量を規定値まで増加させる。
【００１３】符号化パラメータ制御回路３６０は、前記
動作を行うためバッファメモリ３５２のデータ蓄積量を
検出し、蓄積量に応じた符号化パラメータ制御係数３６
２を発生し、最適な量子化ステップを設定するように量
子化回路３１８を制御する。また、前記符号化パラメー
タ制御係数３６２は、符号化モード（ｉｎｔｒａ／ｉｎ
ｔｅｒ）の切り換えを行うモード制御回路３５８にも入
力されていて、これにより符号化データの発生量の制御
が行われるが、これについては後述する。
動作を行うためバッファメモリ３５２のデータ蓄積量を
検出し、蓄積量に応じた符号化パラメータ制御係数３６
２を発生し、最適な量子化ステップを設定するように量
子化回路３１８を制御する。また、前記符号化パラメー
タ制御係数３６２は、符号化モード（ｉｎｔｒａ／ｉｎ
ｔｅｒ）の切り換えを行うモード制御回路３５８にも入
力されていて、これにより符号化データの発生量の制御
が行われるが、これについては後述する。
【００１４】前記予測誤差直交変換量子化係数３２０
は、可変長符号化回路３４６に伝送されると同時に、予
測信号３４０の生成のために局部復号部に送られる。局
部復号部では、まず逆量子化回路３２２によって予測誤
差直交変換量子化係数３２０が逆量子化される。この
時、逆量子化回路３２２で用いる量子化ステップは、量
子化回路３１８で使用された量子化ステップと同じとす
るため、逆量子化回路３２２も符号化パラメータ制御係
数３６２により制御される。
は、可変長符号化回路３４６に伝送されると同時に、予
測信号３４０の生成のために局部復号部に送られる。局
部復号部では、まず逆量子化回路３２２によって予測誤
差直交変換量子化係数３２０が逆量子化される。この
時、逆量子化回路３２２で用いる量子化ステップは、量
子化回路３１８で使用された量子化ステップと同じとす
るため、逆量子化回路３２２も符号化パラメータ制御係
数３６２により制御される。
【００１５】次に、逆直交変換回路３２４で逆量子化出
力を逆直交変換し、量子化・逆量子化誤差を含んだ予測
誤差信号３２６が再生される。量子化・逆量子化誤差を
含んだ予測誤差信号３２６は、再生画像信号算出回路３
２８において、前記予測誤差算出回路３１０で使用した
予測信号３４０と加算され、局部復号した再生画像信号
３３０となり、画像メモリ３３２に記憶される。
力を逆直交変換し、量子化・逆量子化誤差を含んだ予測
誤差信号３２６が再生される。量子化・逆量子化誤差を
含んだ予測誤差信号３２６は、再生画像信号算出回路３
２８において、前記予測誤差算出回路３１０で使用した
予測信号３４０と加算され、局部復号した再生画像信号
３３０となり、画像メモリ３３２に記憶される。
【００１６】この画像メモリ３３２は、現フレームの再
生画像信号３３０を記憶するとともに、所定期間遅延し
た信号、例えば前フレームの再生画像信号３３４を出力
するために設けられているものである。
生画像信号３３０を記憶するとともに、所定期間遅延し
た信号、例えば前フレームの再生画像信号３３４を出力
するために設けられているものである。
【００１７】動きベクトル算出回路３４２では、現フレ
ームの画像信号３０８と、画像メモリ３３２から出力さ
れる前フレームの再生画像信号３３４との比較により、
画像の動き量および方向を検出して、符号化ブロックの
動きを示す情報、およびｉｎｔｒａ／ｉｎｔｅｒモード
情報を含む動きベクトル信号３４４を算出する。この動
きベクトル信号３４４は、予測信号を生成するために動
き補償回路３３６およびモード制御回路３５８に送られ
るとともに、伝送のためにデータ合成回路３５０に送ら
れる。
ームの画像信号３０８と、画像メモリ３３２から出力さ
れる前フレームの再生画像信号３３４との比較により、
画像の動き量および方向を検出して、符号化ブロックの
動きを示す情報、およびｉｎｔｒａ／ｉｎｔｅｒモード
情報を含む動きベクトル信号３４４を算出する。この動
きベクトル信号３４４は、予測信号を生成するために動
き補償回路３３６およびモード制御回路３５８に送られ
るとともに、伝送のためにデータ合成回路３５０に送ら
れる。
【００１８】動き補償回路３３６では、前フレームの再
生画像信号３３４を動きベクトル信号３４４を用いて動
き補償し、動き補償された予測信号３３７を発生する。
この動き補償された予測信号３３７は、ループフィルタ
３３８で符号化ブロックの境界を目立たなくするため２
次元ローパスフィルタ処理が行われ、予測信号３４０と
してスイッチ３５６に出力される。予測信号３４０はス
イッチ３５６がＯＮの時、予測誤差算出回路３１０およ
び再生画像信号算出回路３２８に供給される。
生画像信号３３４を動きベクトル信号３４４を用いて動
き補償し、動き補償された予測信号３３７を発生する。
この動き補償された予測信号３３７は、ループフィルタ
３３８で符号化ブロックの境界を目立たなくするため２
次元ローパスフィルタ処理が行われ、予測信号３４０と
してスイッチ３５６に出力される。予測信号３４０はス
イッチ３５６がＯＮの時、予測誤差算出回路３１０およ
び再生画像信号算出回路３２８に供給される。
【００１９】符号化回路３０６は、スイッチ３５６がＯ
Ｎ状態の時はｉｎｔｅｒモード、すなわち動き補償フレ
ーム間予測符号化回路として動作し、スイッチ３５６が
ＯＦＦ状態では予測信号３４０を“０”としてｉｎｔｒ
ａモードで動作する。また、前記スイッチ３５６はモー
ド制御回路３５８によってＯＮ／ＯＦＦ動作が制御され
る。
Ｎ状態の時はｉｎｔｅｒモード、すなわち動き補償フレ
ーム間予測符号化回路として動作し、スイッチ３５６が
ＯＦＦ状態では予測信号３４０を“０”としてｉｎｔｒ
ａモードで動作する。また、前記スイッチ３５６はモー
ド制御回路３５８によってＯＮ／ＯＦＦ動作が制御され
る。
【００２０】モード制御回路３５８は、動きベクトル信
号３４４および符号化パラメータ制御係数３６２の値に
従ってスイッチ３５６の制御を行う。例えば、シーンチ
ェンジなどで現フレームの画像データが前フレームと相
関がない場合には、ｉｎｔｒａモードを示す動きベクト
ル信号３４４が入力され、スイッチ３５６をＯＦＦとす
る。
号３４４および符号化パラメータ制御係数３６２の値に
従ってスイッチ３５６の制御を行う。例えば、シーンチ
ェンジなどで現フレームの画像データが前フレームと相
関がない場合には、ｉｎｔｒａモードを示す動きベクト
ル信号３４４が入力され、スイッチ３５６をＯＦＦとす
る。
【００２１】また、エラー伝播防止のために適当な周期
で入力信号３０８をｉｎｔｒａモードで符号化する必要
があるため、バッファメモリ３５２のデータ蓄積量と関
連して変化する符号化パラメータ制御係数３６２の値に
応じてスイッチ３５６をＯＦＦとする。これは、例えば
バファメモリ３５２のデータ蓄積量が少ない時に、発生
データ量の多いｉｎｔｒａモードで符号化を行うこと
で、ｉｎｔｅｒモード時も粗い量子化が行われないよう
にして、画質劣化を最小限にするための動作である。
で入力信号３０８をｉｎｔｒａモードで符号化する必要
があるため、バッファメモリ３５２のデータ蓄積量と関
連して変化する符号化パラメータ制御係数３６２の値に
応じてスイッチ３５６をＯＦＦとする。これは、例えば
バファメモリ３５２のデータ蓄積量が少ない時に、発生
データ量の多いｉｎｔｒａモードで符号化を行うこと
で、ｉｎｔｅｒモード時も粗い量子化が行われないよう
にして、画質劣化を最小限にするための動作である。
【００２２】以上の動作によりスイッチ３５６をＯＮ／
ＯＦＦすることによって、適応的にｉｎｔｒａ／ｉｎｔ
ｅｒモードの切り換えが行われ、予測信号３４０が生成
される。
ＯＦＦすることによって、適応的にｉｎｔｒａ／ｉｎｔ
ｅｒモードの切り換えが行われ、予測信号３４０が生成
される。
【００２３】そして、量子化回路３１８から出力される
予測誤差直交変換量子化係数３２０は、可変長符号化回
路３４６に入力され、不図示の走査順変換（ジグザグス
キャン等）を行った後、例えばランレングス・ハフマン
符号化等の可変長符号化が行われる。
予測誤差直交変換量子化係数３２０は、可変長符号化回
路３４６に入力され、不図示の走査順変換（ジグザグス
キャン等）を行った後、例えばランレングス・ハフマン
符号化等の可変長符号化が行われる。
【００２４】可変長符号化後の符号化データ３４８は、
データ合成回路３５０で前記動きベクトル信号３４４お
よび符号化パラメータ制御係数３６２と合成され、所定
のフォーマットに整えられバッファメモリ３５２に書き
込まれる。
データ合成回路３５０で前記動きベクトル信号３４４お
よび符号化パラメータ制御係数３６２と合成され、所定
のフォーマットに整えられバッファメモリ３５２に書き
込まれる。
【００２５】バッファメモリ３５２は符号化回路３０６
から不規則なレートで発生する符号化データ３５１を一
時記憶し、一定のデータレートで出力端子３５４に出力
する。以上の動作により、伝送レート一定の可変長符号
化データが生成される。
から不規則なレートで発生する符号化データ３５１を一
時記憶し、一定のデータレートで出力端子３５４に出力
する。以上の動作により、伝送レート一定の可変長符号
化データが生成される。
【００２６】
【発明が解決しようとする課題】上述した画像符号化装
置を、例えばＨＤＴＶ（高精細テレビ）信号のように情
報量の多い信号に適用する場合には、前述した符号化回
路３０６を非常に高速に動作させることが要求される。
置を、例えばＨＤＴＶ（高精細テレビ）信号のように情
報量の多い信号に適用する場合には、前述した符号化回
路３０６を非常に高速に動作させることが要求される。
【００２７】しかしながら、前述した符号化回路を高速
度で動作させるように構成するためには、回路規模を非
常に大きくしなければならないので、価格が高価となっ
て経済性が低下してしまう問題があった。また、非常に
高速で動作させると消費電力が増加し、また、ノイズな
どの悪影響が大きくなって安定性が悪くなる等の様々の
問題が生じる不都合があった。
度で動作させるように構成するためには、回路規模を非
常に大きくしなければならないので、価格が高価となっ
て経済性が低下してしまう問題があった。また、非常に
高速で動作させると消費電力が増加し、また、ノイズな
どの悪影響が大きくなって安定性が悪くなる等の様々の
問題が生じる不都合があった。
【００２８】本発明は斯かる背景下になされたもので、
高速多量の画像信号に対しても、動き補償予測符号化を
良好に適用することができ、しかも低コストにて製造す
ることができるとともに、優れた安定性が得られる画像
符号化装置を提供することを目的とする。
高速多量の画像信号に対しても、動き補償予測符号化を
良好に適用することができ、しかも低コストにて製造す
ることができるとともに、優れた安定性が得られる画像
符号化装置を提供することを目的とする。
【００２９】
【課題を解決するための手段】本発明の画像符号化装置
は、画像データを可変長符号化する画像符号化装置であ
って、ディジタル化した入力画像信号の１フィールド、
または１フレームを第１の分割方向にｎ個（ｎは２以上
の整数）のブロックに分割するブロック分割手段と、前
記ｎ個のブロックの各々の画像データを符号化するｎ個
の符号化手段と、前記各符号化手段によって符号化され
た各々の画像データを蓄えるためのｎ個のバッファメモ
リとを備え、入力画像信号の１フィールド、または１フ
レームを前記ｎ個のブロックにまたがるように第２の分
割方向にｍ個（ｍは２以上の整数）のブロックに分割
し、前記ｍ個のブロックの各領域毎に前記ｎ個のバッフ
ァメモリに蓄えられたデータの合計量を計算し、その合
計量に基づき符号化手段の符号化パラメータを変更し
て、符号化手段からの発生データ量を制御するようにし
ている。
は、画像データを可変長符号化する画像符号化装置であ
って、ディジタル化した入力画像信号の１フィールド、
または１フレームを第１の分割方向にｎ個（ｎは２以上
の整数）のブロックに分割するブロック分割手段と、前
記ｎ個のブロックの各々の画像データを符号化するｎ個
の符号化手段と、前記各符号化手段によって符号化され
た各々の画像データを蓄えるためのｎ個のバッファメモ
リとを備え、入力画像信号の１フィールド、または１フ
レームを前記ｎ個のブロックにまたがるように第２の分
割方向にｍ個（ｍは２以上の整数）のブロックに分割
し、前記ｍ個のブロックの各領域毎に前記ｎ個のバッフ
ァメモリに蓄えられたデータの合計量を計算し、その合
計量に基づき符号化手段の符号化パラメータを変更し
て、符号化手段からの発生データ量を制御するようにし
ている。
【００３０】また、本発明の画像符号化装置は、前記第
１の分割方向と前記第２の分割方向とが互いに直交して
いることが好ましい。
１の分割方向と前記第２の分割方向とが互いに直交して
いることが好ましい。
【００３１】
【作用】符号化手段およびバッファメモリを複数個設け
ているので、これらを並列に動作させることによって、
各符号化手段での動作速度を高速にしなくても、高速多
量の画像信号に対して動き補償予測符号化を行うことが
可能となる。また、並列処理を行う符号化回路で同一の
符号化パラメータを使用でき、かつ各バッファメモリの
データ蓄積量に応じた符号化パラメータの細かい制御が
可能となる。
ているので、これらを並列に動作させることによって、
各符号化手段での動作速度を高速にしなくても、高速多
量の画像信号に対して動き補償予測符号化を行うことが
可能となる。また、並列処理を行う符号化回路で同一の
符号化パラメータを使用でき、かつ各バッファメモリの
データ蓄積量に応じた符号化パラメータの細かい制御が
可能となる。
【００３２】
【実施例】図１は、本発明の一実施例の動き補償予測符
号化を用いた画像符号化装置の概略構成を示すブロック
図である。この画像符号化装置はアナログ信号をディジ
タル信号に変換するためのＡ／Ｄ変換回路１０４、１フ
ィールドまたは１フレームの画像信号をｎ個のブロック
に分割し、分割された画像信号の時間軸の伸長を行うた
めのブロック分割・時間伸長回路１０６、画像信号の動
き補償を用いた可変長符号化を行うための符号化回路１
０８、１１０、１１２、１１４、１１６、…、１１８、
データを一時記憶させるためのバッファメモリ１２０、
１２２、１２４、１２６、１２８、…、１３０、バッフ
ァメモリ１２０、１２２、１２４、１２６、１２８、
…、１３０からのデータの読み出しの制御を行う読み出
し制御回路１３２、バッファメモリに蓄積されたデータ
量を検出し、その総和を算出するためのデータ量計算回
路１３４、符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８で発生するデータ量を制御する
ための符号化パラメータ制御回路１３８、１フィールド
・または１フレームの画像信号をｍ個のブロックに分割
するための１／ｍ時間単位の基準信号を発生する１／ｍ
基準信号発生回路１４２、分割されたｎ個のブロックの
合成を行うためのブロック合成回路１４６から構成され
ており、符号化回路１０８、１１０、１１２、１１４、
１１６、…、１１８、バッファメモリ１２０、１２２、
１２４、１２６、１２８、…、１３０はそれぞれ並列に
動作するようになっている。
号化を用いた画像符号化装置の概略構成を示すブロック
図である。この画像符号化装置はアナログ信号をディジ
タル信号に変換するためのＡ／Ｄ変換回路１０４、１フ
ィールドまたは１フレームの画像信号をｎ個のブロック
に分割し、分割された画像信号の時間軸の伸長を行うた
めのブロック分割・時間伸長回路１０６、画像信号の動
き補償を用いた可変長符号化を行うための符号化回路１
０８、１１０、１１２、１１４、１１６、…、１１８、
データを一時記憶させるためのバッファメモリ１２０、
１２２、１２４、１２６、１２８、…、１３０、バッフ
ァメモリ１２０、１２２、１２４、１２６、１２８、
…、１３０からのデータの読み出しの制御を行う読み出
し制御回路１３２、バッファメモリに蓄積されたデータ
量を検出し、その総和を算出するためのデータ量計算回
路１３４、符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８で発生するデータ量を制御する
ための符号化パラメータ制御回路１３８、１フィールド
・または１フレームの画像信号をｍ個のブロックに分割
するための１／ｍ時間単位の基準信号を発生する１／ｍ
基準信号発生回路１４２、分割されたｎ個のブロックの
合成を行うためのブロック合成回路１４６から構成され
ており、符号化回路１０８、１１０、１１２、１１４、
１１６、…、１１８、バッファメモリ１２０、１２２、
１２４、１２６、１２８、…、１３０はそれぞれ並列に
動作するようになっている。
【００３３】また、符号化回路１０８、１１０、１１
２、１１４、１１６、…、１１８はそれぞれ図３に示す
符号化回路３０６に対応し、入力信号の差分演算を行う
ための予測誤差算出回路３１０、直交変換を行うための
直交変換回路３１４、量子化を行うための量子化回路３
１８、逆量子化を行うための逆量子化回路３２２、逆直
交変換を行うための逆直交変換回路３２４、入力信号の
加算演算を行うための再生画像信号算出回路３２８、画
像メモリ３３２、動き補償をした予測信号を発生するた
めの動き補償回路３３６、２次元ローパスフィルタ処理
を行うためのループフィルタ３３８、画像の動き量およ
び方向を検出して動きベクトル信号を発生するための動
きベクトル算出回路３４２、可変長符号化を行うための
可変長符号化回路３４６、符号化データ、動きベクトル
信号、符号化パラメータ制御係数の合成を行うためのデ
ータ合成回路３５０、ｉｎｔｒａ／ｉｎｔｅｒモードの
切り換えを行うためのスイッチ３５６、スイッチ３５６
を制御するためのモード制御回路３５８から構成されて
いる。
２、１１４、１１６、…、１１８はそれぞれ図３に示す
符号化回路３０６に対応し、入力信号の差分演算を行う
ための予測誤差算出回路３１０、直交変換を行うための
直交変換回路３１４、量子化を行うための量子化回路３
１８、逆量子化を行うための逆量子化回路３２２、逆直
交変換を行うための逆直交変換回路３２４、入力信号の
加算演算を行うための再生画像信号算出回路３２８、画
像メモリ３３２、動き補償をした予測信号を発生するた
めの動き補償回路３３６、２次元ローパスフィルタ処理
を行うためのループフィルタ３３８、画像の動き量およ
び方向を検出して動きベクトル信号を発生するための動
きベクトル算出回路３４２、可変長符号化を行うための
可変長符号化回路３４６、符号化データ、動きベクトル
信号、符号化パラメータ制御係数の合成を行うためのデ
ータ合成回路３５０、ｉｎｔｒａ／ｉｎｔｅｒモードの
切り換えを行うためのスイッチ３５６、スイッチ３５６
を制御するためのモード制御回路３５８から構成されて
いる。
【００３４】図２は、画像信号の画面上での分割例を示
す図であり、画面上においてｎ並列の各符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８が担
当するｎ個の分割領域、および前記ｎ個の分割領域の分
割方向とは異なる方向で、かつｎ個の分割領域にまたが
るように設定したｍ分割の領域を示した一例である。こ
の例では、画面上を横方向にｎ分割してｎ並列の符号化
処理を行い、各符号化回路１０８、１１０、１１２、１
１４、１１６、…、１１８の動作速度を低減し、さらに
画面を縦方向にｍ分割した領域単位で符号化パラメータ
の制御を行うようにしており、ｎ分割する方向とｍ分割
する方向とが直交している。
す図であり、画面上においてｎ並列の各符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８が担
当するｎ個の分割領域、および前記ｎ個の分割領域の分
割方向とは異なる方向で、かつｎ個の分割領域にまたが
るように設定したｍ分割の領域を示した一例である。こ
の例では、画面上を横方向にｎ分割してｎ並列の符号化
処理を行い、各符号化回路１０８、１１０、１１２、１
１４、１１６、…、１１８の動作速度を低減し、さらに
画面を縦方向にｍ分割した領域単位で符号化パラメータ
の制御を行うようにしており、ｎ分割する方向とｍ分割
する方向とが直交している。
【００３５】以下、図１および図２を用いて、本発明を
適用した画像符号化装置の動作を説明する。
適用した画像符号化装置の動作を説明する。
【００３６】入力端子１０２に入力されたアナログ画像
信号は、Ａ／Ｄ変換回路１０４によってディジタル信号
に変換される。ディジタル化された画像信号は、ブロッ
ク分割・時間伸長回路１０６で、図２に示すように１フ
ィールド、または１フレーム毎にｎ個のブロックに分割
され、この分割された各ブロック毎に対応して設けられ
ているｎ個の符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８に供給される。この時、分割さ
れた各画像信号はブロック分割・時間伸長回路１０６で
時間軸の伸長が行われるので、各符号化回路１０８、１
１０、１１２、１１４、１１６、…、１１８の処理速度
は画像信号を分割しない場合に比べて１／ｎに低減され
る。これにより、高速多量の画像信号に対しても図３に
示した符号化回路３０６内で行われるような複雑な符号
化処理を高速に実施可能となる。
信号は、Ａ／Ｄ変換回路１０４によってディジタル信号
に変換される。ディジタル化された画像信号は、ブロッ
ク分割・時間伸長回路１０６で、図２に示すように１フ
ィールド、または１フレーム毎にｎ個のブロックに分割
され、この分割された各ブロック毎に対応して設けられ
ているｎ個の符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８に供給される。この時、分割さ
れた各画像信号はブロック分割・時間伸長回路１０６で
時間軸の伸長が行われるので、各符号化回路１０８、１
１０、１１２、１１４、１１６、…、１１８の処理速度
は画像信号を分割しない場合に比べて１／ｎに低減され
る。これにより、高速多量の画像信号に対しても図３に
示した符号化回路３０６内で行われるような複雑な符号
化処理を高速に実施可能となる。
【００３７】符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８で符号化され、動きベクトル信
号および符号化パラメータ制御係数１４０の付属情報を
付加された符号化データ１５０、１５２、１５４、１５
６、１５８、…、１６０は、それぞれバッファメモリ１
２０、１２２、１２４、１２６、１２８、…、１３０に
書き込まれる。
４、１１６、…、１１８で符号化され、動きベクトル信
号および符号化パラメータ制御係数１４０の付属情報を
付加された符号化データ１５０、１５２、１５４、１５
６、１５８、…、１６０は、それぞれバッファメモリ１
２０、１２２、１２４、１２６、１２８、…、１３０に
書き込まれる。
【００３８】このバッファメモリ１２０、１２２、１２
４、１２６、１２８、…、１３０は各符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８から
不規則なレートで発生する符号化データ１５０、１５
２、１５４、１５６、１５８、…、１６０を一時記憶
し、読み出し制御回路１３２のアドレス制御により一定
のデータレートで順次データを読み出す。
４、１２６、１２８、…、１３０は各符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８から
不規則なレートで発生する符号化データ１５０、１５
２、１５４、１５６、１５８、…、１６０を一時記憶
し、読み出し制御回路１３２のアドレス制御により一定
のデータレートで順次データを読み出す。
【００３９】各バッファメモリ１２０、１２２、１２
４、１２６、１２８、…、１３０から読み出されたデー
タはブロック合成回路１４６に供給され、ｎ個のブロッ
クに分割された領域分が合成されて、出力端子１４８に
出力される。
４、１２６、１２８、…、１３０から読み出されたデー
タはブロック合成回路１４６に供給され、ｎ個のブロッ
クに分割された領域分が合成されて、出力端子１４８に
出力される。
【００４０】次に、上述の複数の符号化回路、および複
数のバッファメモリを持つ本実施例の場合の符号化パラ
メータの制御の説明を以下に行う。
数のバッファメモリを持つ本実施例の場合の符号化パラ
メータの制御の説明を以下に行う。
【００４１】１／ｍ基準信号発生回路１４２は、１フィ
ールドもしくは１フレームをｍ分割した時間単位の１／
ｍ基準信号１４４を発生する。この１／ｍ基準信号１４
４をもとに、データ量計算回路１３４は、各バッファメ
モリ１２０、１２２、１２４、１２６、１２８、…、１
３０に蓄積されたデータ量を検出しその総和を算出す
る。そして、データ量計算回路１３４によって算出され
たデータ蓄積総量１３６をもとに、符号化パラメータ制
御回路１３８でデータ蓄積総量１３６に応じた符号化パ
ラメータ制御係数１４０を発生し、符号化回路１０８、
１１０、１１２、１１４、１１６、…、１１８から出力
される符号化データ１５０、１５２、１５４、１５６、
１５８、…、１６０の発生量を制御する。
ールドもしくは１フレームをｍ分割した時間単位の１／
ｍ基準信号１４４を発生する。この１／ｍ基準信号１４
４をもとに、データ量計算回路１３４は、各バッファメ
モリ１２０、１２２、１２４、１２６、１２８、…、１
３０に蓄積されたデータ量を検出しその総和を算出す
る。そして、データ量計算回路１３４によって算出され
たデータ蓄積総量１３６をもとに、符号化パラメータ制
御回路１３８でデータ蓄積総量１３６に応じた符号化パ
ラメータ制御係数１４０を発生し、符号化回路１０８、
１１０、１１２、１１４、１１６、…、１１８から出力
される符号化データ１５０、１５２、１５４、１５６、
１５８、…、１６０の発生量を制御する。
【００４２】この時の符号化パラメータ制御係数１４０
による符号化回路１０８、１１０、１１２、１１４、１
１６、…、１１８の動作は、図３に示す符号化回路３０
６の動作と同様である。すなわち、各符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８に設
けられている量子化回路３１８の量子化ステップの制
御、およびモード制御回路３５８のｉｎｔｒａ／ｉｎｔ
ｅｒのモード切り換え制御を並列に行うことにより、符
号化データ１５０、１５２、１５４、１５６、１５８、
…、１６０の発生量が制御される。
による符号化回路１０８、１１０、１１２、１１４、１
１６、…、１１８の動作は、図３に示す符号化回路３０
６の動作と同様である。すなわち、各符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８に設
けられている量子化回路３１８の量子化ステップの制
御、およびモード制御回路３５８のｉｎｔｒａ／ｉｎｔ
ｅｒのモード切り換え制御を並列に行うことにより、符
号化データ１５０、１５２、１５４、１５６、１５８、
…、１６０の発生量が制御される。
【００４３】例えば、バッファメモリ１２０、１２２、
１２４、１２６、１２８、…、１３０のデータ蓄積総量
１３６が多い時には、符号化データ１５０、１５２、１
５４、１５６、１５８、…、１６０の発生量が少なくな
るような量子化ステップで各符号化回路１０８、１１
０、１１２、１１４、１１６、…、１１８に設けられて
いる量子化回路を動作させ、データ蓄積総量１３６を規
定値まで少なくする。逆にバッファメモリ１２０、１２
２、１２４、１２６、１２８、…、１３０のデータ蓄積
総量１３６が少ない時には、符号化データ１５０、１５
２、１５４、１５６、１５８、…、１６０の発生量が多
くなるような量子化ステップで各符号化回路１０８、１
１０、１１２、１１４、１１６、…、１１８に設けられ
ている量子化回路を動作させ、データ蓄積総量１３６を
規定値まで増加させる。
１２４、１２６、１２８、…、１３０のデータ蓄積総量
１３６が多い時には、符号化データ１５０、１５２、１
５４、１５６、１５８、…、１６０の発生量が少なくな
るような量子化ステップで各符号化回路１０８、１１
０、１１２、１１４、１１６、…、１１８に設けられて
いる量子化回路を動作させ、データ蓄積総量１３６を規
定値まで少なくする。逆にバッファメモリ１２０、１２
２、１２４、１２６、１２８、…、１３０のデータ蓄積
総量１３６が少ない時には、符号化データ１５０、１５
２、１５４、１５６、１５８、…、１６０の発生量が多
くなるような量子化ステップで各符号化回路１０８、１
１０、１１２、１１４、１１６、…、１１８に設けられ
ている量子化回路を動作させ、データ蓄積総量１３６を
規定値まで増加させる。
【００４４】本実施例においては、符号化パラメータ制
御係数１４０をｎ並列処理を行っている符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８に並
列に入力することによって、１／ｍ基準信号１４４を単
位として、各符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８の符号化パラメータを同一の値
を用いて制御していることが特徴となっている。１／ｍ
基準信号１４４を単位とした時にデータ量計算回路１３
４で検出されるバッファメモリ１２０、１２２、１２
４、１２６、１２８、…、１３０のデータ蓄積総量１３
６は、図２の斜線で示した部分の符号化データ１５０、
１５２、１５４、１５６、１５８、…、１６０の発生量
に相当している。そして本実施例によれば、図２の斜線
で示した部分が同一の符号化パラメータで符号化処理が
行われることになる。
御係数１４０をｎ並列処理を行っている符号化回路１０
８、１１０、１１２、１１４、１１６、…、１１８に並
列に入力することによって、１／ｍ基準信号１４４を単
位として、各符号化回路１０８、１１０、１１２、１１
４、１１６、…、１１８の符号化パラメータを同一の値
を用いて制御していることが特徴となっている。１／ｍ
基準信号１４４を単位とした時にデータ量計算回路１３
４で検出されるバッファメモリ１２０、１２２、１２
４、１２６、１２８、…、１３０のデータ蓄積総量１３
６は、図２の斜線で示した部分の符号化データ１５０、
１５２、１５４、１５６、１５８、…、１６０の発生量
に相当している。そして本実施例によれば、図２の斜線
で示した部分が同一の符号化パラメータで符号化処理が
行われることになる。
【００４５】上記のような制御を行うことにより、１／
ｍ基準信号１４４を単位としてｍ個のブロックに分割さ
れた各領域において、ｎ分割されて並列に処理される各
符号化回路１０８、１１０、１１２、１１４、１１６、
…、１１８からの出力は、同一の符号化パラメータによ
って符号化され同一画質となるので、ｎ分割して並列処
理を行った画像の境界部分での画質の差異をなくすこと
ができる。さらに、符号化パラメータの制御を１フィー
ルドまたは１フレームをｍ分割されたブロックごとに行
い、バッファメモリ１２０、１２２、１２４、１２６、
１２８、…、１３０のデータの蓄積変化量を少量毎に監
視しているので、例えばシーンチェンジの時のように符
号化パラメータを急激に変化させる必要がある場合など
において、フィードバックのかかる時定数が小さいため
に、画面全体の画質が急激に低下するような動作を防止
できる。
ｍ基準信号１４４を単位としてｍ個のブロックに分割さ
れた各領域において、ｎ分割されて並列に処理される各
符号化回路１０８、１１０、１１２、１１４、１１６、
…、１１８からの出力は、同一の符号化パラメータによ
って符号化され同一画質となるので、ｎ分割して並列処
理を行った画像の境界部分での画質の差異をなくすこと
ができる。さらに、符号化パラメータの制御を１フィー
ルドまたは１フレームをｍ分割されたブロックごとに行
い、バッファメモリ１２０、１２２、１２４、１２６、
１２８、…、１３０のデータの蓄積変化量を少量毎に監
視しているので、例えばシーンチェンジの時のように符
号化パラメータを急激に変化させる必要がある場合など
において、フィードバックのかかる時定数が小さいため
に、画面全体の画質が急激に低下するような動作を防止
できる。
【００４６】上述の方法で符号化データ１５０、１５
２、１５４、１５６、１５８、…、１６０の発生量が制
御されバッファメモリ１２０、１２２、１２４、１２
６、１２８、…、１３０に蓄積されたデータは、読み出
し制御回路１３２により順次読み出されるが、この読み
出し制御も符号化パラメータ制御を１／ｍ基準信号１４
４単位で行うのに対応させて、１／ｍ基準信号１４４単
位で例えば各バッファメモリ１２０、１２２、１２４、
１２６、１２８、…、１３０の順に蓄積データを読み出
すようにする。
２、１５４、１５６、１５８、…、１６０の発生量が制
御されバッファメモリ１２０、１２２、１２４、１２
６、１２８、…、１３０に蓄積されたデータは、読み出
し制御回路１３２により順次読み出されるが、この読み
出し制御も符号化パラメータ制御を１／ｍ基準信号１４
４単位で行うのに対応させて、１／ｍ基準信号１４４単
位で例えば各バッファメモリ１２０、１２２、１２４、
１２６、１２８、…、１３０の順に蓄積データを読み出
すようにする。
【００４７】そして、ブロック合成回路１４６でバッフ
ァメモリ１２０、１２２、１２４、１２６、１２８、
…、１３０から読み出されたデータを図２の斜線部で示
す領域単位で合成して、出力端子１４８に送出する。
ァメモリ１２０、１２２、１２４、１２６、１２８、
…、１３０から読み出されたデータを図２の斜線部で示
す領域単位で合成して、出力端子１４８に送出する。
【００４８】以上説明したような構成および方法によ
り、符号化部およびバッファメモリ部を並列処理動作さ
せる画像符号化装置が実現される。また、動作速度を非
常に高速にすることなく、高速多量の画像信号に対して
動き補償予測符号化を適用できるようにしたので、消費
電力の増加や、ノイズによる悪影響が大きくならないよ
うにすることができる。
り、符号化部およびバッファメモリ部を並列処理動作さ
せる画像符号化装置が実現される。また、動作速度を非
常に高速にすることなく、高速多量の画像信号に対して
動き補償予測符号化を適用できるようにしたので、消費
電力の増加や、ノイズによる悪影響が大きくならないよ
うにすることができる。
【００４９】以上、本発明の一実施例につき説明した
が、本発明は上述の実施例に限定されることなく、本発
明の技術的思想に基づき各種の有効な変更が可能であ
る。例えば、図２では画面上でのｎ分割する方向とｍ分
割する方向とが直交する例を示したが、本発明ではこれ
に限定されるものではない。
が、本発明は上述の実施例に限定されることなく、本発
明の技術的思想に基づき各種の有効な変更が可能であ
る。例えば、図２では画面上でのｎ分割する方向とｍ分
割する方向とが直交する例を示したが、本発明ではこれ
に限定されるものではない。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
符号化手段およびバッファメモリを複数個設けているの
で、これらを並列に動作させることによって、各符号化
手段での動作速度を非常に高速にしなくても、高速多量
の画像信号に対して動き補償予測符号化を適用すること
ができ、経済的でかつ信頼性の高い画像符号化装置の実
現が可能となるとともに、消費電力が増加したりノイズ
などによる悪影響が大きくなったりする不都合が生じな
いようにすることができる。
符号化手段およびバッファメモリを複数個設けているの
で、これらを並列に動作させることによって、各符号化
手段での動作速度を非常に高速にしなくても、高速多量
の画像信号に対して動き補償予測符号化を適用すること
ができ、経済的でかつ信頼性の高い画像符号化装置の実
現が可能となるとともに、消費電力が増加したりノイズ
などによる悪影響が大きくなったりする不都合が生じな
いようにすることができる。
【００５１】また、高速多量の画像信号を並列処理する
際に、第２の分割方向にｍ分割されたブロック領域内で
は、同一の符号化パラメータによって各符号化手段が制
御され同一画質となるので、ｎ分割して並列処理を行っ
た画像の境界部分での画質の差異をなくすことができ
る。
際に、第２の分割方向にｍ分割されたブロック領域内で
は、同一の符号化パラメータによって各符号化手段が制
御され同一画質となるので、ｎ分割して並列処理を行っ
た画像の境界部分での画質の差異をなくすことができ
る。
【００５２】さらに、符号化パラメータの制御をｍ分割
されたブロックごとに行い、バッファメモリの蓄積変化
量を少量毎に監視しているので、例えばシーンチェンジ
の時のように符号化パラメータを急激に変化させる必要
がある場合などにおいて、フィードバックのかかる時定
数が小さいために、画面全体の画質が急激に低下するよ
うな動作を防止できる。
されたブロックごとに行い、バッファメモリの蓄積変化
量を少量毎に監視しているので、例えばシーンチェンジ
の時のように符号化パラメータを急激に変化させる必要
がある場合などにおいて、フィードバックのかかる時定
数が小さいために、画面全体の画質が急激に低下するよ
うな動作を防止できる。
【図１】本発明の一実施例の画像符号化装置の概略構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明における画像信号の画面上での分割例を
示す図である。
示す図である。
【図３】従来の画像符号化装置の概略構成を示すブロッ
ク図である。
ク図である。
１０２ 入力端子 １０４ Ａ／Ｄ変換回路 １０６ ブロック分割・時間伸長回路 １０８、１１０、１１２、１１４、１１６、１１８ 符
号化回路 １２０、１２２、１２４、１２６、１２８、１３０ バ
ッファメモリ １３２ 読み出し制御回路 １３４ データ量計算回路 １３６ データ蓄積総量 １３８ 符号化パラメータ制御回路 １４０ 符号化パラメータ制御係数 １４２ １／ｍ基準信号発生回路 １４４ １／ｍ基準信号 １４６ ブロック合成回路 １４８ 出力端子
号化回路 １２０、１２２、１２４、１２６、１２８、１３０ バ
ッファメモリ １３２ 読み出し制御回路 １３４ データ量計算回路 １３６ データ蓄積総量 １３８ 符号化パラメータ制御回路 １４０ 符号化パラメータ制御係数 １４２ １／ｍ基準信号発生回路 １４４ １／ｍ基準信号 １４６ ブロック合成回路 １４８ 出力端子
Claims (2)
- 【請求項１】 画像データを可変長符号化する画像符号
化装置であって、 ディジタル化した入力画像信号の１フィールド、または
１フレームを第１の分割方向にｎ個（ｎは２以上の整
数）のブロックに分割するブロック分割手段と、 前記ｎ個のブロックの各々の画像データを符号化するｎ
個の符号化手段と、 前記各符号化手段によって符号化された各々の画像デー
タを蓄えるためのｎ個のバッファメモリとを備え、 入力画像信号の１フィールド、または１フレームを前記
ｎ個のブロックにまたがるように第２の分割方向にｍ個
（ｍは２以上の整数）のブロックに分割し、前記ｍ個の
ブロックの各領域毎に前記ｎ個のバッファメモリに蓄え
られたデータの合計量を計算し、その合計量に基づき符
号化手段の符号化パラメータを変更して、符号化手段か
らの発生データ量を制御することを特徴とする画像符号
化装置。 - 【請求項２】 前記第１の分割方向と前記第２の分割方
向とが互いに直交することを特徴とする請求項１に記載
の画像符号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25511393A JP3639610B2 (ja) | 1993-09-17 | 1993-09-17 | 画像符号化装置 |
| US08/801,361 US5703648A (en) | 1993-09-17 | 1997-02-19 | Coding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25511393A JP3639610B2 (ja) | 1993-09-17 | 1993-09-17 | 画像符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795572A true JPH0795572A (ja) | 1995-04-07 |
| JP3639610B2 JP3639610B2 (ja) | 2005-04-20 |
Family
ID=17274287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25511393A Expired - Fee Related JP3639610B2 (ja) | 1993-09-17 | 1993-09-17 | 画像符号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703648A (ja) |
| JP (1) | JP3639610B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8649615B2 (en) | 2007-06-18 | 2014-02-11 | Canon Kabushiki Kaisha | Moving picture compression coding apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9807205D0 (en) * | 1998-04-03 | 1998-06-03 | Nds Ltd | Improvements in or relating to high definition encoding |
| GB9807203D0 (en) * | 1998-04-03 | 1998-06-03 | Nds Ltd | Method and apparatus for processing a digital signal |
| JP2002247593A (ja) * | 2001-02-16 | 2002-08-30 | Olympus Optical Co Ltd | 画像処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130797A (en) * | 1989-02-27 | 1992-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processing system for parallel processing of subsampled data |
| JPH04139986A (ja) * | 1990-09-29 | 1992-05-13 | Victor Co Of Japan Ltd | 画像信号の動き補償予測符号化／復号化装置 |
| AU657510B2 (en) * | 1991-05-24 | 1995-03-16 | Apple Inc. | Improved image encoding/decoding method and apparatus |
| JPH0662389A (ja) * | 1992-08-04 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 映像信号符号化装置 |
| US5379070A (en) * | 1992-10-02 | 1995-01-03 | Zoran Corporation | Parallel encoding/decoding of DCT compression/decompression algorithms |
-
1993
- 1993-09-17 JP JP25511393A patent/JP3639610B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-19 US US08/801,361 patent/US5703648A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8649615B2 (en) | 2007-06-18 | 2014-02-11 | Canon Kabushiki Kaisha | Moving picture compression coding apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3639610B2 (ja) | 2005-04-20 |
| US5703648A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3441132B2 (ja) | 動画像圧縮装置およびその方法 | |
| JP3856262B2 (ja) | 動き補償符号化装置、動き補償符号化方法、及び動き補償符号記録媒体 | |
| US6650708B1 (en) | Video signal encoding apparatus | |
| JP3773585B2 (ja) | 画像符号化装置 | |
| US20030095603A1 (en) | Reduced-complexity video decoding using larger pixel-grid motion compensation | |
| JPH0537915A (ja) | 画像信号符号化方法と画像信号符号化装置 | |
| JPH1093966A (ja) | 画像符号化装置 | |
| JPH08289302A (ja) | 画像復号化装置 | |
| JPH07226917A (ja) | 画像再生方式及び装置 | |
| JP3532709B2 (ja) | 動画像符号化方法および装置 | |
| JP4616057B2 (ja) | 画像符号化装置及び画像符号化方法 | |
| JP3639610B2 (ja) | 画像符号化装置 | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| JPH09275561A (ja) | 映像圧縮装置及び映像圧縮方法 | |
| US6490321B1 (en) | Apparatus and method of encoding/decoding moving picture using second encoder/decoder to transform predictive error signal for each field | |
| JP2776284B2 (ja) | 画像符号化装置 | |
| JPH0389792A (ja) | 画像符号化装置 | |
| JPH05236456A (ja) | 動画像符号化方法および装置 | |
| JPH07143487A (ja) | 画像符号化装置 | |
| JPH06284395A (ja) | 画像圧縮符号化器 | |
| JPH07131789A (ja) | 画像符号化方式 | |
| JP2003125417A (ja) | 画像符号化装置及びその方法 | |
| JPH11308620A (ja) | 画像復号装置 | |
| JPH10178643A (ja) | 信号圧縮装置 | |
| JP2001112002A (ja) | 画像サイズ変換可能なデジタル動画像復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |