JPH0795587B2 - 半導体メモリセル及びその製造方法 - Google Patents

半導体メモリセル及びその製造方法

Info

Publication number
JPH0795587B2
JPH0795587B2 JP4089689A JP8968992A JPH0795587B2 JP H0795587 B2 JPH0795587 B2 JP H0795587B2 JP 4089689 A JP4089689 A JP 4089689A JP 8968992 A JP8968992 A JP 8968992A JP H0795587 B2 JPH0795587 B2 JP H0795587B2
Authority
JP
Japan
Prior art keywords
substrate
layer
trench
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4089689A
Other languages
English (en)
Other versions
JPH05129551A (ja
Inventor
ケネス・エドワード・ベイルステイン・ジユニア
クラウド・ルイス・ベルテイン
ジヨン・レイ・ペセト
フランシス・ロジヤー・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05129551A publication Critical patent/JPH05129551A/ja
Publication of JPH0795587B2 publication Critical patent/JPH0795587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体メモリセル及びそ
の製造方法に関し、特にダイナミツク・ランダム・アク
セス・メモリ（ＤＲＡＭ）セルのアレイについて、シリ
コン−オン−インシユレータ（ＳＯＩ）被覆層内に製造
されたトレンチ型コンデンサ及びアクセス素子を有する
整合インセンシテイブＤＲＡＭを製造する方法に適用し
て好適なものである。
【０００２】
【従来の技術】米国特許第 4,816,884号においては、ト
レンチ型蓄積コンデンサ上に形成された垂直アクセスト
ランジスタを含む半導体メモリセル構造について述べら
れている。比較的浅いトレンチが深いトレンチを覆うよ
うにエピタキシヤル層内に配設される。深いトレンチの
頂部面から浅いトレンチの底部面にくびれ構造が拡大す
る。ソース領域はくびれ構造の周囲にあるエピタキシヤ
ル層内に配設される。
【０００３】米国特許第 4,728,623号においては、絶縁
体領域を介して自己整合されたコンタクトウインドウを
形成する方法について述べられている。当該コンタクト
ウインドウは、自己整合するラテラル方向のエピタキシ
ヤル成長によつてソース及びトレンチ間の接続の際に有
用なことが分かる。
【０００４】米国特許第 4,507,171号においては、狭い
ｐｎ接合領域にコンタクトする方法について述べられて
いる。ほとんど垂直な層にコンタクトするようにほとん
ど水平な導電層を用いることにより、ｐｎ接合と電気的
にコンタクトする水平導電層を設ける。当該方法はラテ
ラル方向のＰＮＰトランジスタを製造する際に有用であ
ると言われている。
【０００５】1988年１月発行「ＩＢＭテクニカル・デイ
スクロージヤ・ブレテイン」第30巻、第８号、「高密度
ラインにコンタクト又はバイアを設けるプロセス」にお
いては、フオトリソグラフイにより解像できるライン幅
を設けるプロセス及びこのラインを既に設けてあるコン
タクト又はバイアに接続する方法について述べられてい
る。
【０００６】
【発明が解決しようとする課題】本発明の目的は、改善
された高密度のＤＲＡＭセル構造を提案することであ
る。
【０００７】本発明の他の目的は、シリコン−オン−イ
ンシユレータ（ＳＯＩ）領域内に形成されたトレンチ型
コンデンサ及びアクセス素子を含む改善されたメモリセ
ル構造を提案することである。
【０００８】本発明のさらに他の目的は、ほとんどイン
センシテイブに整合する改善されたＤＲＡＭセルを提案
することである。
【０００９】本発明のさらに他の目的は、４つの単位面
積内にメモリセルを構造化できる蓄積トレンチ型コンデ
ンサを埋設したワードライン側壁コンタクト構造を用い
る改善されたＤＲＡＭセルを提案することである。
【００１０】本発明のさらに他の目的は、フローテイン
グ基板効果を除去するためにＳＯＩ素子のチヤネル領域
に基板コンタクトを供給する手段を含む改善されたＤＲ
ＡＭセルを提案することである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体メモリセルにおいて、基板
１０と、基板１０内に少なくとも部分的に形成され、か
つ基板１０から誘電的に絶縁された電気的導電領域と、
基板１０及び電気的導電領域に形成された絶縁材料から
なる第１の層１４と、第１の層１４の上にある半導体材
料からなる第２の層１６とを含み、第２の層１６は複数
の活性素子領域に分割され、各活性素子領域は電気的導
電領域の１つの領域に配設され、各活性素子領域は上に
ある第１の電極手段２０に結合することによりアクセス
トランジスタの第１のノードを形成し、第２の電極手段
３２に結合することによりアクセストランジスタの第２
のノードを形成し、さらに下層にある電気的導電領域に
結合することによりアクセストランジスタの第３のノー
ドを形成し、第１の電極手段２０は対向する一対の垂直
な絶縁側壁を含み、各アクセストランジスタの第２のノ
ード及び第３のノードは垂直側壁の反対側のトランジス
タに配設された電気的導体３４から構成されるようにす
る。
【００１２】
【作用】本発明の目的は、基板及び当該基板内に少なく
とも部分的に形成され、かつ基板から誘電的に絶縁され
た複数の電気的導電領域を含む半導体メモリセル及びそ
れと同一のセルを製造する方法によつて実現される。電
気的絶縁材料からなる第１の層は基板及び電気的導電領
域上に形成される。シリコンからなる第２の層は第１の
層上に形成されてシリコン−オン−インシユレータ被覆
層を供給する。第２の層は複数の活性素子領域に分割さ
れ、各活性素子領域は電気的導電領域の１つの領域上に
配設される。各活性素子領域は下層の第１の電極すなわ
ちワードラインに結合することにより、アクセストラン
ジスタのゲートノードを形成する。また各活性素子領域
は第２の電極すなわちビツトラインに結合することによ
り、アクセストランジスタのソースノードを形成する。
さらに各活性領域は下層の導電領域に結合することによ
り、アクセストランジスタのドレインノードを形成す
る。ワードラインは対向する一対の垂直な絶縁側壁を含
み、各アクセストランジスタのソースノード及びドレイ
ンノードは垂直側壁の片方に配設された導電体から構成
される。さらにメモリセルのアレイは活性素子領域のチ
ヤネルを当該基板に結合することにより、フローテイン
グ基板効果を削減すなわち除去する構造を含む。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１４】図４に示すように、当該明細書において開
示する本発明の３つの実施例は、トレンチ型蓄積コンデ
ンサ２を埋設した表面がＳＯＩの転送素子１を利用する
整合インセンシテイブＤＲＡＭセルを提供する。アクセ
ス素子１のソース端子（Ｓ）はビツトラインコンタクト
に結合され、ゲート端子（Ｇ）はワードライン（ＷＬ）
コンタクトに結合され、ドレイン端子（Ｄ）はトレンチ
型コンデンサ２のノードに結合される。トレンチ型コン
デンサ２は接地されたシリコン基板に誘電的に結合され
る。側壁コンタクト構造の使用を通じて分かつたこと
は、従来のＤＲＡＭセルが８つの単位面積を必要とする
のと比較してトランジスタＤＲＡＭセルは４つの単位面
積内に１ビツトの情報記憶を提供することである。１つ
の単位領域は１つの単位長のエツジを有する領域である
と考えられ、この領域においては単位長は最小フオトリ
ソグラフイ基準解像力に対応する。
【００１５】標準のワードラインセル形状においてとり
得る最小セル寸法は、最小基準が0.35〔μｍ〕のとき0.
98〔μｍ2 〕である。ワードラインのピツチの寸法は、
割り当てられたコンタクトの１／２部分、ワードライ
ン、ドレイン、通過ワードライン及び割り当てられたコ
ンタクトの他方の１／２部分を含み、最小基準単位の４
倍の値すなわち４×0.36〔μｍ〕＝ 1.4〔μｍ〕の長さ
になる。ビツトラインピツチ寸法は素子及び絶縁用スペ
ースを含む。かくしてビツトラインのピツチ寸法は0.35
〔μｍ〕の２倍すなわち 0.7〔μｍ〕になる。
【００１６】以下に述べる第１の方法によりメモリセル
を標準通過ワードライン最小セル面積の 1.5倍の面積以
内に設計することができる。これはワードラインのピツ
チ寸法において、メモリセルの長さを２つの基準単位に
縮小することによつて達成できる。ビツトラインのピツ
チ寸法が２つの最小ワードラインの寸法に維持されるこ
とにより、基準0.35〔μｍ〕のとき最小セル面積は 0.7
× 0.7〔μｍ〕すなわち0.49〔μｍ2 〕となる。
【００１７】本発明の第１実施例に関しては、以下にお
いて詳述する製造ステツプを示す図１及び図２のフロー
チヤートを参照する。一般的に製造ステツプは酸化物層
の下方に埋設される深い電荷蓄積トレンチを形成する。
この構造の頂部上にはシリコン−オン−インシユレータ
（ＳＯＩ）層が形成されて活性素子領域を与える。側壁
コンタクトの次の製造ステツプにより、メモリセルをそ
れぞれ２つの最小基準単位に縮小することができる。こ
こでＳＯＩ島状領域相互接続技術を開示する。
【００１８】上述した寸法は現在の処理技術における一
般的な寸法であることを示している。しかしながら本発
明は、素子の寸法が処理技術の進歩によつてさらに削減
されると期待できるので、これらの寸法により製造され
た素子だけに制限されるものではない。また後述の素子
よりも一段と小さい表面積及び一段と深いトレンチを有
する素子を提供することは本発明の範囲内である。
【００１９】ステツプ（Ａ）第１のステツプはｐ型単結
晶シリコン基板１０内のトレンチ型電荷蓄積ノードすな
わちコンデンサ１２を形状的に特定し、エツチングし、
充填しかつ平面化する。当該トレンチの深さは、ほぼ６
〔μｍ〕ないし９〔μｍ〕、片側におけるその頂部表面
積の大きさはほぼ 0.8〔μｍ〕であり、例えばホウ素に
よりドープされたｐ型ポリシリコンを充填する。トレン
チの開口部を形状的に特定する酸化物層の厚さは、トレ
ンチ製造処理中にポリシリコン製のトレンチとなり、基
板１０の表面より高くなつてほぼ２× 103〔Å〕の高さ
にまで拡張する。トレンチの内部面はＳｉＯ2 ／Ｓｉ3
Ｎ4 ／ＳｉＯ2 のような適正な誘電体材料が並んでい
る。
【００２０】ステツプ（Ｂ）次のステツプはトレンチ型
蓄積ノード１２上に比較的厚い（例えば 200〔nm〕）酸
化物層１４を堆積する。
【００２１】ステツプ（Ｃ）ＳＯＩボンデイング技術及
びエツチバツク技術を用いて、酸化物層１４及び下層に
あるトレンチ型蓄積ノード１２上に単結晶シリコンの薄
膜層１６（例えば 150〔nm〕）を生成する。ＳＯＩ被覆
層を形成する適正な方法については、1985年12月開催の
ＩＥＤＭ会議「ボンデイング及びエツチバツクによるシ
リコン−オン−インシユレータ（ＳＯＩ）」と題した記
事の12頁に記述されている。
【００２２】ステツプ（Ｄ）ＳＯＩ層１６を酸化物層１
８を形成することによつて保護する。また酸化物層１８
は次の処理においては絶縁酸化物として作用する。
【００２３】ステツプ（Ｅ）ＳＯＩ層１６の表面が、Ｓ
ＯＩ層１６内の所望の位置にｐチヤネル素子のためのＮ
−ウエル領域をブロツクマスクを用いて形成するように
注入される。適正な注入材料はヒ素又はリンを含み、そ
の適正な濃度はｃｍ3 当たり原子がほぼ1015の材料であ
る。
【００２４】ステツプ（Ｆ）同一のマスクを用いて、さ
らにＳＯＩ層のＮ−ウエル領域の底部分、すなわち酸化
物層１４に最も近い部分にｃｍ3 当たりの原子がほぼ10
17の濃度のｎ型ドーパントを注入する。このｎ型ドーパ
ントを加えることにより後の処理において、次に形成さ
れたワードラインの端末の近くに配設された１つ又は２
つ以上の基板コンタクトバイアを介して、ｐチヤネル素
子が活性素子チヤネル領域に相互接続される。
【００２５】ステツプ（Ｇ）Ｐ−ウエル領域をｎチヤネ
ル素子のために第２のブロツクマスクを用いてＳＯＩ層
１６内の所望の位置に形成する。適正な注入材料はホウ
素を含み、その適正な濃度はｃｍ3 当たりの原子がほぼ
1015の材料である。
【００２６】ステツプ（Ｈ）同一のマスクを用いて、さ
らにＳＯＩ層のＰ−ウエル領域の底部分、すなわち酸化
物層１４に最も近い部分にｃｍ3 当たりの原子がほぼ10
17の濃度のｐ型ドーパントを注入する。このｐ型ドーパ
ントを加えることにより後の処理においてｎチヤネル素
子がチヤネル領域に相互接続される。
【００２７】ステツプ（Ｉ）ＳＯＩ島状絶縁マスクを設
け、絶縁酸化物層１８をエツチングする。この島状絶縁
マスクは次に形成されたビツトラインに平行に走る絶縁
酸化物の直線状のパターン１８ａの形状を特定し、酸化
物のパターンは埋設されたトレンチ型蓄積ノード１２間
の空所に一列に並べられる。すなわち直線状の酸化物の
パターン１８ａは次に形成されたワードラインの下方を
直交するように走り、次に形成されたワードラインの下
方にある次に形成されたＳＯＩ層のストライプ長に沿つ
て、活性素子を他の活性素子と区別する。
【００２８】ステツプ（Ｊ）ゲート酸化物層１９を各シ
リコン島状領域の頂部面に形成する。
【００２９】ステツプ（Ｋ）ワードライン２０の形状を
特定し、配置しかつマスクする前に300〔nm〕の酸化物
で覆う。例えば50〔nm〕の厚さをもつ不活性スペーサ２
２をワードライン２０上に形成し、ワードライン２０を
それぞれ酸化物によつて内部に閉じ込めてワードライン
間のＳＯＩシリコン層１６の表面を露出させるように反
応性イオンエツチング（ＲＩＥ）する。ワードライン２
０を図５に示すようにオフセツト手段によりトレンチの
上になるように配設して、下層にあるトレンチ型コンデ
ンサ１２に対して次に特定された垂直コンタクトを、ワ
ードライン２０の側壁を被覆するスペーサ２２に隣接し
たところに位置決めする。
【００３０】ステツプ（Ｌ）次にブロツキングマスクを
用いてｎ+ ソース及びドレインを露出したＳＯＩ表面に
注入する。また必要に応じてｐ+ ソース及びドレインを
ブロツクマスクを介して注入する。
【００３１】ステツプ（Ｍ）熱アニール移動サイクルを
実行してドーパントを活性化させ、スペーサ２２の下の
ドーパントを外部に拡散させる。これによりワードライ
ンの上方の隣接したところが重なつて、適正なＦＥＴ動
作が保証される。次に絶縁酸化物１８の露出部分及びＳ
ＯＩシリコン層１６の露出部分すなわちワードライン２
０によつて被覆されなかつた部分が反応性イオンエツチ
ングされて除去される。この結果各ワードライン２０の
下層にあるＳＯＩシリコン層の直線状のストライプ１６
ａが現れる。各ストライプ１６ａは前に設けられた（ス
テツプＩ）直線状の酸化物パターン１８ａの一部によつ
て、ワードライン２０の長さに沿つて互いに一定の間隔
をもつて分離された複数の活性素子を有する。ソース及
びドレインの従来の望ましい領域は適正なブロツクマス
クにより保護される。上述の第２の一段と深い注入ステ
ツプのために、各ＳＯＩ層のストライプ１６ａの底部領
域は基板コンタクトとして機能することにより、ＳＯＩ
シリコン層のストライプ１６ａに沿つて配置された活性
素子チヤネルにキヤリアを供給する。
【００３２】活性素子を破断して示す図５の断面図は、
ステツプ（Ｍ）の処理を完了した後の素子の構成を示
し、熱アニールによつてスペーサ２２の下に移動された
ｎ+ 領域を示す。
【００３３】ステツプ（Ｎ）仮スペーサ２４を形成し
て、転写素子のソース及びドレインの双方に側壁コンタ
クトの配置を特定する。不活性スペーサ２２は仮スペー
サ２４が次に除去されて溶解しないように、仮スペーサ
２４の材料はワードライン２０上の不活性スペーサ２２
と異なる材料でなければならない。この目的を達成する
ための１つの適正な材料は、不活性スペーサ２２として
ＳｉＯ2を用い、仮スペーサ２４としてＳｉ3 Ｎ4 を用
いる。
【００３４】ステツプ（Ｏ）像を反転させる準光学側壁
像転写（ＳＩＴ）マスクを所期のビツトライン方向に沿
つたトレンチ空間に整合させ、従つてステツプ（Ｉ）に
より前に形状を特定された絶縁酸化物に整合させる。こ
の型式のマスクを用いる方法は、米国特許第 4,799,990
号に開示されている。
【００３５】ＳＩＴマスクは、次の側壁コンタクトの形
成中にワードラインに沿つて全てのソース及びドレイン
をシヨートさせないように仮スペーサ２４をカツトする
ために用いられる。準光学像は側壁コンタクト及び絶縁
酸化物間の重なり誤差を考慮する。すなわち転写素子チ
ヤネルに十分な幅があることを保証することである。図
６はワードライン２０のエツジに沿つて破断した垂直断
面図を示し、準リソグラフイによるカツト２４ａを示
す。ワードラインの下にあり仮スペーサの残りの材料の
後ろにあるＳＯＩシリコン層のストライプ１６ａの一部
を絶縁酸化物１８ａの一部のように破線で示す。
【００３６】ステツプ（Ｐ）メモリセルアレイ内の残り
の空所を最初の不活性スペーサ材料と同一の材料から構
成される整合絶縁材料２６で充填する。図７に示すよう
に整合絶縁材料２６を平坦化して、仮スペーサ２４の頂
部を露出する。さらにメモリセルアレイの周囲にあるこ
の整合絶縁材料２６を除去するためにマスクが必要とな
る。
【００３７】ステツプ（Ｑ）仮スペーサ２４の露出部分
を適正なエツチ液を用いて除去する。所与の例に従つ
て、ＳｉＯ2 ではなくＳｉ3 Ｎ4 をエツチングする適正
なエツチ液は高温Ｈ3 ＰＯ4 である。
【００３８】ステツプ（Ｒ）次にＲＩＥを用いて、埋設
されたトレンチ型蓄積ノード１２上の酸化物をエツチン
グし、かくして当該トレンチ内にポリシリコンを露出さ
せる。各ワードライン２０を下層にあるトレンチ１２に
整合させると、図８に示すようにアクセス素子のドレイ
ンにだけコンタクトの開口部ができる。埋設されたトレ
ンチ型蓄積ノード１２の上部領域は酸化物１４内に伸長
するが、ワードライン２０の反対側のエツチングすなわ
ちソースコンタクトを形成するためにエツチングして
も、酸化物層１４内で終端するので基板１２には到達し
ない。
【００３９】ステツプ（Ｓ）次に側壁コンタクト２８を
形成する。このステツプは、スペーサ２２及び整合絶縁
材料２６間の空所に再度充填するためにポリシリコンの
ような整合導体フイルムを堆積し、その後図９に示すよ
うに当該フイルムを平坦化して凹みを設けることによつ
て達成される。図示のようにＳＯＩシリコン層のストラ
イプ１６ａは各トレンチ１２内のフイルムに電気的に接
続される。次に形成されたビツトラインのためのコンタ
クト２８ａがワードライン２０のほぼ頂部にまで持ち上
げられる。
【００４０】ステツプ（Ｔ）さらに不活性酸化物層３２
を次に堆積する。
【００４１】ステツプ（Ｕ）マスクをパターン化して不
活性酸化物層３２をエツチングすることにより側壁ビツ
トラインコンタクト２８ａを露出させる。好適にはこの
ステツプにおいて用いられる技術の重なり誤差の範囲内
になるように当該酸化物層の厚さを選択する。
【００４２】ステツプ（Ｖ）最後に導体を配置してビツ
トラインコンタクト３４を形成し、図１０に示すような
構造を提供する。メモリアレイの次の全ての処理は実質
的に従来の技術による。
【００４３】本発明のこの第１の処理の実施例には幾つ
かの利点がある。第１の利点は、この実施例は寄生コン
デンサ、改善された絶縁、Ｎ−ウエルのＰ−ウエルへの
隣接を含むＳＯＩ構造の使用による固有の利点をすべて
実現することである。第２の利点は、整合インセンシテ
イブセルが与えられることにより、フオトグラフイツク
によるすべての像が最小基準単位にあることである。第
３の利点は、ＳＯＩ層の底部に新たな注入がなされるこ
とによつて、ＳＯＩ転写素子のチヤネル領域をコンタク
トするメカニズムが提供され、これによつて従来のＳＯ
Ｉ素子において生ずる周知のフローテイング基板効果を
除去することである。また側壁コンタクト構造を埋設さ
れた電荷蓄積トレンチ１２と共に用いることにより、従
来の通過ワードライン構成に関する２つの要因によつて
最小セルの寸法を削減することができる。
【００４４】本発明の第１の実施例について述べてきだ
が、次にシリコン島状領域に改善された電子供給源を与
え、従つてフローテイングチヤネル効果を一層除去する
第２の実施例について述べる。この改善策はＳＯＩ構造
の多くの利点を維持すると共に、従来の素子の特性をも
有する。
【００４５】上述のように本発明の第１の実施例は、基
板１０のコンタクト及び転写素子のチヤネル領域に対す
る電子供給源として動作させるためにワードライン２０
に自己整合し、かつワードライン２０の下を走るＳＯＩ
シリコン層の直線状のパターンすなわち「ストライプ」
を利用する。また当該ストライプにより、回路に同一の
利益が与えられて、回路が支持される。しかしながら転
写素子は当該チヤネルを減損させ、素子がワードライン
２０に到達する途中に電源から絶縁されてフローテイン
グ基板効果を表す場合がある。すなわちストライプを介
して、埋設されたＳＯＩ酸化物にまで到達する素子の領
域が減損しているので、当該ストライプの一部がそれと
対応する電源から切り離される。
【００４６】この潜在的な問題を解決するために本発明
のこの第２の実施例においては、メモリアレイ内の素子
間の自己整合ストライプにコンタクトを与える方法を提
供する。このコンタクトはＳＯＩ酸化物層１４を介して
その下層にある基板１０に当該ストライプを接続する。
これは、新たなマスクを用いて蓄積トレンチマスクに整
合させることによつて達成される。基板コンタクトマス
クを使用した場合のセルのレイアウトの平面図を図１２
に示す。すなわち次に形状的に特定されたワードライン
２０及びビツトライン３４の配置を参考のために示す。
基板コンタクトマスクが確実に蓄積トレンチ１２をシヨ
ートさせないようにし、ワードライン２０をトレンチ１
２に第２番目に整合させるようにするために、セルの寸
法を一段と大きくする必要がある。すなわち基準0.35
〔μｍ〕に対してセルの寸法は、0.75〔μｍ〕に( 0.7
＋0.28) を乗じたもの、すなわち0.74〔μｍ2 〕とな
る。パリレン又は他の適正な直線を使用してセルのサイ
ズの増大を最小限にすることにより、コンタクトホール
のサイズを必要なサイズに削減することができる。この
技術により形状を特定された最小像が 0.2〔μｍ〕の場
合、セルの寸法は0.62〔μｍ2 〕である。この２つの場
合のセルの寸法の基準が 0.5〔μｍ〕の場合、それぞれ
のセルの寸法は 1.5〔μｍ2 〕及び 1.2〔μｍ2 〕とな
る。
【００４７】メモリセルの第２の実施例を図１１に示
す。この実施例は２つの素子に共有されるコンタクトを
利用し、２つの隣接した素子のドレイン間に絶縁空間を
与える。この設計によりいくつかの処理レベルにおいて
わずかながら基準を緩和することができ、当該処理をわ
ずかに簡易化できる。図１１のメモリセルは図１０の実
施例の４つの単位面積の代わりに５つの単位面積で１ビ
ツトの情報を与える。
【００４８】図１３及び図１４を参照して以下に製造ス
テツプについて詳述する。一般的にすなわち上述の第１
の実施例においては、一連の処理ステツプにより酸化物
層の下に埋設された深い電荷蓄積トレンチが形成され
る。この構造の頂部上にシリコン−オン−インシユレー
タ（ＳＯＩ）層を形成して活性素子領域を与える。ここ
でＳＯＩ島状領域相互接続技術を開示する。
【００４９】ステツプ（Ａ）第１のステツプは第１の実
施例のステツプ（Ａ）と同じであり、ｐ型シリコン基板
１０内にトレンチ型蓄積ノード１２を形状的に特定し、
エツチングし、充填しかつ平面化する。当該トレンチの
深さはほぼ６〔インチ〕ないし９〔インチ〕、その片側
における頂部面積はほぼ 0.8〔μｍ〕であり、例えばホ
ウ素をドープされたｐ型ポリシリコンを充填する。
【００５０】ステツプ（Ｂ）次のステツプはトレンチ型
蓄積ノード１２上に比較的厚い（例えば 200〔nm〕）酸
化物層１４を堆積する。
【００５１】ステツプ（Ｃ）ＳＯＩボンデイング技術及
びエツチバツク技術を用いて、酸化物層１４及びその下
層にあるトレンチ型蓄積ノード１２上に単結晶シリコン
の薄膜層１６（例えば 150〔nm〕) を生成する。
【００５２】ステツプ（Ｄ）酸化物層１８を形成してＳ
ＯＩ層１６を保護する。また酸化物層１８は後の処理に
おいて絶縁酸化物として作用する。
【００５３】ステツプ（Ｅ）第１の実施例のように、Ｎ
ウエル領域をｐチヤネル素子のためにブロツクマスクを
用いてＳＯＩ層内の所望の位置に形成する。適正な注入
材料はヒ素又はリンを含み、その適正な濃度はcm3 当た
りの原子が1015の材料である。また上述のように、ＳＯ
ＩのＮウエル領域の底部分すなわち酸化物層１４に最も
近い部分にcm3 当たりの原子がほぼ1017の濃度のｎ型ド
ーパントを注入する。このｎ型ドーパントを加えること
により、後の処理においてｐ型チヤネル素子がチヤネル
領域に相互接続される。
【００５４】ステツプ（Ｆ）Ｐウエル領域をｎチヤネル
素子のために第２のブロツクマスクを用いてＳＯＩ層１
６内の所望の位置に注入する。適正な注入材料はホウ素
を含み、その適正な濃度はcm3 当たりの原子がほぼ1015
の材料である。上述のように、ＳＯＩ層のＰウエル領域
の底部分すなわち酸化物層１４に最も近い部分にcm3 当
たりの原子がほぼ1017の濃度のｐ型ドーパントを注入す
る。このｐ型ドーパントを加えることにより、後の処理
においてｎ型チヤネル素子がチヤネル領域に相互接続さ
れる。
【００５５】ステツプ（Ｇ）基板コンタクトマスクの形
状を特定して下層にあるトレンチに整合させる。基板コ
ンタクトマスクのレイアウトを図１２に示し、基板コン
タクトマスクを用いた後の図を図１５に示す。基板コン
タクトマスクの目的はバイアすなわちコンタクトホール
１１の形状を特定することであり、これによりストライ
プ長の下方にある間隔を置いた複数の位置において、次
に形成されたＳＯＩシリコン層のストライプ１６ａを基
板１０に結合する。
【００５６】ステツプ（Ｈ）次に絶縁酸化物１８、ＳＯ
Ｉ層１６及びＳＯＩ絶縁体１４を各コンタクトホール１
１内においてエツチングする。このエツチング処理によ
り、基板コンタクトマスクによつて形状を特定するよう
に各コンタクトマスクホール１１の底部においてシリコ
ン基板１０を露出させる。
【００５７】ステツプ（Ｉ）次にｐ+ ポリシリコン１１
ａをコンタクトホール１１内に堆積して（ｎチヤネルア
レイ素子を想定する）、これによつてＳＯＩシリコン層
を基板１０に導電的に結合する。
【００５８】ステツプ（Ｊ）堆積されたポリシリコン１
１ａを平面化し、かつ僅かに凹みを設けることにより、
ポリシリコン１１ａ及びＳＯＩシリコン層１６間にコン
タクトを維持する。
【００５９】ステツプ（Ｋ）さらに厚さ50〔nm〕の絶縁
酸化物１１ｂを堆積して、基板コンタクトを次に配置さ
れたワードラインから不活性化させる。また必要に応じ
てこの時、この堆積された絶縁酸化物１１ｂを平面化し
てもよい。
【００６０】これまでの処理で基板コンタクト１１を形
成したが、次のアレイの処理は図１のステツプ（Ｉ）か
ら続く。次の処理ステツプは以下のように続く。
【００６１】ステツプ（Ｌ）ＳＯＩ島状絶縁マスクの形
状を特定して、絶縁酸化物層１８をエツチングする。上
述のように、このマスクは次に形成されたビツトライン
に平行に走る直線状の酸化物パターン１８ａの形状を特
定する。直線状のパターン１８ａを埋設されたトレンチ
型蓄積ノード１２間の空所に整合させる。
【００６２】ステツプ（Ｍ）ゲート酸化物層を形成す
る。
【００６３】ステツプ（Ｎ）ワードライン２０の形状を
特定し、配置し、かつマスクする前に厚さ 300〔nm〕の
酸化物で覆う。例えば厚さ50〔nm〕の不活性スペーサ２
２をワードライン２０上に形成し、ワードライン２０を
それぞれ酸化物によつて内部に閉じ込めてワードライン
間のＳＯＩシリコンを露出させるように反応性イオンエ
ツチング（ＲＩＥ）する。その結果、前に形成されたコ
ンタクトホール１１は当該ワードラインの下になる。
【００６４】ステツプ（Ｏ）次にｎ+ ソース及びドレイ
ンをブロツクマスクを介して注入する。またｐ+ ソース
及びドレインをブロツクマスクにより注入する。
【００６５】ステツプ（Ｐ）熱アニール移動サイクルを
実行してドーパントを活性化させ、スペーサ２２の下の
ドーパントを外部に拡散させる。これによりワードライ
ンの上方の隣接したところが重なつて、適正なＦＥＴ動
作が保証される。次に絶縁酸化物１８の露出部分及びＳ
ＯＩシリコン層１６の露出部分を反応性イオンエツチン
グし、これによつてＳＯＩシリコン層のストライプ１６
ａが形成され、各ストライプは複数の位置においてコン
タクトホールすなわちバイア１１によつて基板１０に結
合される。
【００６６】ステツプ（Ｑ）仮スペーサ２４を形成し
て、転写素子のソース及びドレインの双方に対して側壁
コンタクトの配置を特定する。上述のように不活性スペ
ーサ２２としてＳｉＯ2 を用い、仮スペーサ２４として
Ｓｉ3 Ｎ4 を用いてもよい。
【００６７】ステツプ（Ｒ）像を反転させる準光学ＳＩ
Ｔマスクを所期のビツトライン方向に沿つたトレンチの
空所に整合させ、従つて前に形状を特定された絶縁酸化
物に整合させる。図６はワードライン２０のエツジに沿
つて破断した垂直断面図を示し、準リソグラフイツクカ
ツト２４ａを示す。
【００６８】ステツプ（Ｓ）メモリセルアレイ内の残り
の空所を整合絶縁体材料２６で充填する。図７に示すよ
うに整合絶縁体材料２６を平面化して、仮スペーサ２４
の頂部を露出させる。
【００６９】ステツプ（Ｔ）仮スペーサ２４の露出部分
をＨ3 ＰＯ4 のような適正なエツチ液を用いて除去す
る。
【００７０】ステツプ（Ｕ）ＲＩＥ酸化物エツチングを
用いて埋設されたトレンチ型蓄積ノード１２上の酸化物
をエツチングし、かくして当該トレンチ内のポリシリコ
ンを露出させる。図８に示すように各ワードライン２０
をその下層にあるトレンチに整合することにより、素子
のドレインにだけコンタクトの開口部ができる。
【００７１】ステツプ（Ｖ）次に側壁コンタクト２８を
形成する。このステツプは、スペーサ２２及び整合材料
２６間の空所に再充填するためにポリシリコンのような
整合フイルムを堆積し、その後図９に示すように当該ポ
リシリコンを平面化して凹みを設けることによつて達成
される。かくして当該ノードは各トレンチ１２内のポリ
シリコンに電気的に接続され、次に形成されたビツトラ
インのためのコンタクト２８ａをワードライン２０のほ
ぼ頂部まで持ち上げる。
【００７２】ステツプ（Ｗ）さらに不活性酸化物層３２
を次に堆積する。
【００７３】ステツプ（Ｘ）マスクをパターン化して不
活性酸化物層３２をエツチングすることにより側壁ビツ
トラインコンタクト２８ａを露出させる。
【００７４】ステツプ（Ｙ）ビツトライン３４の導体を
堆積して図１０に示すような構造を提供する。メモリア
レイの次のすべての処理は従来の技術による。
【００７５】図１１は本発明に従つて構造化されたメモ
リセルの第２の実施例を示す。このメモリセルの実施例
は、４つの単位面積の代わりに５つの単位面積内に１ビ
ツトの情報を記憶する。
【００７６】これまで本発明の２つの処理例について述
べてきたが、これより本発明による第３の実施例につい
て述べる。本発明の第３の実施例は基板コンタクト１３
と共に、電気的導電ＳＯＩシリコン板を利用するＳＯＩ
構造のＤＲＡＭセルを提供し、これにより活性素子チヤ
ネル領域に電子供給源を与えてフローテイング基板効果
をさらに最小限にする。上述のように本発明のこの第３
の実施例は、下層に埋設されたトレンチ型電荷蓄積ノー
ド及び垂直側壁コンタクト構造をもつ表面がＳＯＩ構造
の転写素子を用いる。またこのように形成されたＤＲＡ
Ｍメモリセルは、８つの単位面積を必要とする従来のＤ
ＲＡＭセルに比較して４つの単位面積内に１ビツトの情
報を記憶する。
【００７７】さらに本発明の第３の実施例は、ＳＯＩシ
リコン層の導電板を設けて活性素子にキヤリアを供給す
ることにより、フローテイング基板効果を抑制するＤＲ
ＡＭセルについて述べる。上述の第１の実施例において
は、ＳＯＩシリコンのストライプがワードラインの下を
走つてワードラインに自己整合することにより、このよ
うなコンタクトを供給する。上述の第２の実施例におい
ては、当該ストライプ及び基板１０間に新たにコンタク
ト（１１）を設けることにより、ストライプを介して、
埋設されたＳＯＩ酸化物１４に到達する素子の領域が減
損するので、当該ストライプをその対応する電源から切
り離さないようにする。
【００７８】この実施例の導電板１６ｂは図３の頂部に
はつきりと見え、１つ以上の経路を介して各素子のチヤ
ネル領域にコンタクトを与える。その結果本発明の第３
の実施例に従つて構造化されたいくつかのメモリアレイ
に対しては基板１０の下のＳＯＩのチヤネルからのコン
タクトを必要としないように決められる。この場合必要
とされるセルの最小の寸法は、上述の第１の実施例のよ
うに0.35〔μｍ〕を基準とした場合 0.5〔μｍ2 〕とな
る。基板１０へのチヤネルコンタクトが必要な場合、基
板コンタクト及びその下層にあるトレンチ型蓄積ノード
１２間の重なり条件のために当該セルの寸法は0.69〔μ
ｍ2 〕まで増大する。例えば直線状のコンタクトホール
を用いて、最小基準以下の 0.2〔μｍ〕までコンタクト
の大きさを削減する場合、セルの寸法を0.58〔μｍ2 〕
まで削減する必要がある。同様に基準値 0.5〔μｍ〕を
利用したとき、基板へのチヤネルコンタクトがない場合
セルは 1.0〔μｍ2 〕、チヤネルへのコンタクトに十分
な大きさを利用する場合セルは 1.4〔μｍ2 〕、幅 0.2
〔μｍ〕のチヤネルコンタクトを用いた場合セルは1.1
〔μｍ2 〕となる。
【００７９】この第３の実施例に対する処理ステツプを
図１６及び図１７に示し、以下に述べる。ＳＯＩチヤネ
ルから下の基板１０にコンタクト１３を新たに設けるス
テツプはステツプＧ、Ｈ、Ｉ及びＪとして含まれる。し
かしながら上述のように、基板コンタクト１３に特別な
適用が必要でない場合は、これらのステツプを除外して
もよい。
【００８０】ステツプ（Ａ）〜（Ｆ）は図１３のステツ
プ（Ａ）〜ステツプ（Ｆ）と同じように実行され、これ
らステツプ（Ａ）〜（Ｆ）にはＳＯＩ酸化物１４に隣接
するＳＯＩシリコン層１６の底部に一段と高い濃度で注
入された領域を与えるステツプが含まれる。
【００８１】ステツプ（Ｇ）チヤネルコンタクトマスク
の形状を特定し、その下層にあるトレンチに整合させ
る。図３にはチヤネルコンタクトマスクを使用した後の
頂部が示され、複数のチヤネルコンタクト１３が埋設さ
れたトレンチ型蓄積ノード１２間に形状を特定されるこ
とが分かる。
【００８２】ステツプ（Ｈ）次に絶縁酸化物１８、ＳＯ
Ｉ層１６及びＳＯＩ絶縁体１４を形状を特定された各チ
ヤネルコンタクト１３領域内でエツチングする。このエ
ツチングステツプにより各コンタクト位置の底部にシリ
コン基板１０が露出される。
【００８３】ステツプ（Ｉ）次にｐ+ ポリシリコン１３
ａをコンタクトエリア内に堆積する（ｎチヤネルアレイ
素子を想定する）。堆積されたポリシリコン１３ａを平
面化して凹みを設け、ポリシリコン１３ａ及びＳＯＩ１
６シリコン間のコンタクトを維持する。
【００８４】ステツプ（Ｊ）さらに厚さ50〔nm〕の絶縁
酸化物１３ｂを堆積して基板コンタクト１３を不活性化
させる。
【００８５】ステツプ（Ｋ）Ａｌ2 Ｏ3 のようなエツチ
ング阻止材料を均一に堆積する。
【００８６】ステツプ（Ｌ）ＳＯＩ島状絶縁マスクの形
状を特定し、Ａｌ2Ｏ3 層及び絶縁酸化物１８をエツチ
ングする。上述のようにこのマスクは、次に形成された
ビツトラインに平行に走つて埋設されたトレンチ型蓄積
ノード１２間の空所に整合される直線状の酸化物パター
ンを特定する。絶縁酸化物の下のＳＯＩ層は、基板から
チヤネルには複数のパスがあることを保証する。
【００８７】ステツプ（Ｍ）ゲート酸化物層１９を形成
する。
【００８８】ステツプ（Ｎ）ワードライン２０の形状を
特定し、配置し、かつマスクする前に厚さ 300〔nm〕の
酸化物で覆う。例えば厚さ50〔nm〕の不活性スペーサ２
２をワードライン２０上形成し、各ワードライン２０を
酸化物により内部に閉じ込めてワードライン間のＳＯＩ
シリコン層１６の表面を露出させるように反応性イオン
エツチング（ＲＩＥ）する。
【００８９】ステツプ（Ｏ）次にマスクの形状を特定
し、マスクを用いてＳＯＩシリコンを異方性にエツチン
グすることにより、次の処理が生ずるまでにウインドウ
を設ける。図３のように、当該マスクは、エツチングさ
れたウインドウが前に形状を特定された絶縁パターン間
に配設されるように整合される。当該ウインドウはワー
ドラインの方向にある素子間を絶縁する機能（ａ）及び
次に特定されたソース及びドレインが位置決めされる領
域を与える機能（ｂ）の２元的な機能を与える。前に堆
積されたＡｌ2 Ｏ3 はエツチング障壁として作用し、絶
縁酸化物１８の下のＳＯＩシリコン層を誤つてエツチン
グしないようにさせる。エツチング阻止は、コンタクト
が島状領域及び基板１０間で利用されるときは任意な処
理であるが、このようなコンタクトを利用しない場合は
必要になる。ステツプ（Ｏ）の完了後、当該構造は図５
のようになるが、ｎ+ の拡散はない。
【００９０】留意すべきは、ウインドウを開口した後に
残つたＳＯＩシリコン層１６の一部は、基板コンタクト
１３を介して基板１０に任意に取り外し自在の導電板１
６ｂとして機能することである。
【００９１】ステツプ（Ｐ）次に仮スペーサを前に開口
されたウインドウエリア内のポリシリコンワードライン
２０のエツジに形成する。当該材料は除去される前に高
温に耐えなければならない。ＳｉＮ4 はその１つの適正
な材料である。
【００９２】ステツプ（Ｑ）従来のソース及びドレイン
が支持回路内において必要な場合、ｎ+ 及びｐ+ ソース
並びにドレインをマスクして注入する場合にステツプ
（Ｒ）を実行する。
【００９３】ステツプ（Ｓ）ＳＩＴによる準光学像を例
えば幅0.20〔μｍ〕に形状的に特定し、ワードラインに
直交するように走らせる。ＳＩＴ準光学像をビツトライ
ン方向においてメサマスクの中央に整合させる。次に仮
スペーサ材料をエツチングするとワードラインのエツジ
まで当該材料が走つて狭いストライプ３６を残し、活性
素子チヤネルの中央に整合する。図１８に見られるよう
にこの狭いストライプ３６は、アクセストランジスタの
ソース及びドレイン端子にコンタクトすると共に、ドー
パントのソースを与える領域を特定する。
【００９４】留意すべきは、最初の２つの実施例はｎ+
（ｐ+ ）拡散ドーパントを与えるために注入を用いる。
必要でないドーパントはＲＩＥステツプ中に次に除去さ
れる。ＳＩＴ像は拡散により作らるコンタクトの場所を
特定するために用いられる。かくして比較的大きな領域
を選択して適切なマージンを与えることによりコンタク
トを達成する。
【００９５】第１及び第２実施例とは対照的に、第３実
施例において用いられたセルは、後のステツプ（Ｔ）及
び（Ｖ）のように狭いストライプ３６によつて形状を特
定された領域内に配設されるポリシリコンからのドーパ
ントの外部拡散に依存する。これらのドーパントはあら
ゆる方向に外部拡散するが、後に必要のない位置を除去
しない。かくして図１８のストライプ３６の整合には、
絶縁体の下にドーパントが拡散されないように考慮する
ことが重要である。すなわちドーパントはメサウインド
ウ内に残るのが望ましい。またセルの寸法を最小限にす
るためには、ストライプ３６の幅を 0.2〔μｍ〕の最小
幅にする必要がある。
【００９６】その結果図６のストライプ２４を図１８の
ストライプ３６と同じ幅にする必要があるが、ストライ
プ３６をストライプ２４と同じ幅にするのは一般的に好
ましくない。
【００９７】ステツプ（Ｔ）ウインドウエツチング（ス
テツプＯ）によつて特定された開口部を堆積された酸化
物で充填して平面化する。このステツプ後の構造は図７
である。その後残つた仮スペーサ材料２２（ストライプ
３６）をエツチングする。この結果ワードライン２０の
エツジに整合されたホールが反対側に形成され、ホール
のうちの１つは下層にあるトレンチ１２と共に登録され
る。
【００９８】ステツプ（Ｕ）ＲＩＥ酸化物エツチングを
用いて、埋設されたトレンチ１２上の酸化物をエツチン
グし、かくしてトレンチのポリシリコンを露出させる。
各ワードライン２０を下層にあるトレンチ１２に有益に
整合することにより、図８に示すように素子のノード側
にだけコンタクトの開口部を設けることができる。
【００９９】ステツプ（Ｖ）次にステツプ（Ｔ）及び
（Ｕ）において形成された各開口部を縮退的にドープさ
れたシリコンで充填する。このステツプは平面化及び凹
みを設けるステツプの前になされる。アニーリングステ
ツプを実行して堆積されたポリシリコン内のドーパント
を駆逐することにより、アレイ素子のソース及びドレイ
ンを形成し素子を支持することが望まれる。側壁スペー
サ拡散の型（ｎ+ 及びｐ+ ）を双方必要とする場合、新
たにマスクを利用して仮スペーサを除去し、拡散の型を
１つの型式にする。
【０１００】ステツプ（Ｗ）シヨート熱アニール移動サ
イクルを利用してゲートにソース及びドレインドーパン
トを確実に重ねる。処理サイクル中のこの時点における
アレイの活性素子の断面図を図９に示す。
【０１０１】ステツプ（Ｘ）不活性酸化物の他の層を堆
積する。
【０１０２】ステツプ（Ｙ）マスクをパターン化するこ
とにより、次に形成されたビツトラインのためのコンタ
クトをエツチングする。
【０１０３】ステツプ（Ｚ）その後導体を配置して特定
することにより、図１０のようにビツトライン３２を与
える。メモリアレイの次の処理は従来の処理である。
【０１０４】上述の通り本発明をその最適な実施例に基
づいて特定的に図示、説明したが、本発明の精神及び範
囲から脱することなく形式及び詳細構成の双方について
種々の変更を加えても良い。例えば1987年発行、第11
巻、ED34、ＩＥＥＥ会報「Ｓｉ／ＣａＦ2 ／Ｓｉ構造上
のＳｉゲートＣＭＯＳ素子」のような良質のＳｉを生成
する他のＳＯＩ構造技術を用いても良い。
【０１０５】
【発明の効果】上述のように本発明によれば、基板及び
当該基板内に少なくとも部分的に形成され、かつ基板か
ら誘電的に絶縁された複数の電気的導電領域を設けるこ
とにより、シリコン−オン−インシユレータ（ＳＯＩ）
領域内に形成されたトレンチ型コンデンサ及びアクセス
素子を含む改善された半導体メモリセル構造を簡易かつ
確実に提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の第１の処理方法に従つた半導体
製造ステツプを示すフローチヤートである。
【図２】図２は本発明の第１の処理方法に従つた半導体
製造ステツプを示すフローチヤートである。
【図３】図３は本発明の第３の実施例に従つて構造化さ
れたＤＲＡＭアレイの一部を示す平面図である。
【図４】図４はアクセス素子及びトレンチコンデンサを
含むメモリセルのアレイのうちの１つのメモリセルを示
す略線図である。
【図５】図５は種々の処理ステツプ後の本発明のＤＲＡ
Ｍセルを示す断面図である。
【図６】図６は種々の処理ステツプ後の本発明のＤＲＡ
Ｍセルを示す断面図である。
【図７】図７は種々の処理ステツプ後の本発明のＤＲＡ
Ｍセルを示す断面図である。
【図８】図８は種々の処理ステツプ後の本発明のＤＲＡ
Ｍセルを示す断面図である。
【図９】図９は種々の処理ステツプ後の本発明のＤＲＡ
Ｍセルを示す断面図である。
【図１０】図１０は完成したＤＲＡＭセルのアレイの一
部を示す断面図である。
【図１１】図１１は完成したＤＲＡＭセルの他の実施例
を示す断面図である。
【図１２】図１２は本発明の第２の実施例で用いられた
基板コンタクトマスクを示す平面図である。
【図１３】図１３は本発明の第２の処理方法に従つた半
導体製造ステツプを示すフローチヤートである。
【図１４】図１４は本発明の第２の処理方法に従つた半
導体製造ステツプを示すフローチヤートである。
【図１５】図１５は図１２のマスクを使用した基板コン
タクトを示す部分的に生成されたＤＲＡＭセルのアレイ
を示す断面図である。
【図１６】図１６は本発明の第３の処理方法に従つた半
導体製造ステツプを示すフローチヤートである。
【図１７】図１７は本発明の第３の処理方法に従つた半
導体製造ステツプを示すフローチヤートである。
【図１８】図１８は垂直な側壁コネクシヨンを設けるた
めに用いられる準リソグラフイにより形状を特定された
垂直な側壁ストライプを示すＤＲＡＭセルのアレイの一
部を示す断面図である。
【符号の説明】
１……アクセス素子、２、１２……トレンチ型コンデン
サ、１０……シリコン基板、１１……コンタクトホー
ル、１１ａ、１３ａ……Ｐ+ ポリシリコン、１１ｂ、１
３ｂ……絶縁酸化物、１３……基板コンタクト、１４、
１８……酸化物層、１６……ＳＯＩ層、１６ａ……スト
ライプ、１６ｂ……導電板、１８ａ……パターン、１９
……ゲート酸化物層、２０……ワードライン、２２……
不活性スペーサ、２４……仮スペーサ、２４ａ……カツ
ト、２６……絶縁材料、２８……側壁コンタクト、２８
ａ……側壁ビツトラインコンタクト、３２……不活性酸
化物層、３４……ビツトラインコンクタクト。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 27/08 ３３１ Ｅ 9055−4Ｍ Ｈ０１Ｌ 27/04 Ｃ (72)発明者 クラウド・ルイス・ベルテイン アメリカ合衆国、ベルモント州05403、サ ウス・バーリントン、フエザント・ウエイ 33番地 (72)発明者 ジヨン・レイ・ペセト アメリカ合衆国、コロラド州80525、フオ ート・コリンズ、リブ・オーク・コート 1131番地 (72)発明者 フランシス・ロジヤー・ホワイト アメリカ合衆国、ベルモント州05452、エ セツクス、グリーンフイールド・ロード 66番地

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】基板と、 上記基板内に少なくとも部分的に形成され、かつ基板か
    ら誘電的に絶縁された電気的導電領域と、 上記基板及び上記電気的導電領域に形成された電気的絶
    縁材料からなる第１の層と、 上記第１の層を被覆する半導体材料からなる第２の層と を具え、 上記第２の層は複数の活性素子領域に分割され、各活性
    素子領域は上記電気的導電領域の１つの領域に配設さ
    れ、 各活性素子領域は第１の電極被覆手段に結合されること
    により、アクセストランジスタの第１のノードを形成
    し、第２の電極手段に結合されることにより、上記アク
    セストランジスタの第２のノードを形成し、さらに下層
    にある上記電気的導電領域に結合されることにより、上
    記アクセストランジスタの第３のノードを形成し、上記
    第１の電極手段は対向する一対の垂直な電気的絶縁側壁
    を含み、上記各アクセストランジスタの上記第２のノー
    ド及び第３のノードはそれぞれ上記垂直側壁の反対側の
    トランジスタに配設された電気的導体からなることを特
    徴とする半導体メモリセル。
  2. 【請求項２】上記第１の電極手段はワードラインを含
    み、上記第２の手段はビツトラインを含むことを特徴と
    する請求項１に記載の半導体メモリセル。
  3. 【請求項３】上記基板はｐ型単結晶シリコンからなり、
    上記電気的導電領域はｐ型多結晶シリコンからなること
    を特徴とする請求項１に記載の半導体メモリセル。
  4. 【請求項４】上記各活性素子領域は、上記活性素子領域
    を上記基板に電気的に結合する手段に結合されることに
    より、当該活性素子領域にキヤリアを供給することを特
    徴とする請求項１に記載の半導体メモリセル。
  5. 【請求項５】ダイナミツク・ランダム・アクセス・メモ
    リ・セルのアレイを製造する方法において、 基板を形成するステツプと、 上記基板内に複数のトレンチ型コンデンサを形成するス
    テツプと、 それぞれトレンチ型コンデンサの上に配設されかつ上記
    トレンチ型コンデンサの１つに電気的に結合される複数
    のアクセストランジスタを製造するステツプとを具え、 上記アクセストランジスタ製造ステツプは、 上記基板及びトレンチ型コンデンサ上に、シリコン層と
    該シリコン層及び上記基板間に挿入された絶縁層とを含
    むシリコン−オン−インシユレータ領域を形成するステ
    ツプと、 上記シリコン層を、それぞれ上記トレンチ型コンデンサ
    のうちの１つのトレンチ型コンデンサ上に配設される複
    数の活性素子領域に分割するステツプと、 複数の活性素子領域上に、互いに対向しかつ電気的に絶
    縁された一対の垂直側壁を含むワードライン導体を形成
    するステツプと、 上記垂直側壁上に複数の準リソグラフイによる電気導体
    を形成することにより、上記複数の電気導体のうちの１
    つが上記トレンチ型コンデンサのうちの１つを上層にあ
    る活性素子領域に結合させかつ上記複数の電気導体のう
    ち他のものが上記活性素子領域を、その後、上層に積層
    するように形成されるビツトライン導体に結合させるス
    テツプと、 を含むことを特徴とするダイナミツク・ランダム・アク
    セス・メモリ・セルのアレイ製造方法。
  6. 【請求項６】上記基板を形成するステツプは、ｐ型単結
    晶シリコンからなる基板を形成し、上記複数のトレンチ
    型コンデンサを形成するステツプは、上記基板内にｐ型
    多結晶シリコンからなる複数の電気的導電領域を形成す
    ることを特徴とする請求項５に記載のダイナミツク・ラ
    ンダム・アクセス・メモリ・セルのアレイ製造方法。
  7. 【請求項７】メモリセルのアレイを製造する方法におい
    て、 Ｓｉ基板を形成するステツプと、 上記基板内に複数のトレンチコンデンサを製造するステ
    ツプと、 上記基板及びトレンチ型コンデンサ上に上記基板及びＳ
    ｉ基板間に絶縁層を挿入してなるシリコン−オン−イン
    シユレータ領域を形成するステツプと、 上記Ｓｉ層内に複数のアクセストランジスタチヤネル領
    域を生成し、個々のアクセストランジスタチヤネル領域
    は上記トレンチ型コンデンサのうちの１つのトレンチ型
    コンデンサ上に配設されるステツプと、 複数のワードラインを形成し、各ワードラインは対向す
    る２つの垂直な側壁を有し、上記複数のアクセストラン
    ジスタチヤネル領域上に形成され、下層にある各アクセ
    ストランジスタチヤネル領域のゲート端子に導電的に結
    合されるステツプと、上記ワードラインの垂直側壁の双方に沿つて第１及び第
    ２の電気的垂直コンタクトを生成し、上記アクセストラ
    ンジスタチヤネル領域の特定の領域のための第１の電気
    的垂直コンタクトは上記アクセストランジスタチヤネル
    領域を上記下層にあるトレンチ型コンデンサに電気的に
    結合し、上記反対側の垂直側壁に配設された第２の電気
    的垂直コンタクトは上記アクセストランジスタチヤネル
    領域を当該アクセストランジスタチヤネル領域の上層に
    あるビツトライン導体に電気的に結合するステツプと を
    具えることを特徴とするメモリセルのアレイ製造方法。
JP4089689A 1991-04-30 1992-03-14 半導体メモリセル及びその製造方法 Expired - Lifetime JPH0795587B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/693,880 US5055898A (en) 1991-04-30 1991-04-30 DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US07/693880 1991-04-30

Publications (2)

Publication Number Publication Date
JPH05129551A JPH05129551A (ja) 1993-05-25
JPH0795587B2 true JPH0795587B2 (ja) 1995-10-11

Family

ID=24786503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4089689A Expired - Lifetime JPH0795587B2 (ja) 1991-04-30 1992-03-14 半導体メモリセル及びその製造方法

Country Status (2)

Country Link
US (1) US5055898A (ja)
JP (1) JPH0795587B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
KR0135067B1 (ko) * 1993-03-22 1998-04-20 문정환 반도체 장치의 메모리셀 제조방법 및 구조
KR0123751B1 (ko) 1993-10-07 1997-11-25 김광호 반도체장치 및 그 제조방법
US5411905A (en) * 1994-04-29 1995-05-02 International Business Machines Corporation Method of making trench EEPROM structure on SOI with dual channels
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
KR0135803B1 (ko) * 1994-05-13 1998-04-24 김광호 상.하로 분리된 커패시터를 갖는 반도체 메모리장치 및 그 제조방법
US5587604A (en) * 1994-09-22 1996-12-24 International Business Machines Corporation Contacted body silicon-on-insulator field effect transistor
US5627092A (en) * 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US6175128B1 (en) 1998-03-31 2001-01-16 International Business Machines Corporation Process for building borderless bitline, wordline and DRAM structure and resulting structure
US5670803A (en) * 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
US5606188A (en) * 1995-04-26 1997-02-25 International Business Machines Corporation Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory
US6967369B1 (en) * 1995-09-20 2005-11-22 Micron Technology, Inc. Semiconductor memory circuitry
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
US5714039A (en) * 1995-10-04 1998-02-03 International Business Machines Corporation Method for making sub-lithographic images by etching the intersection of two spacers
US5893735A (en) * 1996-02-22 1999-04-13 Siemens Aktiengesellschaft Three-dimensional device layout with sub-groundrule features
KR0176202B1 (ko) * 1996-04-09 1999-04-15 김광호 에스.오.아이형 트랜지스터 및 그 제조방법
DE69738971D1 (de) * 1996-06-28 2008-10-23 Texas Instruments Inc Wortleitungsanordnung für Halbleiter-Speicherbauteil
US5770875A (en) * 1996-09-16 1998-06-23 International Business Machines Corporation Large value capacitor for SOI
KR100291827B1 (ko) * 1997-02-28 2001-07-12 윤종용 반도체메모리장치및그제조방법
US6022782A (en) * 1997-05-30 2000-02-08 Stmicroelectronics, Inc. Method for forming integrated circuit transistors using sacrificial spacer
KR100248507B1 (ko) * 1997-09-04 2000-03-15 윤종용 소이 트랜지스터 및 그의 제조 방법
US5990511A (en) * 1997-10-16 1999-11-23 International Business Machines Corporation Memory cell with transfer device node in selective polysilicon
TW406406B (en) * 1998-01-12 2000-09-21 Siemens Ag DRAM-cells arrangement and its production method
US6046477A (en) * 1998-03-17 2000-04-04 Micron Technology, Inc. Dense SOI programmable logic array structure
US6271555B1 (en) * 1998-03-31 2001-08-07 International Business Machines Corporation Borderless wordline for DRAM cell
US6423596B1 (en) * 1998-09-29 2002-07-23 Texas Instruments Incorporated Method for two-sided fabrication of a memory array
US6228706B1 (en) 1999-08-26 2001-05-08 International Business Machines Corporation Vertical DRAM cell with TFT over trench capacitor
DE19941148B4 (de) 1999-08-30 2006-08-10 Infineon Technologies Ag Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
US6544837B1 (en) 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
US6396121B1 (en) * 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
JP3808700B2 (ja) * 2000-12-06 2006-08-16 株式会社東芝 半導体装置及びその製造方法
US6593610B2 (en) * 2001-12-13 2003-07-15 Micron Technology, Inc. Memory cell arrays
DE10242877A1 (de) * 2002-09-16 2004-03-25 Infineon Technologies Ag Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren
DE10320874B4 (de) * 2003-05-09 2014-01-09 Qimonda Ag Integrierter Halbleiterspeicher mit einem Transistor verringerter Gate-Oxiddicke
US7365396B2 (en) * 2005-04-14 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. SOI SRAM products with reduced floating body effect
US7983765B1 (en) 2005-08-19 2011-07-19 Pacesetter, Inc. Left chamber pressure sensor lead delivery system
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof
US8835898B2 (en) * 2012-04-20 2014-09-16 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
CN113539972B (zh) * 2021-07-13 2023-10-27 长鑫存储技术有限公司 存储器及其制作方法
JP7715996B2 (ja) 2021-12-14 2025-07-31 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
US4728623A (en) * 1986-10-03 1988-03-01 International Business Machines Corporation Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
US4799990A (en) * 1987-04-30 1989-01-24 Ibm Corporation Method of self-aligning a trench isolation structure to an implanted well region
US4816884A (en) * 1987-07-20 1989-03-28 International Business Machines Corporation High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell

Also Published As

Publication number Publication date
JPH05129551A (ja) 1993-05-25
US5055898A (en) 1991-10-08

Similar Documents

Publication Publication Date Title
US5055898A (en) DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US4920065A (en) Method of making ultra dense dram cells
US6767789B1 (en) Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US5395786A (en) Method of making a DRAM cell with trench capacitor
US5021355A (en) Method of fabricating cross-point lightly-doped drain-source trench transistor
EP0366882B1 (en) An ultra dense DRAM cell array and its method of fabrication
US4954854A (en) Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5618745A (en) Method of manufacturing a one transistor one-capacitor memory cell structure with a trench containing a conductor penetrating a buried insulating film
JP3431734B2 (ja) Ｓｏｉ形電界効果トランジスタおよびその製造方法
US5336912A (en) Buried plate type DRAM
US5348905A (en) Method of making diffused buried plate trench DRAM cell array
US4918502A (en) Semiconductor memory having trench capacitor formed with sheath electrode
AU594200B2 (en) A fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
EP0167764B1 (en) Dynamic ram cell
TW202240856A (zh) 半導體裝置結構
US5064777A (en) Fabrication method for a double trench memory cell device
KR19990088580A (ko) 5평방동적랜덤액세스메모리셀및그제조방법
US5034787A (en) Structure and fabrication method for a double trench memory cell device
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
US7214572B2 (en) Semiconductor memory device and manufacturing method thereof
US5198383A (en) Method of fabricating a composed pillar transistor DRAM Cell
JPH0740593B2 (ja) Ｄｒａｍセルおよびその製作方法
KR100517219B1 (ko) 동적이득메모리셀을갖는dram셀장치및그의제조방법
EP0550894B1 (en) Trench DRAM cell array
JP3535542B2 (ja) 半導体メモリ装置及びその製造方法