JPH0795674B2 - トランジスタスイツチング回路 - Google Patents
トランジスタスイツチング回路Info
- Publication number
- JPH0795674B2 JPH0795674B2 JP61239925A JP23992586A JPH0795674B2 JP H0795674 B2 JPH0795674 B2 JP H0795674B2 JP 61239925 A JP61239925 A JP 61239925A JP 23992586 A JP23992586 A JP 23992586A JP H0795674 B2 JPH0795674 B2 JP H0795674B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- collector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 本発明を以下の順序で説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段 Ｆ 作用 Ｇ 実施例 Ｇ−１ 構成（第１図） Ｇ−２ 動作（第１図，第２図） Ｇ−３ 変形例 Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、ヒステリシス特性を有したトランジスタスイ
ッチング回路に関する。
ッチング回路に関する。
Ｂ 発明の概要 本発明は、トランジスタが用いられて構成された、ヒス
テリシス特性を有するスイッチング回路において、夫々
のエミッタが共通の電流源部を介して電源の一端に接続
されて差動構成を形成する第１及び第２のトランジスタ
に対し、各々のコレクタと電源の他端との間に出力電流
値を異にする第１及び第２のカレントミラー部が夫々接
続され、かつ、第２のトランジスタのベースと電源の一
端との間に第１及び第２のカレントミラー部の出力電流
が供給される第１の抵抗素子が接続されるとともに、第
１の抵抗素子そ熱的に連結されて抵抗値が第１の抵抗素
子の抵抗値変化に対応して変化する第２の抵抗素子を含
み、第２の抵抗素子の抵抗値変化に応じて電流源部の電
流値を変化させる電流制御部が接続されて成り、第１の
トランジスタのベースに入力電圧が印加されるととも
に、この第１のトランジスタのコレクタ電流または第２
のトランジスタのベース電圧もしくはコレクタ電流に基
づいて電圧出力もしくは電流出力が導出されるものとな
すことにより、電源電圧の変動や温度変化等の影響が小
とされて、安定に行われるヒステリシス特性動作に基づ
く電圧出力もしくは電流出力が得られるようにしたもの
である。
テリシス特性を有するスイッチング回路において、夫々
のエミッタが共通の電流源部を介して電源の一端に接続
されて差動構成を形成する第１及び第２のトランジスタ
に対し、各々のコレクタと電源の他端との間に出力電流
値を異にする第１及び第２のカレントミラー部が夫々接
続され、かつ、第２のトランジスタのベースと電源の一
端との間に第１及び第２のカレントミラー部の出力電流
が供給される第１の抵抗素子が接続されるとともに、第
１の抵抗素子そ熱的に連結されて抵抗値が第１の抵抗素
子の抵抗値変化に対応して変化する第２の抵抗素子を含
み、第２の抵抗素子の抵抗値変化に応じて電流源部の電
流値を変化させる電流制御部が接続されて成り、第１の
トランジスタのベースに入力電圧が印加されるととも
に、この第１のトランジスタのコレクタ電流または第２
のトランジスタのベース電圧もしくはコレクタ電流に基
づいて電圧出力もしくは電流出力が導出されるものとな
すことにより、電源電圧の変動や温度変化等の影響が小
とされて、安定に行われるヒステリシス特性動作に基づ
く電圧出力もしくは電流出力が得られるようにしたもの
である。
Ｃ 従来の技術 トランジスタのスイッチング動作が利用されて構成され
たヒステリシス特性を有するスイッチング回路として、
例えば、第３図に示される如くに構成されたシュミット
・トリガー回路が広く用いられている。
たヒステリシス特性を有するスイッチング回路として、
例えば、第３図に示される如くに構成されたシュミット
・トリガー回路が広く用いられている。
この第３図に示されるシュミット・トリガー回路は、２
個のトランジスタ11及び12を含み、これら２個のトラン
ジスタ11及び12のエミッタには共通抵抗13が接続されて
いる。トランジスタ11のコレクタには負荷抵抗14が接続
されるとともに、抵抗15及びコンデンサ16を介してトラ
ンジスタ12のベースに接続され、トランジスタ12のベー
スは抵抗17を介して接地されている。また、トランジス
タ12のコレクタには、負荷抵抗18が接続されるとともに
出力端子19が設けられている。さらに、トランジスタ11
のベースには、入力端子20が設けられている。なお、負
荷抵抗14の抵抗値は、負荷抵抗18の抵抗値より大とされ
ている。
個のトランジスタ11及び12を含み、これら２個のトラン
ジスタ11及び12のエミッタには共通抵抗13が接続されて
いる。トランジスタ11のコレクタには負荷抵抗14が接続
されるとともに、抵抗15及びコンデンサ16を介してトラ
ンジスタ12のベースに接続され、トランジスタ12のベー
スは抵抗17を介して接地されている。また、トランジス
タ12のコレクタには、負荷抵抗18が接続されるとともに
出力端子19が設けられている。さらに、トランジスタ11
のベースには、入力端子20が設けられている。なお、負
荷抵抗14の抵抗値は、負荷抵抗18の抵抗値より大とされ
ている。
そして、例えば、入力端子20に印加される電圧Vaが第４
図Ａに示される如くに変化するものとすると、電圧Vaが
比較的低いときには、トランジスタ11がオフとされ、ト
ランジスタ12のベースに電源電圧Vccが負荷抵抗14と抵
抗15及び17とで分圧された電圧が印加されて、トランジ
スタ12がオンとされる状態が維持される。それにより、
トランジスタ11及び12のエミッタ電圧Veが、第４図Ｂに
示される如くに、トランジスタ12のコレクタ電流が共通
抵抗13を流れることにより得られる高いレベルVe1をと
り、このとき、出力端子19に得られる出力電圧Voは、第
４図Ｃに示される如く、低レベルにある。
図Ａに示される如くに変化するものとすると、電圧Vaが
比較的低いときには、トランジスタ11がオフとされ、ト
ランジスタ12のベースに電源電圧Vccが負荷抵抗14と抵
抗15及び17とで分圧された電圧が印加されて、トランジ
スタ12がオンとされる状態が維持される。それにより、
トランジスタ11及び12のエミッタ電圧Veが、第４図Ｂに
示される如くに、トランジスタ12のコレクタ電流が共通
抵抗13を流れることにより得られる高いレベルVe1をと
り、このとき、出力端子19に得られる出力電圧Voは、第
４図Ｃに示される如く、低レベルにある。
電圧Vaが上昇していき、レベルVe1よりトランジスタ11
のベース・エミッタ間オン電圧Vbeだけ高いレベルV1に
達すると、トランジスタ11がオンとされてそのコレクタ
電圧が低下し、それによってトランジスタ12がオフとさ
れる。このときには、エミッタ電圧Veが、トランジスタ
11のコレクタ電流が共通抵抗13を流れることにより得ら
れる低いレベルVe2をとり、また、出力電圧Voは、電源
電圧Vccに等しい高レベルをとる。その後、電圧Vaが降
下して、レベルVe2よりベース・エミッタ間オン電圧Vbe
だけ高いレベルVe2より低くなると、トランジスタ11が
オフとされ、再び、トランジスタ11がオフでトランジス
タ12がオンの状態に戻り、出力電圧Voが低レベルをとる
ものとなる。
のベース・エミッタ間オン電圧Vbeだけ高いレベルV1に
達すると、トランジスタ11がオンとされてそのコレクタ
電圧が低下し、それによってトランジスタ12がオフとさ
れる。このときには、エミッタ電圧Veが、トランジスタ
11のコレクタ電流が共通抵抗13を流れることにより得ら
れる低いレベルVe2をとり、また、出力電圧Voは、電源
電圧Vccに等しい高レベルをとる。その後、電圧Vaが降
下して、レベルVe2よりベース・エミッタ間オン電圧Vbe
だけ高いレベルVe2より低くなると、トランジスタ11が
オフとされ、再び、トランジスタ11がオフでトランジス
タ12がオンの状態に戻り、出力電圧Voが低レベルをとる
ものとなる。
このようにして、入力端子20に印加される電圧Vaがレベ
ルV1より低い状態からレベルV1に達した後、レベルV1よ
り低いレベルV2より低くなるまでの間において、出力端
子19に高レベルの出力電圧Voが導出され、ヒステリシス
特性動作が得られることになる。
ルV1より低い状態からレベルV1に達した後、レベルV1よ
り低いレベルV2より低くなるまでの間において、出力端
子19に高レベルの出力電圧Voが導出され、ヒステリシス
特性動作が得られることになる。
Ｄ 発明が解決しようとする問題点 しかしながら、上述の如くの従来提案されているヒステ
リシス特性を有するスイッチング回路は、スイッチング
電圧レベルであるレベルV1及びV2が電源電圧Vccの変動
や温度変化の影響を受けて容易に変動するものとなり、
そのため、動作の安定性に欠けるという欠点を伴ってい
る。
リシス特性を有するスイッチング回路は、スイッチング
電圧レベルであるレベルV1及びV2が電源電圧Vccの変動
や温度変化の影響を受けて容易に変動するものとなり、
そのため、動作の安定性に欠けるという欠点を伴ってい
る。
斯かる点に鑑み、本発明は、複数個のトランジスタが用
いられて構成され、電源電圧の変動や温度変化等の影響
が小となされたもとで行われる安定なヒステリシス特性
動作に基づく電圧出力もしくは電流出力が得られるよう
にされた、トランジスタスイッチング回路を提供するこ
とを目的とする。
いられて構成され、電源電圧の変動や温度変化等の影響
が小となされたもとで行われる安定なヒステリシス特性
動作に基づく電圧出力もしくは電流出力が得られるよう
にされた、トランジスタスイッチング回路を提供するこ
とを目的とする。
Ｅ 問題点を解決するための手段 上述の目的を達成すべく、本発明に係るトランジスタス
イッチング回路は、夫々のエミッタが共通接続されて差
動構成を形成する第１及び第２のトランジスタと、第１
のトランジスタのベースに入力電圧を供給する入力端子
と、第１のトランジスタのコレクタ電流または第２のト
ランジスタのベース電圧もしくはコレクタ電流に基づく
電流出力もしくは電圧出力を導出する出力端子と、第１
及び第２のトランジスタの共通接続されたエミッタと電
源の一端との間に接続された電流源部と、第１のトラン
ジスタのコレクタと電源の他端との間に接続された第１
のカレントミラー部と、第２のトランジスタのコレクタ
と電源の他端との間に接続され、第１のカレントミラー
部とは出力電流値を異にする第２のカレントミラー部
と、第２のトランジスタのベースと電源の一端との間に
接続され、第１及び第２のカレントミラー部の出力電流
が供給される第１の抵抗素子とを備え、さらに、第１の
抵抗素子と熱的に連結されて抵抗値が第１の抵抗素子の
抵抗値変化に対応して変化する第２の抵抗素子を含み、
その第２の抵抗素子の抵抗値変化に応じて電流源部の電
流値を変化させる電流制御部が設けられて構成される。
イッチング回路は、夫々のエミッタが共通接続されて差
動構成を形成する第１及び第２のトランジスタと、第１
のトランジスタのベースに入力電圧を供給する入力端子
と、第１のトランジスタのコレクタ電流または第２のト
ランジスタのベース電圧もしくはコレクタ電流に基づく
電流出力もしくは電圧出力を導出する出力端子と、第１
及び第２のトランジスタの共通接続されたエミッタと電
源の一端との間に接続された電流源部と、第１のトラン
ジスタのコレクタと電源の他端との間に接続された第１
のカレントミラー部と、第２のトランジスタのコレクタ
と電源の他端との間に接続され、第１のカレントミラー
部とは出力電流値を異にする第２のカレントミラー部
と、第２のトランジスタのベースと電源の一端との間に
接続され、第１及び第２のカレントミラー部の出力電流
が供給される第１の抵抗素子とを備え、さらに、第１の
抵抗素子と熱的に連結されて抵抗値が第１の抵抗素子の
抵抗値変化に対応して変化する第２の抵抗素子を含み、
その第２の抵抗素子の抵抗値変化に応じて電流源部の電
流値を変化させる電流制御部が設けられて構成される。
Ｆ 作用 このように構成される本発明に係るトランジスタスイッ
チング回路にあっては、第１の抵抗素子の抵抗値が変化
するとき、第１の抵抗素子と熱的に連結された第２の抵
抗素子の抵抗値が第１の抵抗素子の抵抗値変化に対応し
て変化し、その第２の抵抗素子の抵抗値の変化により、
電流源部の電流値が、第１の抵抗素子の抵抗値が増大も
しくは減少するときそれに対応して減少もしくは増大せ
しめられる。そして、斯かるもとで、入力端子に入力電
圧が供給されて、出力端子に、第１のトランジスタのコ
レクタ電流または第２のトランジスタのベース電圧もし
くはコレクタ電流に基づく電流出力もしくは電圧出力が
導出される。それにより、第２のトランジスタのベース
に得られる電圧がとる高レベルと低レベルとの差が、電
源電圧の変動や温度変化等に対して安定化され、電源電
圧の変動や温度変化等の影響が小とされた安定はヒステ
リシス特性動作に基づく電圧出力もしくは電流出力が得
られることになる。
チング回路にあっては、第１の抵抗素子の抵抗値が変化
するとき、第１の抵抗素子と熱的に連結された第２の抵
抗素子の抵抗値が第１の抵抗素子の抵抗値変化に対応し
て変化し、その第２の抵抗素子の抵抗値の変化により、
電流源部の電流値が、第１の抵抗素子の抵抗値が増大も
しくは減少するときそれに対応して減少もしくは増大せ
しめられる。そして、斯かるもとで、入力端子に入力電
圧が供給されて、出力端子に、第１のトランジスタのコ
レクタ電流または第２のトランジスタのベース電圧もし
くはコレクタ電流に基づく電流出力もしくは電圧出力が
導出される。それにより、第２のトランジスタのベース
に得られる電圧がとる高レベルと低レベルとの差が、電
源電圧の変動や温度変化等に対して安定化され、電源電
圧の変動や温度変化等の影響が小とされた安定はヒステ
リシス特性動作に基づく電圧出力もしくは電流出力が得
られることになる。
Ｇ 実施例 Ｇ−１ 構成（第１図） 第１図は、本発明に係るトランジスタスイッチング回路
の一例を示す。
の一例を示す。
この例においては、NPN形のトランジスタ21及び22が、
夫々のエミッタが共通接続されて差動構成を形成するも
のとして備えられており、これらトランジスタ21及び22
の共通接続されたエミッタが、電流源を形成するNPN形
のトランジスタ23のコレクタ−エミッタ通路を介して接
地されている。トランジスタ21のコレクタと電源ライン
50との間には、PNP形のトランジスタ24がダイオード接
続されて挿入されており、このトランジスタ24とそれに
接続されたPNP形のトランジスタ25とがカレント・ミラ
ー部26を構成している。ここで、トランジスタ24のエミ
ッタ面積とトランジスタ25のエミッタ面積との比がn:m
（ｎ及びｍは正整数で、ｎ＜ｍ）に選定されており、従
って、トランジスタ25のコレクタ電流は、トランジスタ
24のコレクタ電流のn/mとなる。また、トランジスタ22
のコレクタと電源ライン50との間には、PNP形のトラン
ジスタ27がダイオード接続されて挿入されており、この
トランジスタ27とそれに接続されたPNP形のトランジス
タ28とがカレント・ミラー部29を構成している。ここ
で、トランジスタ27のエミッタ面積とトランジスタ28の
エミッタ面積とは互いに等しく、かつ、例えば、トラン
ジスタ24のエミッタ面積と等しくなるように選定されて
おり、従って、トランジスタ27及び28の夫々のコレクタ
電流は、互いに等しく、かつ、トランジスタ24のコレク
タ電流と等いものとなる。
夫々のエミッタが共通接続されて差動構成を形成するも
のとして備えられており、これらトランジスタ21及び22
の共通接続されたエミッタが、電流源を形成するNPN形
のトランジスタ23のコレクタ−エミッタ通路を介して接
地されている。トランジスタ21のコレクタと電源ライン
50との間には、PNP形のトランジスタ24がダイオード接
続されて挿入されており、このトランジスタ24とそれに
接続されたPNP形のトランジスタ25とがカレント・ミラ
ー部26を構成している。ここで、トランジスタ24のエミ
ッタ面積とトランジスタ25のエミッタ面積との比がn:m
（ｎ及びｍは正整数で、ｎ＜ｍ）に選定されており、従
って、トランジスタ25のコレクタ電流は、トランジスタ
24のコレクタ電流のn/mとなる。また、トランジスタ22
のコレクタと電源ライン50との間には、PNP形のトラン
ジスタ27がダイオード接続されて挿入されており、この
トランジスタ27とそれに接続されたPNP形のトランジス
タ28とがカレント・ミラー部29を構成している。ここ
で、トランジスタ27のエミッタ面積とトランジスタ28の
エミッタ面積とは互いに等しく、かつ、例えば、トラン
ジスタ24のエミッタ面積と等しくなるように選定されて
おり、従って、トランジスタ27及び28の夫々のコレクタ
電流は、互いに等しく、かつ、トランジスタ24のコレク
タ電流と等いものとなる。
カレント・ミラー部26及び29を夫々構成するトランジス
タ25及び28の各々のコレクタは、共にトランジスタ22の
ベースに接続されており、トランジスタ22のベースは、
抵抗30を介して接地されている。そして、トランジスタ
21のベースに入力端子31が設けられるとともに、トラン
ジスタ22のベースに出力端子32が設けられている。
タ25及び28の各々のコレクタは、共にトランジスタ22の
ベースに接続されており、トランジスタ22のベースは、
抵抗30を介して接地されている。そして、トランジスタ
21のベースに入力端子31が設けられるとともに、トラン
ジスタ22のベースに出力端子32が設けられている。
また、電流源を形成するトランジスタ23のベースは、ダ
イオード接続されたNPN形のトランジスタ33のコレクタ
−エミッタ通路を介して接地されており、トランジスタ
23のコレクタ−エミッタ通路を流れる電流は、トランジ
スタ33のコレクタ−エミッタ通路を流れる電流に応じた
ものとなる。トランジスタ33の共通接続されたコレクタ
及びベースと電源ライン50との間には、PNP形のトラン
ジスタ34のエミッタ−コレクタ通路が挿入されており、
このトランジスタ34とダイオード接続されたPNP形のト
ランジスタ35とがカレント・ミラー部36を構成してい
る。このカレント・ミラー部36においては、トランジス
タ34のエミッタ面積とトランジスタ35のエミッタ面積と
は互いに等しくなるように選定されており、従って、ト
ランジスタ34及び35の夫々のコレクタ電流は等しくな
る。
イオード接続されたNPN形のトランジスタ33のコレクタ
−エミッタ通路を介して接地されており、トランジスタ
23のコレクタ−エミッタ通路を流れる電流は、トランジ
スタ33のコレクタ−エミッタ通路を流れる電流に応じた
ものとなる。トランジスタ33の共通接続されたコレクタ
及びベースと電源ライン50との間には、PNP形のトラン
ジスタ34のエミッタ−コレクタ通路が挿入されており、
このトランジスタ34とダイオード接続されたPNP形のト
ランジスタ35とがカレント・ミラー部36を構成してい
る。このカレント・ミラー部36においては、トランジス
タ34のエミッタ面積とトランジスタ35のエミッタ面積と
は互いに等しくなるように選定されており、従って、ト
ランジスタ34及び35の夫々のコレクタ電流は等しくな
る。
トランジスタ35の共通接続されたコレクタ及びベースと
接地電位点間には、NPN形のトランジスタ37のコレクタ
−エミッタ通路と抵抗38とが直列に挿入されている。そ
して、トランジスタ37のベースは、抵抗38の両端間に得
られる電圧と、安定化電圧源39から供給される基準電圧
とを比較する比較器40の出力端に接続されている。これ
ら、トランジスタ37,安定化電圧源39及び比較器40は、
抵抗38の両端間に得られる電圧を、安定化電圧源39から
供給される基準電圧と一定の関係にある定電圧にすべ
く、カレント・ミラー部36を構成するトランジスタ35の
コレクタ電流を制御している。
接地電位点間には、NPN形のトランジスタ37のコレクタ
−エミッタ通路と抵抗38とが直列に挿入されている。そ
して、トランジスタ37のベースは、抵抗38の両端間に得
られる電圧と、安定化電圧源39から供給される基準電圧
とを比較する比較器40の出力端に接続されている。これ
ら、トランジスタ37,安定化電圧源39及び比較器40は、
抵抗38の両端間に得られる電圧を、安定化電圧源39から
供給される基準電圧と一定の関係にある定電圧にすべ
く、カレント・ミラー部36を構成するトランジスタ35の
コレクタ電流を制御している。
そして、少なくとも抵抗30と抵抗38とは、熱的に連結さ
れており、同一の温度変化状態のもとにおかれる。斯か
る熱的連結は、例えば、抵抗30と抵抗38とが、上述の各
トランジスタと共に集積回路素子化されて、同一の半導
体チップ上に形成されることにより容易に達成される。
れており、同一の温度変化状態のもとにおかれる。斯か
る熱的連結は、例えば、抵抗30と抵抗38とが、上述の各
トランジスタと共に集積回路素子化されて、同一の半導
体チップ上に形成されることにより容易に達成される。
Ｇ−２ 動作（第１図，第２図） 先ず、上述の如く抵抗30と抵抗38とが、共通の電源ライ
ン50からの電源電圧のもとで用いられ、かつ、同一の温
度変化状態のもとにおかれることにより、電流源を構成
するトランジスタ23のコレクタ−エミッタ通路を流れる
電流Ioが、抵抗30の抵抗値Ｒの変動に応じて変動し、そ
の変動態様が抵抗値Ｒの増大もしくは減少に対応して減
少もしくは増大するものとされる。即ち、例えば、電源
電圧の変動あるいは温度変化により抵抗値Ｒが増大する
ときには、それと同時に抵抗38の抵抗値も増大する。抵
抗38の両端間に得られる電圧は、トランジスタ37,安定
化電圧源39及び比較器40によってカレント・ミラー部36
を構成するトランジスタ35のコレクタ電流が制御される
ことにより一定に維持されるので、抵抗38の抵抗値の増
大に伴って、トランジスタ35のコレクタ電流Iaが減少せ
しめられることになる。このため、トランジスタ35と共
にカレント・ミラー部36を構成するトランジスタ34のコ
レクタ電流Iaも減少せしめられる。このトランジスタ34
のコレクタ電流Iaは、トランジスタ23のベースに接続さ
れたトランジスタ33のコレクタ−エミッタ通路を流れる
ので、その減少に伴って、トランジスタ23のコレクタ−
エミッタ通路を流れる電流Ioが減少する。
ン50からの電源電圧のもとで用いられ、かつ、同一の温
度変化状態のもとにおかれることにより、電流源を構成
するトランジスタ23のコレクタ−エミッタ通路を流れる
電流Ioが、抵抗30の抵抗値Ｒの変動に応じて変動し、そ
の変動態様が抵抗値Ｒの増大もしくは減少に対応して減
少もしくは増大するものとされる。即ち、例えば、電源
電圧の変動あるいは温度変化により抵抗値Ｒが増大する
ときには、それと同時に抵抗38の抵抗値も増大する。抵
抗38の両端間に得られる電圧は、トランジスタ37,安定
化電圧源39及び比較器40によってカレント・ミラー部36
を構成するトランジスタ35のコレクタ電流が制御される
ことにより一定に維持されるので、抵抗38の抵抗値の増
大に伴って、トランジスタ35のコレクタ電流Iaが減少せ
しめられることになる。このため、トランジスタ35と共
にカレント・ミラー部36を構成するトランジスタ34のコ
レクタ電流Iaも減少せしめられる。このトランジスタ34
のコレクタ電流Iaは、トランジスタ23のベースに接続さ
れたトランジスタ33のコレクタ−エミッタ通路を流れる
ので、その減少に伴って、トランジスタ23のコレクタ−
エミッタ通路を流れる電流Ioが減少する。
また、抵抗値Ｒが減少するときには、上述と同様の動作
のもとに、トランジスタ23のコレクタ−エミッタ通路を
流れる電流Ioが増大する。このようなもとに、例えば、
抵抗値Ｒが変動するとき、それに応じて電流Ioが変化し
て、抵抗値Ｒと電流Ioとの積Ｒ・Ioが一定に保たれるよ
うに設定される。
のもとに、トランジスタ23のコレクタ−エミッタ通路を
流れる電流Ioが増大する。このようなもとに、例えば、
抵抗値Ｒが変動するとき、それに応じて電流Ioが変化し
て、抵抗値Ｒと電流Ioとの積Ｒ・Ioが一定に保たれるよ
うに設定される。
そして、例えば、入力端子31に印加される電圧Viが第２
図Ａに示される如くに変化するものとすると、電圧Viが
比較的低いときには、トランジスタ21がオフでトランジ
スタ22がオンとなる状態とされる。これにより、カレン
ト・ミラー部29を構成するトランジスタ27のコレクタ及
びトランジスタ22を通じて、電流源を構成するトランジ
スタ23により設定される電流Ioが流れ、それに伴って、
トランジスタ27と共にカレント・ミラー部29を構成し、
トランジスタ27のコレクタ電流と等しいコレクタ電流を
流すトランジスタ28から、電流Ioが抵抗30に供給され
る。従って、トランジスタ22のベースに得られる電圧Vb
は、第２図Ｂに示される如くに、抵抗30の抵抗値Ｒと電
流Ioとの積Ｒ・Ioで定められる高レベルVhをとり、この
高レベルVhをとる電圧Vbが、出力端子32に導出される。
図Ａに示される如くに変化するものとすると、電圧Viが
比較的低いときには、トランジスタ21がオフでトランジ
スタ22がオンとなる状態とされる。これにより、カレン
ト・ミラー部29を構成するトランジスタ27のコレクタ及
びトランジスタ22を通じて、電流源を構成するトランジ
スタ23により設定される電流Ioが流れ、それに伴って、
トランジスタ27と共にカレント・ミラー部29を構成し、
トランジスタ27のコレクタ電流と等しいコレクタ電流を
流すトランジスタ28から、電流Ioが抵抗30に供給され
る。従って、トランジスタ22のベースに得られる電圧Vb
は、第２図Ｂに示される如くに、抵抗30の抵抗値Ｒと電
流Ioとの積Ｒ・Ioで定められる高レベルVhをとり、この
高レベルVhをとる電圧Vbが、出力端子32に導出される。
電圧Viが上昇していき、トランジスタ22のベースにおけ
る電圧VbのレベルVhより若干高いレベルVh′に達する
と、トランジスタ21がオンでトランジスタ22がオフとな
る状態とされる。これにより、カレント・ミラー部26を
構成するトランジスタ24のコレクタ及びトランジスタ21
を通じて、電流源を構成するトランジスタ23により設定
される電流Ioが流れ、それに伴って、トランジスタ24と
共にカレント・ミラー部26を構成し、トランジスタ24の
コレクタ電流のn/mとなるコレクタ電流を流すトランジ
スタ25から、電流Io・n/mが抵抗30に供給される。従っ
て、このとき、トランジスタ22のベースに得られる電圧
Vbは、第２図Ｂに示される如く、抵抗30の抵抗値Ｒと電
流Io・n/mとの積Ｒ・Io・n/mで定められる低レベルVlを
とり、この低レベルVlをとる電圧Vbが、出力端子32に導
出される。
る電圧VbのレベルVhより若干高いレベルVh′に達する
と、トランジスタ21がオンでトランジスタ22がオフとな
る状態とされる。これにより、カレント・ミラー部26を
構成するトランジスタ24のコレクタ及びトランジスタ21
を通じて、電流源を構成するトランジスタ23により設定
される電流Ioが流れ、それに伴って、トランジスタ24と
共にカレント・ミラー部26を構成し、トランジスタ24の
コレクタ電流のn/mとなるコレクタ電流を流すトランジ
スタ25から、電流Io・n/mが抵抗30に供給される。従っ
て、このとき、トランジスタ22のベースに得られる電圧
Vbは、第２図Ｂに示される如く、抵抗30の抵抗値Ｒと電
流Io・n/mとの積Ｒ・Io・n/mで定められる低レベルVlを
とり、この低レベルVlをとる電圧Vbが、出力端子32に導
出される。
その後、電圧Viが降下して、そのときのトランジスタ22
のベースにおける電圧VbのレベルVlより若干高いレベル
Vl′より低くなると、トランジスタ11がオフでトランジ
スタ22がオンとなる状態に戻る。それにより、トランジ
スタ22のベースに得られる電圧Vbは、再び、抵抗30の抵
抗値Ｒと電流Ioとの積Ｒ・Ioで定められる高レベルVhを
とり、高レベルVhをとる電圧Vbが出力端子32に導出され
る。
のベースにおける電圧VbのレベルVlより若干高いレベル
Vl′より低くなると、トランジスタ11がオフでトランジ
スタ22がオンとなる状態に戻る。それにより、トランジ
スタ22のベースに得られる電圧Vbは、再び、抵抗30の抵
抗値Ｒと電流Ioとの積Ｒ・Ioで定められる高レベルVhを
とり、高レベルVhをとる電圧Vbが出力端子32に導出され
る。
このようにして、入力端子31に印加される電圧Viがレベ
ルVh′より低い状態からレベルVh′に達した後、レベル
Vh′以下のレベルVl′より低くなるまでの間におて、出
力端子32に低レベルVlをとる電圧Vbが導出され、ヒステ
リシス特性動作が得られる。
ルVh′より低い状態からレベルVh′に達した後、レベル
Vh′以下のレベルVl′より低くなるまでの間におて、出
力端子32に低レベルVlをとる電圧Vbが導出され、ヒステ
リシス特性動作が得られる。
斯かるヒステリシス特性動作において、トランジスタ22
のベースに得られる電圧Vbがとる高レベルVhと低レベル
Vlとの差、従って、出力端子32に得られる電圧のレベル
差、即ち、出力電圧レベル差ΔＶは、 ΔＶ＝Vh−Vl ＝Ｒ・Io−Ｒ・Io・n/m ＝Ｒ・Io・（１−n/m） n/m＝ｋ（＜１）とおいて、 ΔＶ＝Ｒ・Io・（１−ｋ） となる。前述の如く、トランジスタ23のコレクタ−エミ
ッタ通路を流れる電流Ioは、抵抗30の抵抗値Ｒの変動に
応じて変動し、その変動態様が抵抗値Ｒの増大もしくは
減少に対応して減少もしくは増大するものとされて、抵
抗値Ｒと電流Ioとの積が一定に保たれるようにされてい
るので、出力電圧レベル差ΔＶ＝（１−ｋ）・Ｒ・Ioは
一定の値とされる。
のベースに得られる電圧Vbがとる高レベルVhと低レベル
Vlとの差、従って、出力端子32に得られる電圧のレベル
差、即ち、出力電圧レベル差ΔＶは、 ΔＶ＝Vh−Vl ＝Ｒ・Io−Ｒ・Io・n/m ＝Ｒ・Io・（１−n/m） n/m＝ｋ（＜１）とおいて、 ΔＶ＝Ｒ・Io・（１−ｋ） となる。前述の如く、トランジスタ23のコレクタ−エミ
ッタ通路を流れる電流Ioは、抵抗30の抵抗値Ｒの変動に
応じて変動し、その変動態様が抵抗値Ｒの増大もしくは
減少に対応して減少もしくは増大するものとされて、抵
抗値Ｒと電流Ioとの積が一定に保たれるようにされてい
るので、出力電圧レベル差ΔＶ＝（１−ｋ）・Ｒ・Ioは
一定の値とされる。
これよりして、電源電圧の変動や温度変化のため抵抗30
の抵抗値Ｒが変化する場合にも、その影響が極めて小と
された安定な電圧出力が、出力端子32に導出されること
になる。
の抵抗値Ｒが変化する場合にも、その影響が極めて小と
された安定な電圧出力が、出力端子32に導出されること
になる。
ここで、入力端子31に印加される電圧Viが上昇していく
時のスイッチングについて、考察する。
時のスイッチングについて、考察する。
トランジスタ21がオフで22がオンの状態からトランジス
タ21がオンでトランジスタ22がオフの状態に反転するス
イッチングの過渡期においては、トランジスタ21及び22
の夫々のコレクタ−エミッタ通路に電流が流れるが、入
力端子31に、従って、トランジスタ21のベースに印加さ
れる電圧Viとトランジスタ22のベースにおける電圧Vbと
のレベル差をVd,トランジスタ21のコレクタ−エミッタ
通路を流れる電流をI1，トランジスタ22のコレクタ−エ
ミッタ通路を流れる電流をI2とすると、 I1＋I2＝Io I2＝Io−I1＝exp（−Vd/VT） （但し、VTはサーマル・ポテンシャル）とあらわせる。
また、斯かる状態では、抵抗30にトランジスタ25とトラ
ンジスタ27との両者からの電流が供給されるので、 トランジスタ21及び22を含む回路のループゲインGlは、 であらわせ、トランジスタ21がオフでトランジスタ22が
オンの状態からトランジスタ21がオンでトランジスタ22
がオフの状態への反転が生じるのは、即ち、Vdが反転電
圧Vdiとなるのは、ループゲインGlが１となるときであ
るので、 を満足するVdがVdiである。従って、 （１）式の関係を用いて、 という関係が得られる。
タ21がオンでトランジスタ22がオフの状態に反転するス
イッチングの過渡期においては、トランジスタ21及び22
の夫々のコレクタ−エミッタ通路に電流が流れるが、入
力端子31に、従って、トランジスタ21のベースに印加さ
れる電圧Viとトランジスタ22のベースにおける電圧Vbと
のレベル差をVd,トランジスタ21のコレクタ−エミッタ
通路を流れる電流をI1，トランジスタ22のコレクタ−エ
ミッタ通路を流れる電流をI2とすると、 I1＋I2＝Io I2＝Io−I1＝exp（−Vd/VT） （但し、VTはサーマル・ポテンシャル）とあらわせる。
また、斯かる状態では、抵抗30にトランジスタ25とトラ
ンジスタ27との両者からの電流が供給されるので、 トランジスタ21及び22を含む回路のループゲインGlは、 であらわせ、トランジスタ21がオフでトランジスタ22が
オンの状態からトランジスタ21がオンでトランジスタ22
がオフの状態への反転が生じるのは、即ち、Vdが反転電
圧Vdiとなるのは、ループゲインGlが１となるときであ
るので、 を満足するVdがVdiである。従って、 （１）式の関係を用いて、 という関係が得られる。
ここで、exp（Vdi/VT）＞＞１ とすると、 exp（Vdi/VT） ＝Ｒ・Io・（１−ｋ）／VT ＝ΔV/VT となる。ΔＶは一定であって定数と考えてよく、 Vdi＝VT・ln（ΔV/VT） という関係が得られる。
VT＝kT/q、（ｋはボルツマン定数,Tは絶対温度,qは電子
の電荷）であるので、このVdiの温度変動による変化分
は、 となる。
の電荷）であるので、このVdiの温度変動による変化分
は、 となる。
この（２）式であらわされる変化分を零と置くと、 ln（ΔV/VT）＝（1/log e） ≒2.3 ・・・（３） となる。
従って、（３）式を満足する出力電圧レベル差ΔＶを設
定すれば、反転電圧Vdiの温度変動に起因する変化を極
めて小とすることができることになる。実際にあたって
は、ΔＶをVTの略10倍に選定すればよく、VT≒26mVとし
て、ΔＶ≒260mVとすればよい。出力電圧レベル差ΔＶ
における260mVという値は、実際の使用において扱易い
値である。
定すれば、反転電圧Vdiの温度変動に起因する変化を極
めて小とすることができることになる。実際にあたって
は、ΔＶをVTの略10倍に選定すればよく、VT≒26mVとし
て、ΔＶ≒260mVとすればよい。出力電圧レベル差ΔＶ
における260mVという値は、実際の使用において扱易い
値である。
このようにして、反転電圧Vdiの温度変動に起因する変
化が極めて小とされることにより、トランジスタ21及び
22におけるスイッチング電圧レベルが、温度変化の影響
が小とされて安定したものとなり、ヒステリシス特性動
作が安定に行われる。
化が極めて小とされることにより、トランジスタ21及び
22におけるスイッチング電圧レベルが、温度変化の影響
が小とされて安定したものとなり、ヒステリシス特性動
作が安定に行われる。
Ｇ−３ 変形例 なお、上述の例においては、出力端子32がトランジスタ
22のベースに設けられて、トランジスタ22のベースに得
られる電圧に基づく電圧出力が得られるようにされてい
るが、斯かる出力端子32に代えて、例えば、ベースがト
ランジスタ21もしくは22のコレクタに接続されるととも
にエミッタが電源ライン50に接続されたPNP形のトラン
ジスタを追加し、斯かるトランジスタのコレクタに出力
端子を設けて、トランジスタ21もしくは22のコレクタ電
流に基づく電流出力を得るようにすることもできる。
22のベースに設けられて、トランジスタ22のベースに得
られる電圧に基づく電圧出力が得られるようにされてい
るが、斯かる出力端子32に代えて、例えば、ベースがト
ランジスタ21もしくは22のコレクタに接続されるととも
にエミッタが電源ライン50に接続されたPNP形のトラン
ジスタを追加し、斯かるトランジスタのコレクタに出力
端子を設けて、トランジスタ21もしくは22のコレクタ電
流に基づく電流出力を得るようにすることもできる。
Ｈ 発明の効果 以上の説明から明らかな如く、本発明に係るトランジス
タスイッチング回路によれば、スイッチング動作を行う
一対の差動構成を形成するトランジスタのうちの一方の
ベースに入力電圧が印加されるとともに、この一方のコ
レクタ電流または他方のベースに得られる電圧もしくは
コレクタを流れる電流に基づく電圧出力もしくは電流出
力が導出され、その際、差動構成を形成するトランジス
タのうちの他方のベースに得られる電圧がとる高レベル
と低レベルとの差が、電源電圧の変動や温度変化等に対
して安定化され、それにより、電圧出力もしくは電流出
力が、電源電圧の変動や温度変化等に対して安定化さ
れ、それにより、電圧出力もしくは電流出力が、電源電
圧の変動や温度変化等の影響が小とされた安定なヒステ
リシス特性動作に基づいて得られるものとされる。
タスイッチング回路によれば、スイッチング動作を行う
一対の差動構成を形成するトランジスタのうちの一方の
ベースに入力電圧が印加されるとともに、この一方のコ
レクタ電流または他方のベースに得られる電圧もしくは
コレクタを流れる電流に基づく電圧出力もしくは電流出
力が導出され、その際、差動構成を形成するトランジス
タのうちの他方のベースに得られる電圧がとる高レベル
と低レベルとの差が、電源電圧の変動や温度変化等に対
して安定化され、それにより、電圧出力もしくは電流出
力が、電源電圧の変動や温度変化等に対して安定化さ
れ、それにより、電圧出力もしくは電流出力が、電源電
圧の変動や温度変化等の影響が小とされた安定なヒステ
リシス特性動作に基づいて得られるものとされる。
第１図は本発明に係るトランジスタスイッチング回路の
一例を示す回路図、第２図は第１図に示される例の動作
説明に供される電圧レベル図、第３図は従来のシュミッ
ト・トリガー回路を示す回路図、第４図は第３図に示さ
れる回路の動作説明に供される電圧レベル図である。 図中、21,22,23,33及び37はNPN形のトランジスタ、26,2
9及び36はカレント・ミラー部、30及び38は抵抗、31は
入力端子、32は出力端子、39は安定化電圧源、40は比較
器である。
一例を示す回路図、第２図は第１図に示される例の動作
説明に供される電圧レベル図、第３図は従来のシュミッ
ト・トリガー回路を示す回路図、第４図は第３図に示さ
れる回路の動作説明に供される電圧レベル図である。 図中、21,22,23,33及び37はNPN形のトランジスタ、26,2
9及び36はカレント・ミラー部、30及び38は抵抗、31は
入力端子、32は出力端子、39は安定化電圧源、40は比較
器である。
Claims (1)
- 【請求項１】夫々のエミッタが共通接続されて差動構成
を形成する第１及び第２のトランジスタと、 上記第１のトランジスタのベースに入力電圧を供給する
入力端子と、 上記第１のトランジスタのコレクタ電流または上記第２
のトランジスタのベース電圧もしくはコレクタ電流に基
づく電流出力もしくは電圧出力を導出する出力端子と、 上記第１及び第２のトランジスタの共通接続されたエミ
ッタと電源の一端との間に接続された電流源部と、 上記第１のトランジスタのコレクタと電源の他端との間
に接続された第１のカレントミラー部と、 上記第２のトランジスタのコレクタと上記電源の他端と
の間に接続され、上記第１のカレントミラー部とは出力
電流値を異にする第２のカレントミラー部と、 上記第２のトランジスタのベースと上記電源の一端との
間に接続され、上記第１及び第２のカレントミラー部の
出力電流が供給される第１の抵抗素子と、 該第１の抵抗素子と熱的に連結されて抵抗値が上記第１
の抵抗素子の抵抗値変化に対応して変化する第２の抵抗
素子を含み、該第２の抵抗素子の抵抗値変化に応じて上
記電流源部の電流値を変化させる電流制御部と、 を備えて構成されるトランジスタスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239925A JPH0795674B2 (ja) | 1986-10-08 | 1986-10-08 | トランジスタスイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239925A JPH0795674B2 (ja) | 1986-10-08 | 1986-10-08 | トランジスタスイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6394712A JPS6394712A (ja) | 1988-04-25 |
| JPH0795674B2 true JPH0795674B2 (ja) | 1995-10-11 |
Family
ID=17051883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61239925A Expired - Lifetime JPH0795674B2 (ja) | 1986-10-08 | 1986-10-08 | トランジスタスイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795674B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5889378B1 (ja) * | 2014-11-14 | 2016-03-22 | 三菱電機株式会社 | シュミットトリガ回路及び車両用発電機の発電制御装置 |
-
1986
- 1986-10-08 JP JP61239925A patent/JPH0795674B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6394712A (ja) | 1988-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264873A (en) | Differential amplification circuit | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| US4628247A (en) | Voltage regulator | |
| JP2001134330A (ja) | 定電流回路 | |
| KR100251576B1 (ko) | 기준 전압 발생기 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JPH10105262A (ja) | 温度変動に対する減少された感度を有する電圧制御手段 | |
| EP0929021A1 (en) | Current supply circuit and bias voltage circuit | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JPS6346845B2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0546096Y2 (ja) | ||
| JP4163861B2 (ja) | 半導体装置 | |
| JPS6394712A (ja) | トランジスタスイツチング回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH05244718A (ja) | 熱保護装置 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH0247126B2 (ja) | ||
| JPH03226809A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |