JPH0797129B2 - LSI test system - Google Patents
LSI test systemInfo
- Publication number
- JPH0797129B2 JPH0797129B2 JP1190796A JP19079689A JPH0797129B2 JP H0797129 B2 JPH0797129 B2 JP H0797129B2 JP 1190796 A JP1190796 A JP 1190796A JP 19079689 A JP19079689 A JP 19079689A JP H0797129 B2 JPH0797129 B2 JP H0797129B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- test
- lsi
- time
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> この発明は、LSIの良否を判定するLSIテストシステムに
関し、特に高速で測定する事が出来るLSIテストシスム
に関するものである。TECHNICAL FIELD The present invention relates to an LSI test system for determining the quality of an LSI, and more particularly to an LSI test system capable of high-speed measurement.
<従来技術> LSIテストシステムは被測定LSIに信号を印加し、それに
対する被測定LSIの出力を測定してその良否を判定する
ものである。一般にLSIの良否を判定するためには複数
のテストが必要であり、これらのテストは連続してシリ
アルに行われる。第4図にこの様なLSIテストシステム
のブロック図を示す。第4図において、2は計測部であ
り、コントローラ1によって統括される。各計測部2は
コントローラ1の設定に基づいてテストの為の信号を作
成して被測定LSI3に出力し、また被測定LSI3の出力を測
定してコントローラ1に転送する。コントローラ1は計
測部2から転送されたデータに基づいて被測定LSI3の良
否を判定する。<Prior Art> An LSI test system applies a signal to an LSI to be measured and measures an output of the LSI to be measured to judge whether the LSI is good or bad. Generally, a plurality of tests are required to judge the quality of the LSI, and these tests are continuously performed serially. FIG. 4 shows a block diagram of such an LSI test system. In FIG. 4, reference numeral 2 is a measuring unit, which is controlled by the controller 1. Each measuring section 2 creates a signal for a test based on the setting of the controller 1 and outputs it to the LSI under test 3, and also measures the output of the LSI under test 3 and transfers it to the controller 1. The controller 1 judges the quality of the LSI under test 3 based on the data transferred from the measuring section 2.
第5図にテストの手順を示す。第5図において、(A)
はテストプログラムであり、複数個のサブプログラムか
ら構成される。各サブプログラムは1つのテストに対応
し、テスト番号の定義(指定)、設定の記述、測定の記
述及び判定の記述の4つの部分から構成され、これらが
順番に実行される。(B)、(C)はi番目のプログラ
ムにおけるコントローラ1及び計測部2の動作を示すタ
イムチャートである。テスト番号の定義ではコントロー
ラ1がAi時間動作する。設定の記述ではコントローラ1
がBi時間、計測部2がCi時間動作する。また、測定記述
では計測部2がDi時間、コントローラ1がEi時間動作す
る。さらに、判定記述ではコントローラ1がFi時間動作
する。従って、i番目のサブプログラムの実行の総時間
Tiは、 Ti=Ai+Bi+Ci+Di+Ei+Fi になる。Figure 5 shows the test procedure. In FIG. 5, (A)
Is a test program and is composed of a plurality of subprograms. Each subprogram corresponds to one test, and is composed of four parts, that is, a test number definition (designation), a setting description, a measurement description, and a judgment description, and these are executed in order. (B) and (C) are time charts showing the operations of the controller 1 and the measuring unit 2 in the i-th program. With the definition of the test number, the controller 1 operates for A i time. Controller 1 in description of setting
Operates for B i time, and the measuring unit 2 operates for C i time. In the measurement description, the measuring unit 2 operates for D i time and the controller 1 operates for E i time. Further, in the determination description, the controller 1 operates for F i time. Therefore, the total execution time of the i-th subprogram
T i becomes T i = A i + B i + C i + D i + E i + F i .
この様なLSIテストシステムではコントローラ1と計測
部2は同時に動作することはないので、待ち時間が多く
なり、テストに長時間要する。従って、テストプログラ
ムの記述を変えて、コントローラ1と計測部2が並列に
動作するようにして、テスト時間を短縮する事も考えら
れる。In such an LSI test system, the controller 1 and the measuring unit 2 do not operate at the same time, so the waiting time becomes long and the test takes a long time. Therefore, the test time may be shortened by changing the description of the test program so that the controller 1 and the measuring unit 2 operate in parallel.
<発明が解決すべき課題> しかしながら、第5図に示すような処理方法ではテスト
に長時間を要し、かつ待ち時間が多いために効率的でな
いという課題があった。<Problems to be Solved by the Invention> However, the processing method as shown in FIG. 5 has a problem that the test requires a long time and a long waiting time is not efficient.
また、テストプログラムを変更してコントローラ1と計
測部2を並列に動作させる処理方法では、テストプログ
ラムを記述するときに並列動作を意識しなければならな
いためプログラムの作成が難しくなり、かつ複数のサブ
プログラムが混在するのでプログラムの視認性が悪くな
るという課題もあった。Further, in the processing method in which the test program is changed and the controller 1 and the measuring unit 2 are operated in parallel, it is difficult to create the program because it is necessary to be aware of the parallel operation when writing the test program. Since the programs are mixed, there is also a problem that the visibility of the programs deteriorates.
<発明の目的> この発明の目的は、プログラムの作成が容易で、プログ
ラムの視認性が悪化せず、かつ高速処理が可能なLSIテ
ストシステムを提供することにある。<Object of the Invention> An object of the present invention is to provide an LSI test system in which a program can be easily created, the visibility of the program is not deteriorated, and high-speed processing is possible.
<課題を解決する為の手段> 前記課題を解決するために本発明では、複数のテストを
シリアルに実行するLSIテストシステムにおいて、コン
トローラから各計測部に測定の為の情報を転送し、かつ
前記計測部から転送された被測定LSIからの信号に基づ
いて該LSIの良否を判定するようにしたLSIテストシステ
ムであって、このコントローラが実行するテスト番号を
指定するためのテスト番号情報及びそのテストにおける
判定処理のステートメントのテストプログラム中におけ
る位置をテーブルに記憶して、前記計測部が処理を行っ
ているときに、コントローラが前記テーブルを参照して
前回のテストのテスト番号の定義及び判定処理を実行す
るようにしたものである。<Means for Solving the Problems> In order to solve the above problems, in the present invention, in an LSI test system that serially executes a plurality of tests, information for measurement is transferred from a controller to each measurement unit, and An LSI test system for determining the quality of an LSI based on a signal from the LSI under test transferred from a measuring unit, wherein test number information for designating a test number executed by this controller and its test The position in the test program of the statement of the judgment process in step 1 is stored in a table, and the controller refers to the table to define the test number of the previous test and the judgment process while the measuring unit is processing. It is the one that is to be executed.
<作用> コントローラが実行するステートメントの位置をテーブ
ルに記憶する事により、並列動作を意識しないで作成し
たテストプログラムでも、並列動作を可能にする事が出
来る。<Operation> By storing the position of the statement executed by the controller in the table, it is possible to enable parallel operation even with a test program created without being aware of parallel operation.
<実施例> 第1図に本発明に係るLSIテストシステムの一実施例の
構成図を示す。第1図において、10はコントローラであ
り、このLSIテストシステム全体の制御を統括する。11
はメモリであり、テストの手順を記述したテストプログ
ラムが格納されている。12は計測部である。この実施例
では2つの計測部から構成される。各計測部12はモジュ
ールコントローラ13及び計測モジュール14から構成され
る。モジュールコントローラ13はコントローラから送ら
れてきた測定条件に従って計測モジュール14を駆動す
る。計測モジュール14は測定器に対応するものであり、
被測定LSI3に電圧、電流、周波数等の信号を出力し、ま
た被測定LSI3の指定されたピンの電圧、電流、周波数等
の値を測定してそのデータをモジュールコントローラ13
に転送する。15は標準バスであり、コントローラ10、メ
モリ11及び計測部12を接続する。コントローラ10はこの
標準バス15を介してメモリ11のテストプログラムを読み
込み、またモジュールコントローラ13に測定条件のデー
タを転送する。また、モジュールコントローラ13は計測
モジュール14が集めた被測定LSI3のデータをこの標準バ
ス15を介してコントローラ10に転送する。16は専用バス
であり、コントローラ10と各計測部12を接続する。コン
トローラ10は測定条件を各モジュールコントローラ13に
転送後、この専用バスを介してテストシーケンスを同時
に開始するための専用コードを各モジュールコントロー
ラ13に転送し、かつ割り込みをかける。<Embodiment> FIG. 1 shows a block diagram of an embodiment of an LSI test system according to the present invention. In FIG. 1, reference numeral 10 is a controller, which controls the entire LSI test system. 11
Is a memory in which a test program in which a test procedure is described is stored. 12 is a measuring unit. In this embodiment, it is composed of two measuring units. Each measuring unit 12 is composed of a module controller 13 and a measuring module 14. The module controller 13 drives the measurement module 14 according to the measurement conditions sent from the controller. The measurement module 14 corresponds to a measuring instrument,
The voltage, current, frequency, etc. signals are output to the LSI under test 3, the values of the voltage, current, frequency, etc. at the specified pins of the LSI under test 3 are measured, and the data is stored in the module controller
Transfer to. A standard bus 15 connects the controller 10, the memory 11 and the measuring unit 12. The controller 10 reads the test program of the memory 11 via this standard bus 15 and also transfers the measurement condition data to the module controller 13. Further, the module controller 13 transfers the data of the LSI 3 under measurement collected by the measurement module 14 to the controller 10 via the standard bus 15. Reference numeral 16 is a dedicated bus, which connects the controller 10 and each measurement unit 12. After transferring the measurement condition to each module controller 13, the controller 10 transfers a dedicated code for simultaneously starting the test sequence to each module controller 13 via this dedicated bus and interrupts it.
次に、この実施例の動作を第2図に基いて説明する。第
2図(A)は1つのサブプログラムの動作を説明したも
のである。各サブプログラムはテスト番号の定義(指
定)、設定処理、測定処理及び判定処理の4つの処理か
ら構成され、これらの処理はシーケンシャルに実行され
る。テスト番号の定義は、サブプログラムを特定するた
めの例えば1から始まる数値であり、コントローラ10が
認識する。設定処理はコントローラ10が行う処理とモジ
ュールコントローラ13が行う処理の2つに分けられる。
コントローラ10は測定条件などをモジュールコントロー
ラ13に設定し、モジュールコントローラ13はこの条件に
基づいて計測モジュール14を制御する。測定処理は被測
定LSIに信号を与えてその出力を収集する過程であり、
全ての計測部12が同時に動作するようにされる。判定処
理はコントローラ10が行う処理であり、収集されたデー
タを評価してテストの結果を判定する。これらの処理の
間には、処理の流れの関係で次の制約がある。Next, the operation of this embodiment will be described with reference to FIG. FIG. 2A illustrates the operation of one subprogram. Each subprogram is composed of four processes of test number definition (designation), setting process, measurement process, and determination process, and these processes are executed sequentially. The definition of the test number is a numerical value starting from 1, for example, for specifying the subprogram, and is recognized by the controller 10. The setting process is divided into two processes, a process performed by the controller 10 and a process performed by the module controller 13.
The controller 10 sets measurement conditions and the like in the module controller 13, and the module controller 13 controls the measurement module 14 based on these conditions. The measurement process is a process of giving a signal to the LSI to be measured and collecting its output.
All the measuring units 12 are made to operate simultaneously. The determination process is a process performed by the controller 10, and evaluates the collected data to determine the test result. The following restrictions exist between these processes due to the processing flow.
(1)コントローラ10が行う設定処理は、モジュールコ
ントローラ13が行う設定処理及び測定処理の前に行わな
ければならない。(1) The setting process performed by the controller 10 must be performed before the setting process and the measurement process performed by the module controller 13.
(2)判定処理はテスト番号の定義、設定処理及び測定
処理の後に行わなければならない。(2) Judgment processing must be performed after test number definition, setting processing, and measurement processing.
ここで、判定処理前にテスト番号の定義(指定)を行わ
なければならないのは、判定処理の結果、被測定LSIが
不良品と判定された場合、テスト番号と測定結果とを保
存するためである。この保存されたデータにより、不良
品となった原因などを解析する。この解析を行うに当た
って、テストの内容が必要であり、テスト番号より計測
結果がどのサブプログラムによって得られたものかがわ
かる。要するに、テスト番号の定義(指定)は、判定処
理中にテスト番号を特定するのに必要であり、遅くとも
判定処理の直前に行わなければならない。Here, it is necessary to define (designate) the test number before the determination process, because the test number and the measurement result are saved when the measured LSI is determined to be defective as a result of the determination process. is there. The cause of the defective product is analyzed based on the stored data. In performing this analysis, the contents of the test are necessary, and the test number tells which subprogram the measurement result was obtained from. In short, the definition (designation) of the test number is necessary to specify the test number during the determination process, and must be performed immediately before the determination process at the latest.
(3)コントローラ10が行う設定処理は、1つ前のサブ
プログラムの測定処理の後に行わなければならない。(3) The setting process performed by the controller 10 must be performed after the measurement process of the immediately preceding subprogram.
これらの制約条件のため、従来は第5図に示すようにコ
ントローラ10と計測部12は交互に動作するようにし、一
方が動作中の時は他方が待ち合わせるようにしていた。
また、この制約条件の為、並列動作を行うプログラムを
作成する事が困難であった。この実施例では、上記の制
約条件を満たすように、第2図(B)に示すタイムチャ
ートでコントローラ10及びモジュールコントローラ13を
駆動するようにする。すなわち、時刻T1でi番目のサブ
プログラムの処理が開始されると、コントローラ10は設
定処理を実行する。時刻T2で設定処理が終了すると、モ
ジュールコントローラ13は設定処理を開始し、続いて時
刻T3から測定処理を開始する。一方、コントローラ10は
時刻T2から前回(i−1)のサブプログラムにおけるテ
スト番号の定義を行い、時刻T3まで待ち合わせて前回の
判定処理を実行する。モジュールコントローラ13の測定
処理またはコントローラ10の判定処理が終了する時刻T4
でサブプログラムiの処理が終了する。従って、サブプ
ログラムiに要する処理時間はコントローラ10の設定処
理の時間(T2−T1)とモジュールコントローラ13の設定
処理及び測定処理の合計時間(T4−T2)を加算した時間
になり、テスト番号の定義と判定処理に要する時間の分
だけ処理時間を短くすることが出来る。なお、通常は測
定処理の時間が長いので、第2図(B)のようにコント
ローラ側に待ち時間が発生するが、コントローラ10のテ
スト番号の定義及び判定処理の時間がモジュールコント
ローラ13の設定処理時間と測定処理時間より長いとモジ
ュールコントローラ13が待ち合わせることになり、処理
時間はモジュールコントローラ13の設定処理と測定処理
の時間だけ短くなる。Due to these constraints, conventionally, the controller 10 and the measuring unit 12 operate alternately as shown in FIG. 5, and when one is operating, the other waits.
In addition, due to this constraint condition, it is difficult to create a program that operates in parallel. In this embodiment, the controller 10 and the module controller 13 are driven according to the time chart shown in FIG. That is, when the processing of the i-th subprogram is started at time T 1 , the controller 10 executes the setting processing. When the setting process ends at time T 2 , the module controller 13 starts the setting process, and then starts the measurement process at time T 3 . On the other hand, the controller 10 defines the test number in the previous (i-1) subprogram from time T 2, waits until time T 3, and executes the previous determination process. Time T 4 when the module controller 13 measurement process or controller 10 determination process ends
Then, the processing of the subprogram i ends. Therefore, the processing time required for the sub-program i is the sum of the setting processing time (T 2 −T 1 ) of the controller 10 and the total setting processing and measurement processing time (T 4 −T 2 ) of the module controller 13. The processing time can be shortened by the time required for the definition of the test number and the determination processing. Incidentally, since the measurement processing time is usually long, a waiting time occurs on the controller side as shown in FIG. 2B. However, the test number definition and judgment processing time of the controller 10 is set by the module controller 13. If the time is longer than the measurement processing time, the module controller 13 waits, and the processing time is shortened by the time of the setting processing and the measurement processing of the module controller 13.
本発明では、テストプログラムの構成を変えることな
く、第2図(B)のタイムチャートに示す並列処理を実
現することが出来るものである。第3図にその為の構成
を示す。第3図はコントローラ10が保持しているテーブ
ルの構成であり、各サブプログラムのテスト番号の定義
と判定処理のステートメントのメモリ11における位置情
報が格納されている。これらの位置情報はこの順に1番
目のサブプログラムから順番にテーブルに格納される。
通常LSIテストシステムでは、各テスト項目は汎用プロ
グラミング言語をベースとした高級言語で記述され、メ
モリ11にはオブジェクトコードなどの実行可能形式で格
納されている。コントローラ10はメモリ11に格納された
プログラムを順番に読みだし、実行する。その際、コン
トローラ10は設定処理が終了すると第3図に示したテー
ブルを参照して1つ前とサブプログラムのテスト番号の
定義のステートメント及び判定処理のステートメントの
位置を特定し、メモリ11から該当するステートメントを
読み出して実行する。このようにすることにより、特に
並列処理を意識しないで作成したプログラムでも、第2
図(B)に示すような並列処理を実行することが出来、
テスト時間を短縮することが出来る。In the present invention, the parallel processing shown in the time chart of FIG. 2B can be realized without changing the configuration of the test program. FIG. 3 shows a configuration therefor. FIG. 3 shows the structure of a table held by the controller 10, in which the definition of the test number of each subprogram and the position information in the memory 11 of the statement of the judgment processing are stored. These pieces of position information are stored in the table in order from the first subprogram in this order.
Normally, in the LSI test system, each test item is described in a high-level language based on a general-purpose programming language, and stored in the memory 11 in an executable form such as an object code. The controller 10 sequentially reads out the programs stored in the memory 11 and executes them. At that time, when the setting process is completed, the controller 10 refers to the table shown in FIG. 3 to identify the position of the statement of the test number definition of the previous one and the statement of the judgment process, and the corresponding position from the memory 11 Read and execute the statement that you want. By doing this, even if a program created without paying attention to parallel processing
Parallel processing as shown in Figure (B) can be executed,
The test time can be shortened.
なお、テーブルには各サブプログラムの先頭でテスト番
号の定義のステートメントの位置を書き込み、サブプロ
グラムの終了時点で判定処理のステートメントの位置を
書き込むようにする。従って、実際にはこれらのステー
トメントの位置情報を書き込む時間が必要になるが、他
の処理時間に比べて無視できる。In the table, the position of the statement of the test number definition is written at the beginning of each subprogram, and the position of the statement of the determination process is written at the end of the subprogram. Therefore, although the time for writing the positional information of these statements is actually required, it can be ignored compared to other processing times.
また、実際のプログラムにおいては、第2図(A)に示
した各処理の数が異なる。例えばテスト番号の定義及び
判定処理が多いことがあるが、この場合はテーブルにこ
れらの処理のステートメントの位置情報が残っているの
で、実行し残すことはない。Also, in the actual program, the number of processes shown in FIG. 2 (A) is different. For example, there are many test number definition and determination processes, but in this case, since the positional information of the statements of these processes remains in the table, they are not executed and left.
さらに、通常のテストでは測定処理の時間が長く、従っ
てコントローラ10の待ち時間が多くなる。この待ち時間
を利用して測定処理を実行しない計測部のモジュールコ
ントローラとして動作させることが出来る。また、判定
処理以外に種々のデータ処理を要求されると、従来では
全てのテストの終了後に行っていたが、この待ち時間に
行わせるようにすると、テスト時間を一層短縮すること
が出来る。In addition, normal testing will increase the time of the measurement process and therefore the latency of the controller 10. By using this waiting time, it is possible to operate as a module controller of the measuring unit that does not execute the measuring process. Further, when various data processing other than the determination processing is requested, conventionally, all the tests are performed after completion of the tests. However, if the data is processed during this waiting time, the test time can be further shortened.
<発明の効果> 以上、実施例に基づいて具体的に説明したように、この
発明ではテスト番号を指定するためのテスト番号情報及
び判定処理のステートメントの位置情報をテーブルに保
持しておき、計測部が設定処理及び測定処理を行ってい
る間に前回のテストのテスト番号の指定及び測定処理を
行うようにした。その為、コントローラとモジュールコ
ントローラを並列に動作させることが出来るので、テス
トに要する時間を短縮することが出来る。特に、LSIの
試験は数百項目のサブプログラムからなるテストを行う
ことが普通なので、処理時間の短縮の効果は大きい。<Effects of the Invention> As specifically described above based on the embodiments, in the present invention, the test number information for designating the test number and the position information of the statement of the determination process are held in the table, and the measurement is performed. While the department is performing the setting process and the measurement process, the test number of the previous test is designated and the measurement process is performed. Therefore, the controller and the module controller can be operated in parallel, and the time required for the test can be shortened. In particular, the LSI test usually consists of a test consisting of several hundreds of subprograms, so the effect of reducing the processing time is great.
また、テスト番号を指定するためのテスト番号情報と判
定処理のステートメントの位置情報をテーブルに格納す
るようにしたので、特に並列処理を意識しないで作成し
たプログラムでも並列処理が可能になるため、プログラ
ムの作成が容易であり、かつその視認性が悪化すること
がないという効果もある。In addition, since the test number information for specifying the test number and the position information of the statement of the judgment process are stored in the table, the parallel processing is possible even for the program created without paying attention to the parallel processing. Is also easy to create, and its visibility is not deteriorated.
第1図は本発明に係るLSIテストシステムの一実施例を
示す構成図、第2図は処理の手順をしめす図、第3図は
テーブルの構成を示す図、第4図は従来のLSIテストシ
ステムの構成図、第5図はその処理の手順を示す図であ
る。 3……被測定LSI、10……コントローラ、11……メモ
リ、12……計測部、13……モジュールコントローラ、14
……計測モジュール、15……標準バス、16……専用バ
ス。FIG. 1 is a configuration diagram showing an embodiment of an LSI test system according to the present invention, FIG. 2 is a diagram showing a processing procedure, FIG. 3 is a diagram showing a configuration of a table, and FIG. 4 is a conventional LSI test. FIG. 5 is a configuration diagram of the system, and FIG. 5 is a diagram showing the procedure of the processing. 3 ... LSI to be measured, 10 ... Controller, 11 ... Memory, 12 ... Measuring unit, 13 ... Module controller, 14
…… Measurement module, 15 …… Standard bus, 16 …… Special bus.
Claims (1)
被測定LSIからの出力を測定してその良否を判定する複
数のサブプログラムからなるテストプログラムをシリア
ルに実行するLSIテストシステムにおいて、 前記計測部に被測定LSIを測定するためのサブプログラ
ムの情報を転送し、かつ前記計測部から転送された被測
定LSIからの出力に基づいて該LSIの良否を判定するコン
トローラを有し、 このコントローラが実行するサブプログラムを特定する
テスト番号及び判定処理のステートメントの位置をテー
ブルに記憶して、前記計測部が処理を行っているとき
に、前記コントローラは前記テーブルを参照して前回の
サブプログラムを特定するテスト番号の指定及び前回の
判定処理を実行するようにしたことを特徴とするLSIテ
ストシステム。1. An LSI test system for serially executing a test program comprising a plurality of subprograms, each of which applies a signal from a measuring section to an LSI to be measured, measures an output from the LSI to be measured, and judges pass / fail of the output. A controller for transferring information of a subprogram for measuring the LSI to be measured to the measuring unit, and determining the quality of the LSI based on an output from the LSI to be measured transferred from the measuring unit, The controller stores the test number specifying the subprogram executed by this controller and the position of the statement of the judgment processing in the table, and the controller refers to the table while the measuring section is performing the processing, and the controller refers to the previous subprogram. An LSI test system characterized in that a test number for specifying a program is designated and a previous determination process is executed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190796A JPH0797129B2 (en) | 1989-07-24 | 1989-07-24 | LSI test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190796A JPH0797129B2 (en) | 1989-07-24 | 1989-07-24 | LSI test system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0354488A JPH0354488A (en) | 1991-03-08 |
| JPH0797129B2 true JPH0797129B2 (en) | 1995-10-18 |
Family
ID=16263887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1190796A Expired - Fee Related JPH0797129B2 (en) | 1989-07-24 | 1989-07-24 | LSI test system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797129B2 (en) |
-
1989
- 1989-07-24 JP JP1190796A patent/JPH0797129B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354488A (en) | 1991-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354488A (en) | Lsi test system | |
| JPS58149527A (en) | Automatic tuning system of system | |
| JPH1115693A (en) | Software test equipment and recording medium | |
| JP2810342B2 (en) | IC test equipment | |
| JPH0843480A (en) | Dc unit for ic testing apparatus and connection selection and control method for dut and dut pin | |
| JPS6386029A (en) | Data processing method | |
| JPH0689203A (en) | Program collective test device | |
| JPH11352187A (en) | Semiconductor test apparatus and test method | |
| JPS6248872B2 (en) | ||
| JPH10160786A (en) | Semiconductor test apparatus and semiconductor test method | |
| JPS63157244A (en) | Debugging system for test program of peripheral device | |
| JPS60171546A (en) | Debug system of input and output device | |
| JPH08106404A (en) | Automatic driver generator for software testing | |
| JPH0721531B2 (en) | LSI tester | |
| JPH09189744A (en) | Method for diagnosing ic tester unit | |
| JPH07134163A (en) | Test cell control device for semiconductor test device | |
| JP2000315715A (en) | Apparatus and method for optimizing execution order of electronic equipment | |
| JPH0682525A (en) | Semiconductor test equipment | |
| JPS6225340A (en) | Inspection device | |
| JPH064348A (en) | Program debugging system | |
| JPH02126339A (en) | Method and device for testing input/output processing function | |
| JPS62219038A (en) | Performance analyzer | |
| JPH02282833A (en) | Testing device | |
| JPH0520051A (en) | Software conversion operation controller | |
| JPH02122352A (en) | Diagnostic method for input/output operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |