JPH0797190B2 - 記憶装置および液晶表示装置 - Google Patents
記憶装置および液晶表示装置Info
- Publication number
- JPH0797190B2 JPH0797190B2 JP24011188A JP24011188A JPH0797190B2 JP H0797190 B2 JPH0797190 B2 JP H0797190B2 JP 24011188 A JP24011188 A JP 24011188A JP 24011188 A JP24011188 A JP 24011188A JP H0797190 B2 JPH0797190 B2 JP H0797190B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- optical waveguide
- liquid crystal
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電気信号を記憶する記憶装置およびそれを用い
た液晶表示装置に関する。またその記憶方法読み出し方
法及び記憶装置の製造方法に関する。
た液晶表示装置に関する。またその記憶方法読み出し方
法及び記憶装置の製造方法に関する。
従来の技術 XYマトリックス電極をもち、その交差点に設けたトラン
ジスタを介して容量に電気信号を蓄積する記録装置はSi
半導体装置としてはよく知られている。また、TFTを用
いたアクティブマトリックス型表示基板を用いた液晶デ
ィスプレーは、単純マトリックス型液晶表示装置に比べ
て高い画質が得られるため盛んに研究されている。アク
ティブマトリックス型表示装置のためのTFTアレーは上
述したSi半導体装置と同じ構成をしている。TFTを用い
たアクティブマトリックス型液晶表示装置は第７図に示
す構成である。
ジスタを介して容量に電気信号を蓄積する記録装置はSi
半導体装置としてはよく知られている。また、TFTを用
いたアクティブマトリックス型表示基板を用いた液晶デ
ィスプレーは、単純マトリックス型液晶表示装置に比べ
て高い画質が得られるため盛んに研究されている。アク
ティブマトリックス型表示装置のためのTFTアレーは上
述したSi半導体装置と同じ構成をしている。TFTを用い
たアクティブマトリックス型液晶表示装置は第７図に示
す構成である。
透光性基板120に形成されたソース（又はドレーン）電
極母線121及びゲート電極母線122と、TFT123と、絵素電
極124を支持している表示基板125と、対向電極126を有
する対向基板127とから構成されており、これらの基板1
25と127の間に液晶が封入される。
極母線121及びゲート電極母線122と、TFT123と、絵素電
極124を支持している表示基板125と、対向電極126を有
する対向基板127とから構成されており、これらの基板1
25と127の間に液晶が封入される。
一方、絶縁物の上に半導体を形成する逆スタガー型TFT
は良質のTFTが得られるが、それについて、マトリック
ス表示基板の製造方法を示す第８図に従って説明する。
TFTは絶縁基板130上に堆積されたCrゲート131と、SiNx
絶縁層132とａ−Si（アモルファスシリコン）層134と、
Alソース135と、Alドレーン136とで形成されている。絵
素電極138はITO（インジウム−ティン−オキサイド）で
形成されている。TFTと絵素電極138は、絶縁層132に形
成されたコンタクトホール142に続くドレーン136に結合
されている。
は良質のTFTが得られるが、それについて、マトリック
ス表示基板の製造方法を示す第８図に従って説明する。
TFTは絶縁基板130上に堆積されたCrゲート131と、SiNx
絶縁層132とａ−Si（アモルファスシリコン）層134と、
Alソース135と、Alドレーン136とで形成されている。絵
素電極138はITO（インジウム−ティン−オキサイド）で
形成されている。TFTと絵素電極138は、絶縁層132に形
成されたコンタクトホール142に続くドレーン136に結合
されている。
発明が解決しようとする課題 このようなTFTを用いたアクティブマトリックス型表示
基板は、絶縁層をはさんでXYの電極母線が交差している
構造となっており、XY電極母線同志のショートが歩留ま
りを低下させる大きな不良要因であった。
基板は、絶縁層をはさんでXYの電極母線が交差している
構造となっており、XY電極母線同志のショートが歩留ま
りを低下させる大きな不良要因であった。
またゲートパルス電位の変化による偽信号が絵素表示電
極の電位をひきおこし液晶表示表示品質劣下させてい
た。また時に大型液晶表示基板として用いる場合、ゲー
トパルスの遅延によるTFTのスイッチング時間の画面左
右の不均一性が、表示品質の低下、具体的には画面左右
の輝度の不均一性をまねいた。
極の電位をひきおこし液晶表示表示品質劣下させてい
た。また時に大型液晶表示基板として用いる場合、ゲー
トパルスの遅延によるTFTのスイッチング時間の画面左
右の不均一性が、表示品質の低下、具体的には画面左右
の輝度の不均一性をまねいた。
課題を解決するための手段 行を指定する信号を光としその伝達を光導波路を用いて
行い、列を形成する第１の電極に記憶すべき電気信号を
伝達し、第１の電極とは重ならないように第２の電極を
構成し、前記第１の電極と第２の電極は前記光導波路上
に形成された光導電層を介して電気的に接続し、誘電体
層をはさんで第２、第３の電極間で形成した容量に前記
電気信号を蓄積する。
行い、列を形成する第１の電極に記憶すべき電気信号を
伝達し、第１の電極とは重ならないように第２の電極を
構成し、前記第１の電極と第２の電極は前記光導波路上
に形成された光導電層を介して電気的に接続し、誘電体
層をはさんで第２、第３の電極間で形成した容量に前記
電気信号を蓄積する。
また、表示信号を伝達する第１の電極配線と、前記第１
の電極配線と交差して形成された光導波路と、画素毎に
分離形成され前記第１の電極配線と重なることなく形成
された光を透過する第２の電極と、前記第１と前記第２
の電極との間に光導電体層を含む第４の電極が光導波路
上に形成した第１の基板と、第３の電極を有する第２の
基板とを液晶を介して対向した液晶表示装置を構成す
る。
の電極配線と交差して形成された光導波路と、画素毎に
分離形成され前記第１の電極配線と重なることなく形成
された光を透過する第２の電極と、前記第１と前記第２
の電極との間に光導電体層を含む第４の電極が光導波路
上に形成した第１の基板と、第３の電極を有する第２の
基板とを液晶を介して対向した液晶表示装置を構成す
る。
作用 上記の構成により、光導波路に導入された光によって光
導波路上に形成された光導電層を導通状態にして電極バ
スラインより伝達される電気信号を容量に蓄積して記憶
できる。記憶された電気信号は別の時間に導入された光
によって再び光導電層を導通状態にして蓄積された電気
信号を電極バスラインより読み出すことができる。
導波路上に形成された光導電層を導通状態にして電極バ
スラインより伝達される電気信号を容量に蓄積して記憶
できる。記憶された電気信号は別の時間に導入された光
によって再び光導電層を導通状態にして蓄積された電気
信号を電極バスラインより読み出すことができる。
または書換えが可能であるのでこの性質を利用すると液
晶駆動用アレーとしても用いることができる。
晶駆動用アレーとしても用いることができる。
実施例 本発明の記憶装置は、行を指定する信号を光としその伝
達を光導波路を用いて行い、列を形成する第１の電極に
記憶すべき電気信号を伝達し、第１の電極と第２の電極
を光導波路上に形成された光導電層を介して電気的に接
続し、誘電体層をはさんで第２、第３の電極間で形成し
た容量に前記電気信号を蓄積するものである。
達を光導波路を用いて行い、列を形成する第１の電極に
記憶すべき電気信号を伝達し、第１の電極と第２の電極
を光導波路上に形成された光導電層を介して電気的に接
続し、誘電体層をはさんで第２、第３の電極間で形成し
た容量に前記電気信号を蓄積するものである。
本記憶装置をマトリックス回路とするときは、複数の前
記光導波路と複数の第１の電極が交差する箇所に対応し
て複数の第２の電極が分離して形成される。あるいは複
数の光導波路と複数の第１の電極が交差することなく形
成され、第２の電極が分離して形成され、第３の電極が
光導波路及び第１の電極と交差するように複数の第３の
電極が設置される。この場合光導電体層の下層または上
層の少なくとも一方に光の遮蔽層を設けることが望まし
い。
記光導波路と複数の第１の電極が交差する箇所に対応し
て複数の第２の電極が分離して形成される。あるいは複
数の光導波路と複数の第１の電極が交差することなく形
成され、第２の電極が分離して形成され、第３の電極が
光導波路及び第１の電極と交差するように複数の第３の
電極が設置される。この場合光導電体層の下層または上
層の少なくとも一方に光の遮蔽層を設けることが望まし
い。
なお、光導電層をダイオードとして構成してもよい。そ
の場合、複数のダイオードを互いに極性の異なるように
直列に接続した構成とすることが好ましい。またダイオ
ードはヘテロ接合であることが好ましい。
の場合、複数のダイオードを互いに極性の異なるように
直列に接続した構成とすることが好ましい。またダイオ
ードはヘテロ接合であることが好ましい。
実施例１ 第１図に示すように、ガラス基板10（商品名コーニング
7059）に、イオン交換法により屈折率の高い光導波路１
を形成する。次に、第１のITOを1000Aの厚さに形成し、
パターニングして第３の電極２とする。次に基板周辺部
の第１のITOの電極取り出し部を除いてSiO2からなる誘
電体層３を2000Aの厚さに常圧CVD法で形成する。
7059）に、イオン交換法により屈折率の高い光導波路１
を形成する。次に、第１のITOを1000Aの厚さに形成し、
パターニングして第３の電極２とする。次に基板周辺部
の第１のITOの電極取り出し部を除いてSiO2からなる誘
電体層３を2000Aの厚さに常圧CVD法で形成する。
次に、ｉ−aSiを2000Aの厚さにPCVD法で形成し、パター
ニングし光導電層４を形成する。更に、第２のITOをDC
スパッタ法で1000A形成し、パターニングして第２の電
極５とする。
ニングし光導電層４を形成する。更に、第２のITOをDC
スパッタ法で1000A形成し、パターニングして第２の電
極５とする。
n+−aSi層６、、MoSi層７、Al層８をそれぞれ、500A、5
00A、5000Aの厚みに形成し、絵素電極である第２の電極
５と光導電層４を接続するための接続電極９と第１の電
極11を形成する。
00A、5000Aの厚みに形成し、絵素電極である第２の電極
５と光導電層４を接続するための接続電極９と第１の電
極11を形成する。
本実施例では第１の電極11から第２の電極５への電流は
基板上の光導電層４の横方向に流れる。
基板上の光導電層４の横方向に流れる。
上記の記憶装置においては、行を指定する信号を光とし
その伝達を光導波路１を用いて行い、列を形成する第１
の電極11に記憶すべき電子信号を伝達する。第１の電極
11と第２の電極５は光導波路１上に形成された光導電層
４を介して電気的に接続され、誘電体層３を挟んで第
２、第３の電極間で形成した容量に前記電気信号を蓄積
する。
その伝達を光導波路１を用いて行い、列を形成する第１
の電極11に記憶すべき電子信号を伝達する。第１の電極
11と第２の電極５は光導波路１上に形成された光導電層
４を介して電気的に接続され、誘電体層３を挟んで第
２、第３の電極間で形成した容量に前記電気信号を蓄積
する。
すなわち、光導波路１に光を導入し光導電層４を低抵抗
化している期間に、第１の電極11より第２の電極５に電
気信号を伝達し、記憶期間中光導電層４は暗中に保持し
て電気信号を記憶する。電気信号の読み出し時には、光
導波路１に光を導入し光導電層４を低抵抗化し蓄積した
電気信号を第１の電極11を通じて読み出す。
化している期間に、第１の電極11より第２の電極５に電
気信号を伝達し、記憶期間中光導電層４は暗中に保持し
て電気信号を記憶する。電気信号の読み出し時には、光
導波路１に光を導入し光導電層４を低抵抗化し蓄積した
電気信号を第１の電極11を通じて読み出す。
実施例２ 実施例１のn+−aSi層６の代わりにSiN層200Aを介在させ
ると、記憶電圧は実施例１の場合より大きくなるが、そ
の電荷の保持特性は優れた記憶装置となる。
ると、記憶電圧は実施例１の場合より大きくなるが、そ
の電荷の保持特性は優れた記憶装置となる。
実施例３ 第２図の様に、実施例１と同様の光導波路21をガラス基
板20上にイオン交換によって形成する。
板20上にイオン交換によって形成する。
次にSnO2を常圧CVD法で形成し、ドライエッチング法で2
2のパターンを形成する。
2のパターンを形成する。
CdTe23、In24をを蒸着法で各々4000A、1000Aの厚さに形
成する。のちに24aのようにパターニングする。
成する。のちに24aのようにパターニングする。
本実施例では電極１から電極２の電流の流れは光導電層
の膜厚方向に流れる。
の膜厚方向に流れる。
本発明の第３の電極２が分離されずに共通の場合のマト
リックス回路の等価回路を第３図（ａ）に示す。R1、C1
は蓄積容量または液晶層の抵抗、容量、R2,C2は光導電
層の抵抗、容量を表す。E1（ｍ−１）、E1m、E1（ｍ＋
１）は信号を伝達する第１の電極、E3は第３の電極を表
す。このとき、 R2〜R1＞1010Ω （１） を満足しR1,R2ともに高抵抗である。
リックス回路の等価回路を第３図（ａ）に示す。R1、C1
は蓄積容量または液晶層の抵抗、容量、R2,C2は光導電
層の抵抗、容量を表す。E1（ｍ−１）、E1m、E1（ｍ＋
１）は信号を伝達する第１の電極、E3は第３の電極を表
す。このとき、 R2〜R1＞1010Ω （１） を満足しR1,R2ともに高抵抗である。
ｎ番目の行の光導波路に光を入射し光導電層を低抵抗化
する。このとき光導電層の抵抗はR2からR2′に変化する
ものとする。
する。このとき光導電層の抵抗はR2からR2′に変化する
ものとする。
R2′《R1 （２） となり光導電層のC2に印加される電圧のほとんど無視で
き、第３図（ｂ）のようにｎ番目の行はC1のみと見なせ
る。他の行はC1とC2の直列の容量と見なせる。第１の電
極に印加する信号電圧をVm、第３の電極に印加する電圧
をVtとするとき容量C1に分配される電圧は であるからC2が小さいほどC1に分配される電圧は小さく
なる。C2に（Vm−Vt）のほとんどの電圧が印加される。
パターンの設計により C2《C1 （４） にすると上述したことが実現できる。アドレスしようと
して信号を伝達しようとしているｎ番目の行ではR2は無
視できるので、第３図（ｂ）のような等価回路となる。
ｎ番目の行では、（Vm−Vt）の電圧がC1に印加される。
他の行では、（Vm−Vt）の電圧がC2に印加される。
き、第３図（ｂ）のようにｎ番目の行はC1のみと見なせ
る。他の行はC1とC2の直列の容量と見なせる。第１の電
極に印加する信号電圧をVm、第３の電極に印加する電圧
をVtとするとき容量C1に分配される電圧は であるからC2が小さいほどC1に分配される電圧は小さく
なる。C2に（Vm−Vt）のほとんどの電圧が印加される。
パターンの設計により C2《C1 （４） にすると上述したことが実現できる。アドレスしようと
して信号を伝達しようとしているｎ番目の行ではR2は無
視できるので、第３図（ｂ）のような等価回路となる。
ｎ番目の行では、（Vm−Vt）の電圧がC1に印加される。
他の行では、（Vm−Vt）の電圧がC2に印加される。
つぎに光導波路と平行に信号線を走らせ、対向電極を分
離形成して光導波路および信号線と交差させる場合につ
いてのべる。等価回路を第６図（ａ）に示す。
離形成して光導波路および信号線と交差させる場合につ
いてのべる。等価回路を第６図（ａ）に示す。
Ｅ′1n、Ｅ′１（ｎ＋１）は信号を伝達する第１の電
極、Ｅ′３（ｍ−１）、Ｅ′3m、Ｅ′３（ｍ＋１）は第
３の電極を表す。第３図（ａ）と同様に、R1、C1は蓄積
容量または液晶の抵抗、容量を、R2,C2は光導電層の抵
抗、容量を表す。上述した第３図と同様の条件、すなわ
ち式（１）、（２）、（４）を満足すると同様のことが
言える。等価回路は第６図（ｂ）のように簡略化され
る。アドレスすべき行をｎ番目の行とすると、信号電圧
はそれぞれ、（Ｖ′ｍ−１−Vs）、（Ｖ′ｍ−Vs）、
（Ｖ′ｍ＋１−Vs）が印加されC1に記憶される。他の行
では、（Ｖ′ｍ−１−Vb）、（Ｖ′ｍ−Vb）、（Ｖ′ｍ
＋１−Vb）の電圧がC2に印加させられる。
極、Ｅ′３（ｍ−１）、Ｅ′3m、Ｅ′３（ｍ＋１）は第
３の電極を表す。第３図（ａ）と同様に、R1、C1は蓄積
容量または液晶の抵抗、容量を、R2,C2は光導電層の抵
抗、容量を表す。上述した第３図と同様の条件、すなわ
ち式（１）、（２）、（４）を満足すると同様のことが
言える。等価回路は第６図（ｂ）のように簡略化され
る。アドレスすべき行をｎ番目の行とすると、信号電圧
はそれぞれ、（Ｖ′ｍ−１−Vs）、（Ｖ′ｍ−Vs）、
（Ｖ′ｍ＋１−Vs）が印加されC1に記憶される。他の行
では、（Ｖ′ｍ−１−Vb）、（Ｖ′ｍ−Vb）、（Ｖ′ｍ
＋１−Vb）の電圧がC2に印加させられる。
C1が無視できない場合でもC1に分配される電圧は、 である。この場合でも、（Ｖ′ｍ−Vs）の絶対値が
（Ｖ′ｍ−Vb）の絶対値よりが大きくなるようにVbを設
定すると、アドレスされていない行のC1に印加される偽
の信号は小さくできる。
（Ｖ′ｍ−Vb）の絶対値よりが大きくなるようにVbを設
定すると、アドレスされていない行のC1に印加される偽
の信号は小さくできる。
実施例４ 本実施例は光遮蔽層を設ける場合の例で、第４図にその
平面図を示す。実施例１と同様の材料を用いて、光導波
路41、光導電層44、ITO42、第１の電極43を順次形成す
る。
平面図を示す。実施例１と同様の材料を用いて、光導波
路41、光導電層44、ITO42、第１の電極43を順次形成す
る。
ガラス基板の反対側に光遮蔽層45をCr金属を用いて1000
Aの厚さに形成する。
Aの厚さに形成する。
実施例５ 本実施例は記憶装置を液晶表示装置に適用した場合であ
る。実施例１の基板を一方の基板とし、ITOを全面に形
成してある他方の基板との間のギャップを６μｍとして
液晶を挿入して液晶表示装置とする。
る。実施例１の基板を一方の基板とし、ITOを全面に形
成してある他方の基板との間のギャップを６μｍとして
液晶を挿入して液晶表示装置とする。
光導波路にはGaAlAsのLEDアレーより680nmの波長の光を
１本当り30μ秒間ずつ導入してその光導波路上の光導電
層を低抵抗化してこれに同期して映像信号を与える。映
像信号は従来のTFTアレーのLCDと同一でよい。これによ
りTV画像が表示できる。
１本当り30μ秒間ずつ導入してその光導波路上の光導電
層を低抵抗化してこれに同期して映像信号を与える。映
像信号は従来のTFTアレーのLCDと同一でよい。これによ
りTV画像が表示できる。
実施例６ 実施例４の基板を一方の基板とし、ストライプ状のITO4
5を形成したもう一方の基板とギャップ６μｍで第４図
の様に合わせて形成し、液晶表示装置とする。
5を形成したもう一方の基板とギャップ６μｍで第４図
の様に合わせて形成し、液晶表示装置とする。
光導波路には別の液晶シャッターより光を導入する。
この場合の等価回路は第５図に示すようになる。一つの
単位は容量CLの液晶と光によって変化する可変抵抗RPと
容量Cpをもつ光導電層の直列接続によって表わされる。
この動作は第６図で説明したようになる。
単位は容量CLの液晶と光によって変化する可変抵抗RPと
容量Cpをもつ光導電層の直列接続によって表わされる。
この動作は第６図で説明したようになる。
なお、上述した第１の電極と光導電層を同一マスクパタ
ーンにより形成するとより簡単に記憶装置が製造でき
る。
ーンにより形成するとより簡単に記憶装置が製造でき
る。
また、液晶によって光を偏向し複数の複数の光導波路に
導く構成するとより簡単な構成の液晶表示装置が実現で
きる。
導く構成するとより簡単な構成の液晶表示装置が実現で
きる。
第１図、第４図の例のように、光電流が光導電層の横方
向に流れる構成の方が、第２図のように光電流が光導電
層の膜厚方向に流れる構成より光導電層の容量C2の値が
小さくできる。
向に流れる構成の方が、第２図のように光電流が光導電
層の膜厚方向に流れる構成より光導電層の容量C2の値が
小さくできる。
発明の効果 本発明によれば、TFTアレーのゲート電極にあたるアド
レス線を光導波路構造とすることにより、XY電極同志の
ショートをなくし、段差のないところに信号伝達線を配
置することができるので歩留まりが向上する。電気的で
はなく光によって行をアドレスするのでTFTの場合のよ
うなゲートパルスの電位変化による偽信号を容量に与え
ることがない。
レス線を光導波路構造とすることにより、XY電極同志の
ショートをなくし、段差のないところに信号伝達線を配
置することができるので歩留まりが向上する。電気的で
はなく光によって行をアドレスするのでTFTの場合のよ
うなゲートパルスの電位変化による偽信号を容量に与え
ることがない。
このような特長をもつ本発明の記憶装置をたとえば液晶
表示装置に適用するとちらつきのない画面の表示が可能
となる。また電気的なゲートパルス信号の代わりに光を
アドレス信号としているためアドレス信号の遅延はほと
んどない。このためTFTアレーを大型の液晶表示装置に
適用する場合問題となる画面左右の不均一性がなくな
る。
表示装置に適用するとちらつきのない画面の表示が可能
となる。また電気的なゲートパルス信号の代わりに光を
アドレス信号としているためアドレス信号の遅延はほと
んどない。このためTFTアレーを大型の液晶表示装置に
適用する場合問題となる画面左右の不均一性がなくな
る。
第１図（ａ）および（ｂ）は各々、本発明の第１の実施
例における記憶装置を示す平面図および断面図、第２図
（ａ）および（ｂ）は各々、本発明の第３の実施例にお
ける記憶装置を示す平面図および断面図、第３図（ａ）
および（ｂ）は、本発明の記憶装置の作用を説明する等
価回路図、第４図は、本発明の第４の実施例の平面図、
第５図は、本発明の記憶装置を液晶表示装置に適用した
場合の等価回路図、第６図は、本発明の記憶装置の作用
を説明する等価回路図、第７図は、従来の液晶表示装置
の斜視図、第８図（ａ）および（ｂ）は各々、従来のTF
Tアレーを説明する断面図および平面図である。 21、31、41……光導波路、32、33、42……透明電極、3
4、43……信号電極、35、44……光導電層、45……光遮
蔽層。
例における記憶装置を示す平面図および断面図、第２図
（ａ）および（ｂ）は各々、本発明の第３の実施例にお
ける記憶装置を示す平面図および断面図、第３図（ａ）
および（ｂ）は、本発明の記憶装置の作用を説明する等
価回路図、第４図は、本発明の第４の実施例の平面図、
第５図は、本発明の記憶装置を液晶表示装置に適用した
場合の等価回路図、第６図は、本発明の記憶装置の作用
を説明する等価回路図、第７図は、従来の液晶表示装置
の斜視図、第８図（ａ）および（ｂ）は各々、従来のTF
Tアレーを説明する断面図および平面図である。 21、31、41……光導波路、32、33、42……透明電極、3
4、43……信号電極、35、44……光導電層、45……光遮
蔽層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永田 清一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 平１−173016（ＪＰ，Ａ) 特開 平１−156724（ＪＰ，Ａ)
Claims (7)
- 【請求項１】光導波路と、記憶すべき電気信号を伝達す
る大１の電極と、第１の誘電体層をはさんで相対する第
２、第３の電極とからなり、前記第１の電極と前記第２
の電極とは互いに重なることなく形成され、前記電気信
号を蓄積する第１の容量と、前記光導波路上に形成さ
れ、前記第１の電極と前記第２の電極とを電気的に接続
する光導電層を含む第４の電極を備えたことを特徴とす
る記憶装置。 - 【請求項２】第２の電極及び第４の電極間に第２の誘電
体層を介在させた第２の容量を形成することを特徴とす
る請求項１に記載の記憶装置。 - 【請求項３】光導波路を複数の第１の電極が交差する箇
所に対応して第２の電極が分離形成されて設置されたこ
とを特徴とする請求項１に記載の記憶装置。 - 【請求項４】光導電体層の下層または上層の少なくとも
一方に光遮蔽層を設けたことを特徴とする請求項１に記
載の記憶装置。 - 【請求項５】第１または第２の電極が光遮蔽層を兼ねる
ことを特徴とする請求項４に記載の記憶装置。 - 【請求項６】光導電体層と第１、第２の電極の間に第２
の誘電体層を介在させたことを特徴とする請求項１に記
載の記憶装置。 - 【請求項７】表示信号を伝達する第１の電極配線と、前
記第１の電極配線と交差して形成された光導波路と、画
素毎に分離形成され前記第１の電極配線と重なることな
く形成された光を透過する第２の電極と、前記第１と電
気第２の電極との間に光導電体層を含む第４の電極が光
導波路上に形成した第１の基板と、第３の電極を有する
第２の基板とを液晶を介して対向したことを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24011188A JPH0797190B2 (ja) | 1988-09-26 | 1988-09-26 | 記憶装置および液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24011188A JPH0797190B2 (ja) | 1988-09-26 | 1988-09-26 | 記憶装置および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289029A JPH0289029A (ja) | 1990-03-29 |
| JPH0797190B2 true JPH0797190B2 (ja) | 1995-10-18 |
Family
ID=17054655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24011188A Expired - Fee Related JPH0797190B2 (ja) | 1988-09-26 | 1988-09-26 | 記憶装置および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797190B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2911662B2 (ja) * | 1991-03-20 | 1999-06-23 | シャープ株式会社 | 表示装置 |
| CA2055123C (en) * | 1990-11-09 | 1996-06-11 | Naofumi Kimura | Display apparatus |
| JP2863363B2 (ja) * | 1992-01-24 | 1999-03-03 | シャープ株式会社 | 表示装置 |
| JPH05297356A (ja) * | 1992-04-22 | 1993-11-12 | Sharp Corp | 液晶表示装置 |
| JP2944852B2 (ja) * | 1992-07-09 | 1999-09-06 | シャープ株式会社 | 光走査型表示装置 |
| EP0595647B1 (en) * | 1992-10-29 | 2002-12-18 | Sharp Kabushiki Kaisha | Optical address type display device |
| JP2915724B2 (ja) * | 1992-11-25 | 1999-07-05 | シャープ株式会社 | 表示装置 |
| US5541751A (en) * | 1992-12-11 | 1996-07-30 | Sharp Kabushiki Kaisha | Light scan type display device having light waveguides and photo conductive switching elements |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156724A (ja) * | 1987-12-14 | 1989-06-20 | Toshiba Corp | 薄膜トランジスタアレイ |
| JPH01173016A (ja) * | 1987-12-28 | 1989-07-07 | Toray Ind Inc | 光導電体を用いた液晶表示装置 |
-
1988
- 1988-09-26 JP JP24011188A patent/JPH0797190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289029A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101435527B1 (ko) | 표시 장치 | |
| EP0633542B1 (en) | An electro-optic device | |
| KR101469028B1 (ko) | 표시 장치 | |
| US7804639B2 (en) | Electrophoretic indication display | |
| KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| KR100393957B1 (ko) | 액정 표시 장치의 배선 패턴, 액정 표시 장치 및 전자기기 | |
| EP0453324B1 (en) | Active matrix display device with thin film transistors structure | |
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| US5808706A (en) | Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors | |
| JPH04233516A (ja) | アクティブマトリクス液晶表示装置 | |
| US6717630B1 (en) | Liquid crystal display device and method of fabricating the same | |
| EP0279171B1 (en) | Active matrix liquid crystal display device | |
| US6831295B2 (en) | TFT-LCD device having a reduced feed-through voltage | |
| US5952675A (en) | Thin film transistor element array | |
| JP4635139B2 (ja) | 能動マトリックス液晶ディスプレイデバイス | |
| US5508765A (en) | Matrix-addressed type display device | |
| JPH0797190B2 (ja) | 記憶装置および液晶表示装置 | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JPS6242127A (ja) | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 | |
| KR20050041010A (ko) | 박막 다이오드 표시판 및 그 제조 방법 | |
| JPH0752266B2 (ja) | 反射型液晶表示デバイス | |
| KR0120399Y1 (ko) | 액정표시장치 | |
| WO2005040905A1 (en) | Thin film diode panel and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |