JPH0797267B2 - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPH0797267B2 JPH0797267B2 JP61033700A JP3370086A JPH0797267B2 JP H0797267 B2 JPH0797267 B2 JP H0797267B2 JP 61033700 A JP61033700 A JP 61033700A JP 3370086 A JP3370086 A JP 3370086A JP H0797267 B2 JPH0797267 B2 JP H0797267B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- drive circuit
- switch element
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、容量性負荷を有する表示装置の駆動回路に
係り、特に２値の記憶機能を持った放電セルで構成され
る放電表示パネルの直流放電パルスメモリ型および交流
放電型等の放電メモリ型表示装置の駆動回路に関するも
のである。
係り、特に２値の記憶機能を持った放電セルで構成され
る放電表示パネルの直流放電パルスメモリ型および交流
放電型等の放電メモリ型表示装置の駆動回路に関するも
のである。
（従来の技術） 従来放電メモリ型表示パネルの例えば直流放電パルスメ
モリ型の駆動回路は第２図に示すように、第１のダイオ
ード群Dw(Dw1,Dw2,…,Dwn)で書込みパルスWP（VW）を第
２のダイオード群Ds(Ds1,Ds2,…,Dsn)で維持パルスSP
（Vs）を表示陽極（DA1,DA2,…,DAn）に混合供給する回
路である。
モリ型の駆動回路は第２図に示すように、第１のダイオ
ード群Dw(Dw1,Dw2,…,Dwn)で書込みパルスWP（VW）を第
２のダイオード群Ds(Ds1,Ds2,…,Dsn)で維持パルスSP
（Vs）を表示陽極（DA1,DA2,…,DAn）に混合供給する回
路である。
かかる駆動回路を使用することにより、表示陽極には一
定周期およびパルス幅を有する維持パルスの列が常時印
加され、表示陽極に書込みパルスが陰極に走査パルスが
印加され、所望の放電セルがマトリクス選択され、一度
放電を開始すると消去パルスが印加されるまで放電がこ
の維持パルスによって接続され、すなわち書込み情報に
メモリ機能が付加されて高輝度パネル表示装置が実現さ
れている。
定周期およびパルス幅を有する維持パルスの列が常時印
加され、表示陽極に書込みパルスが陰極に走査パルスが
印加され、所望の放電セルがマトリクス選択され、一度
放電を開始すると消去パルスが印加されるまで放電がこ
の維持パルスによって接続され、すなわち書込み情報に
メモリ機能が付加されて高輝度パネル表示装置が実現さ
れている。
一方本願人は特公昭56-30730「パルス供給回路」におい
て、消費電力を低減させた容量性負荷用の維持パルス供
給回路を提案し、容量性負荷となるMOS型シフトレジス
タのような各種の固体記憶装置の実用化を容易にしてい
る。
て、消費電力を低減させた容量性負荷用の維持パルス供
給回路を提案し、容量性負荷となるMOS型シフトレジス
タのような各種の固体記憶装置の実用化を容易にしてい
る。
このパルス供給回路は第３図（ａ）に示すごとく、容量
性負荷Ｃの一端にインダクタンス素子Ｌを接続し、第１
および第２のスイッチ素子S1,S2をそれぞれ介して、互
いに異なる電圧値を有する２個の直流電圧源V1,V2を、
インダクタンス素子Ｌの両端にそれぞれ接続し、第３図
（ｂ）に示すごとく第２のスイッチ素子S2の開路off期
間中に、前記容量性負荷の容量（Ｃ）および前記インダ
クタンス素子のインダクタンス（Ｌ）に関連した共振周
期のほぼ1/2の時間 ずつ第１のスイッチ素子S1を２回閉路onするとともに、
第１のスイッチ素子S1の１回目のon期間に引続いて第２
のスイッチ素子S2をonすることにより、前記互いに異な
る電圧値に関連した振幅２（V2-V1）を有する電圧パル
スを容量性負荷に供給し、繰返しパルスを容量性負荷に
供給した時の電力消費を効果的（回路素子に含まれる抵
抗分を無視すれば原理的に消費電力は零になる）に削減
している。
性負荷Ｃの一端にインダクタンス素子Ｌを接続し、第１
および第２のスイッチ素子S1,S2をそれぞれ介して、互
いに異なる電圧値を有する２個の直流電圧源V1,V2を、
インダクタンス素子Ｌの両端にそれぞれ接続し、第３図
（ｂ）に示すごとく第２のスイッチ素子S2の開路off期
間中に、前記容量性負荷の容量（Ｃ）および前記インダ
クタンス素子のインダクタンス（Ｌ）に関連した共振周
期のほぼ1/2の時間 ずつ第１のスイッチ素子S1を２回閉路onするとともに、
第１のスイッチ素子S1の１回目のon期間に引続いて第２
のスイッチ素子S2をonすることにより、前記互いに異な
る電圧値に関連した振幅２（V2-V1）を有する電圧パル
スを容量性負荷に供給し、繰返しパルスを容量性負荷に
供給した時の電力消費を効果的（回路素子に含まれる抵
抗分を無視すれば原理的に消費電力は零になる）に削減
している。
また維持パルスSPを複数の表示陽極に共通に印加し、書
込みパルスWPを選択された表示陽極に印加し、消費電力
の削減をはかる比較的容易な手法としては、模型的には
第４図（ａ），（ｂ）のような構成が考えられる。第４
図（ａ）は書込みパルスWPの共通の帰線側に維持パルス
SPを加えるもので、第４図（ｂ）は各書込みパルスWPと
負荷の間に、絶縁された各種エネルギー変換器TR、例え
ば変圧器を介して維持パルスSPを供給する方法である。
込みパルスWPを選択された表示陽極に印加し、消費電力
の削減をはかる比較的容易な手法としては、模型的には
第４図（ａ），（ｂ）のような構成が考えられる。第４
図（ａ）は書込みパルスWPの共通の帰線側に維持パルス
SPを加えるもので、第４図（ｂ）は各書込みパルスWPと
負荷の間に、絶縁された各種エネルギー変換器TR、例え
ば変圧器を介して維持パルスSPを供給する方法である。
（発明が解決しようとする問題点） 所で第２図に示した直流放電パルスメモリ型の駆動回路
では、スイッチSWwi（ｉは表示電極DAの番号）およびSW
Dは時間率1/10で閉じられている。そのとき書込みパル
スによる電流は、電源VwからSWwi,Dwi,DDi,RDi,SWD，接
地の順に流れ、その際の電流値は直流抵抗RDiによって
定まりVw／RDiであり、直流的な損失もRDiでのみ発生す
る。いま、Vw＝90V、RDi＝2kΩとすると１本の電極あた
りのRDiによる消費電力は405mWにも達する。また、漂遊
容量の負荷に対する電荷（電圧）の供給はスイッチSWwi
を通してなされるから、図示していないが、このスイッ
チに含まれる抵抗成分によって電力が消費される。ま
た、漂遊容量からの放電は、この場合、DDi,RDi,SWD，
接地の経路で行われる。このようにパルスにより容量負
荷に供給される電荷はすべてスイッチ素子（正確にはSW
w1,SWw2…,SWwnに含まれる抵抗成分およびRD1,RD2,…,R
Dn）で電力消費されてしまい、この消費電力が非常に大
きくなり表示パネルの総合発光効率を悪くしていた。
では、スイッチSWwi（ｉは表示電極DAの番号）およびSW
Dは時間率1/10で閉じられている。そのとき書込みパル
スによる電流は、電源VwからSWwi,Dwi,DDi,RDi,SWD，接
地の順に流れ、その際の電流値は直流抵抗RDiによって
定まりVw／RDiであり、直流的な損失もRDiでのみ発生す
る。いま、Vw＝90V、RDi＝2kΩとすると１本の電極あた
りのRDiによる消費電力は405mWにも達する。また、漂遊
容量の負荷に対する電荷（電圧）の供給はスイッチSWwi
を通してなされるから、図示していないが、このスイッ
チに含まれる抵抗成分によって電力が消費される。ま
た、漂遊容量からの放電は、この場合、DDi,RDi,SWD，
接地の経路で行われる。このようにパルスにより容量負
荷に供給される電荷はすべてスイッチ素子（正確にはSW
w1,SWw2…,SWwnに含まれる抵抗成分およびRD1,RD2,…,R
Dn）で電力消費されてしまい、この消費電力が非常に大
きくなり表示パネルの総合発光効率を悪くしていた。
そこで第３図（ａ）のパルス供給回路を第２図の繰返し
パルス発生回路に適用することが考えられる。しかし第
３図（ａ）のパルス供給回路をそのまま第２図の繰返し
パルスである維持パルス発生回路に使用することはでき
ない。それは使用されているダイオードの整流性によっ
て容量性負荷に充電はできてもそれから放電させること
ができない。また放電は別の回路で行なうとしても、充
電時に書込まれている表示陽極の数によって、onになる
ダイオードの数が異なるので、等価的容量の値が映像信
号に依存して実現は不可能である。
パルス発生回路に適用することが考えられる。しかし第
３図（ａ）のパルス供給回路をそのまま第２図の繰返し
パルスである維持パルス発生回路に使用することはでき
ない。それは使用されているダイオードの整流性によっ
て容量性負荷に充電はできてもそれから放電させること
ができない。また放電は別の回路で行なうとしても、充
電時に書込まれている表示陽極の数によって、onになる
ダイオードの数が異なるので、等価的容量の値が映像信
号に依存して実現は不可能である。
また第４図（ａ）の方法は、書込みパルスの成形時に維
持パルスが妨害を与え、第４図（ｂ）の方法は集積回路
化が難かしくコストが高くつく。
持パルスが妨害を与え、第４図（ｂ）の方法は集積回路
化が難かしくコストが高くつく。
（問題点を解決するための手段） 本発明の目的は、前述の諸欠点を除去し、電力消費が著
しく削減される、例えば第３図（ａ）に示すパルス供給
回路を適切にとりいれた表示装置用駆動回路を提供せん
とするものである。
しく削減される、例えば第３図（ａ）に示すパルス供給
回路を適切にとりいれた表示装置用駆動回路を提供せん
とするものである。
すなわち本発明表示装置の駆動回路は、複数個の容量性
負荷を有する放電メモリ型表示装置のそれぞれの負荷に
書込みパルスと維持パルスとを供給する駆動回路におい
て、２値の入力信号の組合せによって出力の状態が開放
状態を含め制御可能なプッシュプル回路で構成した前記
書込みパルスの駆動回路を具えるとともに、該書込みパ
ルスの駆動回路の出力の状態が開放状態のときに前記維
持パルスの供給回路から少なくとも開閉の状態を有する
スイッチ素子を介して前記維持パルスを供給するように
したことを特徴とするものである。
負荷を有する放電メモリ型表示装置のそれぞれの負荷に
書込みパルスと維持パルスとを供給する駆動回路におい
て、２値の入力信号の組合せによって出力の状態が開放
状態を含め制御可能なプッシュプル回路で構成した前記
書込みパルスの駆動回路を具えるとともに、該書込みパ
ルスの駆動回路の出力の状態が開放状態のときに前記維
持パルスの供給回路から少なくとも開閉の状態を有する
スイッチ素子を介して前記維持パルスを供給するように
したことを特徴とするものである。
（実施例） 第１図にこの発明の第１の実施例の回路構成（ａ）と、
各部の波形と各スイッチの状態（ｂ）を示している。た
ゞしこの場合は表示陽極は２つに限定されている。
各部の波形と各スイッチの状態（ｂ）を示している。た
ゞしこの場合は表示陽極は２つに限定されている。
書込みパルスの駆動回路のスイッチ素子SA1およびS
A2は、書込み状態で状態W,非書込み状態で状態Ｎをと
る。電圧波形v1およびv2は２本の陽極母線の波形を示
す。スイッチ素子SA1およびSA2の状態はスイッチ素子
が開放の状態をしめしており、これは十分高いインピー
ダンスを有するものとする。従って、スイッチ素子SAi
（ｉは１または２）が状態Ｗとなったときは、電圧波形
v1の電圧は電圧Vwを維持する。次にスイッチ素子SAiを
状態Ｎを経由して状態にしてからスイッチ素子SBiをo
n（Cl）にする。原則としてスイッチ素子SAiとSBiとは
少なくともいずれか一方が開放の状態である。スイッチ
素子SC1とSC2とを含む維持パルスの供給回路は、第３図
（ａ）に示したパルス供給回路と同じで、これによって
表示陽極に維持パルスを供給する。この時この供給回路
の直流電圧源V1,V2に2V1＝V2の関係を持たせれば維持パ
ルスSPの頂部は電圧V2に、パルスの存在しない底部は2V
1-V2＝０になってスイッチング素子SAiが状態Ｎになっ
たときとの矛盾は生じない。
A2は、書込み状態で状態W,非書込み状態で状態Ｎをと
る。電圧波形v1およびv2は２本の陽極母線の波形を示
す。スイッチ素子SA1およびSA2の状態はスイッチ素子
が開放の状態をしめしており、これは十分高いインピー
ダンスを有するものとする。従って、スイッチ素子SAi
（ｉは１または２）が状態Ｗとなったときは、電圧波形
v1の電圧は電圧Vwを維持する。次にスイッチ素子SAiを
状態Ｎを経由して状態にしてからスイッチ素子SBiをo
n（Cl）にする。原則としてスイッチ素子SAiとSBiとは
少なくともいずれか一方が開放の状態である。スイッチ
素子SC1とSC2とを含む維持パルスの供給回路は、第３図
（ａ）に示したパルス供給回路と同じで、これによって
表示陽極に維持パルスを供給する。この時この供給回路
の直流電圧源V1,V2に2V1＝V2の関係を持たせれば維持パ
ルスSPの頂部は電圧V2に、パルスの存在しない底部は2V
1-V2＝０になってスイッチング素子SAiが状態Ｎになっ
たときとの矛盾は生じない。
別に第３図（ｂ）から明らかなようにスイッチ素子SBi
は両方向性のスイッチ素子でなければならないが、スイ
ッチ素子SAiは必ずしもその必要はない。
は両方向性のスイッチ素子でなければならないが、スイ
ッチ素子SAiは必ずしもその必要はない。
次に各スイッチ素子の具体的な構成を示す。
スイッチ素子SAiの部分の構成を第５図に示す。同図
（ａ）はバイポーラトランジスタによるトーテムポール
型で構成した例を示している。すなわち、第１図示の電
源Vwとスイッチ素子SA1ないしSAA2とで本発明による書
込みパルスWPの駆動回路を構成するものとし、本発明で
はとくにこの部分を２値の入力信号の組合せによって出
力の状態が開放状態を含め制御可能なプッシュプル回
路で構成している。図示のように入力に適当なレベルの
２値A,Bの信号を入れると、それに応じてN,W,のいず
れかをとるようにできる。これは３状態を取る論理ICと
同様である。ダイオードＤは出力が電圧値Vw以上になっ
てもよいための保護ダイオードである。
（ａ）はバイポーラトランジスタによるトーテムポール
型で構成した例を示している。すなわち、第１図示の電
源Vwとスイッチ素子SA1ないしSAA2とで本発明による書
込みパルスWPの駆動回路を構成するものとし、本発明で
はとくにこの部分を２値の入力信号の組合せによって出
力の状態が開放状態を含め制御可能なプッシュプル回
路で構成している。図示のように入力に適当なレベルの
２値A,Bの信号を入れると、それに応じてN,W,のいず
れかをとるようにできる。これは３状態を取る論理ICと
同様である。ダイオードＤは出力が電圧値Vw以上になっ
てもよいための保護ダイオードである。
第５図（ｂ）はMOS（相補型MOS）型で構成した例を示し
ている。このように、本発明では書込みパルス駆動回路
をトーテムポール型または相補型のバイポーラトランジ
スタまたはFETを用いたプッシュプル回路で構成してい
るため、少なくとも直流的な電力損失はなく、せいぜい
１本の電極を駆動するのに電極の漂遊容量の充放電によ
って消費される電力（約100mW程度で、これは第２図に
示す従来の駆動回路においても存在する）が残るにすぎ
ず、きわめて小さな消費電力となる。
ている。このように、本発明では書込みパルス駆動回路
をトーテムポール型または相補型のバイポーラトランジ
スタまたはFETを用いたプッシュプル回路で構成してい
るため、少なくとも直流的な電力損失はなく、せいぜい
１本の電極を駆動するのに電極の漂遊容量の充放電によ
って消費される電力（約100mW程度で、これは第２図に
示す従来の駆動回路においても存在する）が残るにすぎ
ず、きわめて小さな消費電力となる。
第６図にスイッチ素子SBiの部分の構成を示す。同図
（ａ）はバイポーラトランジスタを用いたもの、同図
（ｂ）はCMOSFETを用いたものである。これらのベース
やゲートには必要なときonになるように、変圧器や光結
合デバイスなどを介してエミッタまたはソース間とにパ
ルスを印加する。
（ａ）はバイポーラトランジスタを用いたもの、同図
（ｂ）はCMOSFETを用いたものである。これらのベース
やゲートには必要なときonになるように、変圧器や光結
合デバイスなどを介してエミッタまたはソース間とにパ
ルスを印加する。
第７図に本発明の第２の実施例の回路構成を示す。これ
は第２図に示した従来の回路構成をあまり変更しないで
維持パルスを供給できる構成である。この回路構成でも
表示陽極については２つに限定されて図示されている。
こゝでスイッチ素子SDは２つの負荷間の線間容量に基づ
く信号の漏洩を除去するためのもので、書込みパルスの
期間の最初の期間だけonにする。維持パルスの期間は書
込みパルス電圧値v1i,v2iなどは零Ｖに下るので、ダイ
オードD11,D21などによって維持パルス供給回路側への
流出はない。
は第２図に示した従来の回路構成をあまり変更しないで
維持パルスを供給できる構成である。この回路構成でも
表示陽極については２つに限定されて図示されている。
こゝでスイッチ素子SDは２つの負荷間の線間容量に基づ
く信号の漏洩を除去するためのもので、書込みパルスの
期間の最初の期間だけonにする。維持パルスの期間は書
込みパルス電圧値v1i,v2iなどは零Ｖに下るので、ダイ
オードD11,D21などによって維持パルス供給回路側への
流出はない。
第８図に示す構成は第１図に示した構成を変形した第３
の実施例で、スイッチ素子部分が簡略化されている。ス
イッチ素子SE1,SE2は矢印の方向の一方向性スイッチで
もよい。またスイッチ素子SE1,SE2は一般的には同時にo
nするが、書込みパルスが特定の場合はそれに応じて別
々にonしてもよい。
の実施例で、スイッチ素子部分が簡略化されている。ス
イッチ素子SE1,SE2は矢印の方向の一方向性スイッチで
もよい。またスイッチ素子SE1,SE2は一般的には同時にo
nするが、書込みパルスが特定の場合はそれに応じて別
々にonしてもよい。
所で第８図に示した構成回路では、すでに書込みが行わ
れている場合、すなわちv1かv2の少なくともいずれか一
方が書込み電圧に達しているときに、維持パルスを加え
る回路を従来通りに接続しても必要な振幅が得られない
ことがわかった。
れている場合、すなわちv1かv2の少なくともいずれか一
方が書込み電圧に達しているときに、維持パルスを加え
る回路を従来通りに接続しても必要な振幅が得られない
ことがわかった。
この問題は以下のように抽象化できる。すなわち第９図
のような回路で、全容量をＣ、書込み率を１−ａ（ａは
パラメータ,0≦ａ≦１で、書き込まれていない電極の数
の率を示す）とする。
のような回路で、全容量をＣ、書込み率を１−ａ（ａは
パラメータ,0≦ａ≦１で、書き込まれていない電極の数
の率を示す）とする。
初期条件として として、D1,D2は理想ダイオードとする。
を解くことによって、 ０≦ｖ≦V1では、i,vは次式で表わされる。
ｉ＝ａω1CV sin ω1ｔ （３） ｖ＝Ｖ（１−cos ω1） （４） である。
ｖ（t1）＝V1となるt1は、 となる。
次にV1≦ｖでは、D1,D2が導通して ｉ＝Ｉαsin（ωｔ＋θ） （８） ここで、 次に具体例を示す。
Ｖ＝V1とする。
ｔ′＝ｔ−t1とすると となり、パラメータａによって、ｖの波形は第10図のよ
うになる。すなわちａ＝0,すべて書込まれている時は、
この駆動方法ではそれ以上維持パルスの電圧は上らな
い。これは直観的にも明らかである。すなわち第９図で
Ｖとｖ（ｏ）＝V1が等しければ、Ｓを閉じてもＬの両端
の電圧は０であるから何も起らないのである。それに対
してａ＝１のときは従来通りｖ＝2vまで上昇する。
うになる。すなわちａ＝0,すべて書込まれている時は、
この駆動方法ではそれ以上維持パルスの電圧は上らな
い。これは直観的にも明らかである。すなわち第９図で
Ｖとｖ（ｏ）＝V1が等しければ、Ｓを閉じてもＬの両端
の電圧は０であるから何も起らないのである。それに対
してａ＝１のときは従来通りｖ＝2vまで上昇する。
従ってａ＝０のときにもｖが必要な振幅を得るために
は、ＶをV1以上にしておく必要がある。
は、ＶをV1以上にしておく必要がある。
ａ＝０のときは、 ｖ＝Ｖ−（Ｖ−V1）cos ωｔ （14） となるので、第11図に示すように最大値は、2V−V1とな
る。これを必要な電圧としておけばよいが、ａ＞０のと
きはこの電圧を越えてしまい問題が起る。この方法でも
実際の画像ではａ＝0.5付近であるから、それに対応し
た電圧にしておけばほゞ十分であるが、それをさらに解
決したのが次の２つの方法である。
る。これを必要な電圧としておけばよいが、ａ＞０のと
きはこの電圧を越えてしまい問題が起る。この方法でも
実際の画像ではａ＝0.5付近であるから、それに対応し
た電圧にしておけばほゞ十分であるが、それをさらに解
決したのが次の２つの方法である。
第３の実施例 ａ＝１−ωの値は前もって決定できる。すなわち順次同
時変換器にはいってくる信号の１と０の数の比率で定ま
るから、書き込み信号を加える以前に決定できる。その
値でＶを変えて最大値が必要な電圧になるように調節す
ればよい。その構成を第12図に示す。順次信号でクロッ
クパルスをゲートと、１の数をカウンターで数えそれを
適当に処理して電圧を制御すればよい。
時変換器にはいってくる信号の１と０の数の比率で定ま
るから、書き込み信号を加える以前に決定できる。その
値でＶを変えて最大値が必要な電圧になるように調節す
ればよい。その構成を第12図に示す。順次信号でクロッ
クパルスをゲートと、１の数をカウンターで数えそれを
適当に処理して電圧を制御すればよい。
第４の実施例 この例の構成を第13図に示す。
この回路でｖ（ｏ）＝0,v（ｔ）＝Vsとなる最小のｔをt
cとすると、 となって、第14図に示す波形となる。i2の方向から明ら
かなように、Vsを越えるＬの起電力の分はVs側に逆流し
て電力は電源側に帰る。この回路でVs保持用のスイッチ
S2を適当に入れてやれば、負荷に振幅Vsのパルスを供給
できることになる。Ｖの値をV1の値より大きくしておけ
ば、ａ＝０のときにも、2V−V1まで上げられ、2V−V1≧
Vs、すなわちＶ≧0.5（Vs+V1）としておけば任意の場合
にVsが得られる。
cとすると、 となって、第14図に示す波形となる。i2の方向から明ら
かなように、Vsを越えるＬの起電力の分はVs側に逆流し
て電力は電源側に帰る。この回路でVs保持用のスイッチ
S2を適当に入れてやれば、負荷に振幅Vsのパルスを供給
できることになる。Ｖの値をV1の値より大きくしておけ
ば、ａ＝０のときにも、2V−V1まで上げられ、2V−V1≧
Vs、すなわちＶ≧0.5（Vs+V1）としておけば任意の場合
にVsが得られる。
第13図の回路は、その他の場合にも利用できる。たとえ
ばＬやS1に抵抗があって、それによる損失が不定のとき
などである。
ばＬやS1に抵抗があって、それによる損失が不定のとき
などである。
次にその他のこまかい工夫についてのべておく。インダ
クタンスＬを入れる位置は、スイッチと直列であればよ
い。充電、放電に際しては別々のＬを用いて値をかえて
もよく、値Ｖに相当する電源も別々でその値をかえてお
いてもよい。また効果は悪くなるが、充電または放電だ
けのどちらかのプロセスだけに用いてもよく、他のプロ
セスには別の電力軽減方法を用いてもよい。
クタンスＬを入れる位置は、スイッチと直列であればよ
い。充電、放電に際しては別々のＬを用いて値をかえて
もよく、値Ｖに相当する電源も別々でその値をかえてお
いてもよい。また効果は悪くなるが、充電または放電だ
けのどちらかのプロセスだけに用いてもよく、他のプロ
セスには別の電力軽減方法を用いてもよい。
ある電源に帰した電力が余ったときは適当なコンバータ
を用いて他の電源に振り替えることもできる。
を用いて他の電源に振り替えることもできる。
各種スイッチで一方向性のものを用いるときOFF状態に
保つため適当なバイアスをかけておくこともできる。
保つため適当なバイアスをかけておくこともできる。
各実施例間の部分的な組合せ実施も可能である。以上の
例は、放電型パルスメモリパネルの駆動についてのべた
が、複数個の容量性負荷に各々異なる信号とすべてに共
通なパルスを供給する場合にも適用できる。AC型放電パ
ネル、EL、その他の変換素子や装置にも応用できる。
例は、放電型パルスメモリパネルの駆動についてのべた
が、複数個の容量性負荷に各々異なる信号とすべてに共
通なパルスを供給する場合にも適用できる。AC型放電パ
ネル、EL、その他の変換素子や装置にも応用できる。
（発明の効果） 以上本発明駆動回路の構成について詳細に記述してきた
が、本発明駆動回路を使用することにより、従来容量性
負荷を有する装置例えば放電表示パネルの特にパルスメ
モリ型表示パネルの駆動回路で、容量性の負荷に供給さ
れる電力に対して見逃すことのできない大きな電力が消
費されていたのを、駆動回路を直流損失が生じないよう
に構成して、原理的に零（スイッチ等の抵抗成分による
損失は残るがこれは微少である）に削減することができ
た。またこれら駆動回路を容易に集積回路化し得るよう
にした。
が、本発明駆動回路を使用することにより、従来容量性
負荷を有する装置例えば放電表示パネルの特にパルスメ
モリ型表示パネルの駆動回路で、容量性の負荷に供給さ
れる電力に対して見逃すことのできない大きな電力が消
費されていたのを、駆動回路を直流損失が生じないよう
に構成して、原理的に零（スイッチ等の抵抗成分による
損失は残るがこれは微少である）に削減することができ
た。またこれら駆動回路を容易に集積回路化し得るよう
にした。
第１図は、本発明第１の実施例の回路構成（ａ）と、各
部の波形と各スイッチの状態（ｂ）を示し、 第２図は、従来の放電表示パネル直流放電パルスメモリ
型駆動回路を示し、 第３図は、本発明駆動回路に適用されるパルス供給回路
の回路（ａ）と、各部の波形（ｂ）を示し、 第４図（ａ），（ｂ）は維持パルスと書込みパルスを印
加する２つの例を示し、 第５図（ａ），（ｂ）は本発明実施例に使用されるスイ
ッチ素子SAiの構成の２つの例を、第６図（ａ），
（ｂ）は同じくスイッチ素子SBiの構成の２つの例を示
し、 第７図、第８図はそれぞれ本発明第２と第３の実施例の
回路構成を示し、 第９図は、第８図示の第３の実施例の回路の解析のため
一般化した回路を示し、 第10図、第11図は、それぞれの解析結果を図示し、 第12図、第13図は、それぞれ本発明第３および第４の実
施例の回路構成のブロック線図と回路を示し、 第14図は、第13図示回路の各部の波形を示す図である。 SAi(SA1,SA2)……書込みパルス用スイッチ素子 W,N,……スイッチ素子の書込み状態、非書込み状態と
開放状態、 vi(v1,v2),v,vs……それぞれ電圧波形 SBi(SB1,SB2)……スイッチ素子 ,Cl……スイッチ素子のoff,on Ｌ……インダクタンス C,C1,C2……それぞれ容量性負荷 Sc1,Sc2……維持パルス供給用スイッチ素子 WP,SP……書込みパルスと維持パルス Dw(Dw1,Dw2,…,Dwn)……第１のダイオード群 Ds(Ds1,Ds2,…,Dsn)……第２のダイオード群 DA（DA1,DA2,…,DAn）……表示陽極 S1,S2……それぞれ第１および第２スイッチ素子 A,B……２つのレベル値 D,D11,D21……ダイオード S,SD……スイッチ素子 D1,D2,D3……ダイオード v,i……電圧と電流波形 TR1,TR2……変圧器
部の波形と各スイッチの状態（ｂ）を示し、 第２図は、従来の放電表示パネル直流放電パルスメモリ
型駆動回路を示し、 第３図は、本発明駆動回路に適用されるパルス供給回路
の回路（ａ）と、各部の波形（ｂ）を示し、 第４図（ａ），（ｂ）は維持パルスと書込みパルスを印
加する２つの例を示し、 第５図（ａ），（ｂ）は本発明実施例に使用されるスイ
ッチ素子SAiの構成の２つの例を、第６図（ａ），
（ｂ）は同じくスイッチ素子SBiの構成の２つの例を示
し、 第７図、第８図はそれぞれ本発明第２と第３の実施例の
回路構成を示し、 第９図は、第８図示の第３の実施例の回路の解析のため
一般化した回路を示し、 第10図、第11図は、それぞれの解析結果を図示し、 第12図、第13図は、それぞれ本発明第３および第４の実
施例の回路構成のブロック線図と回路を示し、 第14図は、第13図示回路の各部の波形を示す図である。 SAi(SA1,SA2)……書込みパルス用スイッチ素子 W,N,……スイッチ素子の書込み状態、非書込み状態と
開放状態、 vi(v1,v2),v,vs……それぞれ電圧波形 SBi(SB1,SB2)……スイッチ素子 ,Cl……スイッチ素子のoff,on Ｌ……インダクタンス C,C1,C2……それぞれ容量性負荷 Sc1,Sc2……維持パルス供給用スイッチ素子 WP,SP……書込みパルスと維持パルス Dw(Dw1,Dw2,…,Dwn)……第１のダイオード群 Ds(Ds1,Ds2,…,Dsn)……第２のダイオード群 DA（DA1,DA2,…,DAn）……表示陽極 S1,S2……それぞれ第１および第２スイッチ素子 A,B……２つのレベル値 D,D11,D21……ダイオード S,SD……スイッチ素子 D1,D2,D3……ダイオード v,i……電圧と電流波形 TR1,TR2……変圧器
Claims (2)
- 【請求項１】複数個の容量性負荷を有する放電メモリ型
表示装置のそれぞれの負荷に書込みパルスと維持パルス
とを供給する駆動回路において、２値の入力信号の組合
せによって出力の状態が開放状態を含め制御可能なプッ
シュプル回路で構成した前記書込みパルスの駆動回路を
具えるとともに、該書込みパルスの駆動回路の出力の状
態が開放状態のときに前記維持パルスの供給回路から少
なくとも開閉の状態を有するスイッチ素子を介して前記
維持パルスを供給するようにしたことを特徴とする表示
装置の駆動回路。 - 【請求項２】前記維持パルスの供給回路が、容量性負荷
（Ｃ）の一端にインダクタンス素子（Ｌ）を接続し、第
１および第２のスイッチ素子（S1,S2）をそれぞれ介し
て、互いに異なる電圧値を有する２個の直流電圧源
（V1,V2）を、前記インダクタンス素子（Ｌ）の両端に
それぞれ接続し、第２のスイッチ素子（S2）の回路off
期間中に、前記容量性負荷の容量（Ｃ）および前記イン
ダクタンス素子のインダクタンス（Ｌ）に関連した共振
周期のほぼ1/2の時間 ずつ第１のスイッチ素子（S1）を２回閉路onするととも
に、第１のスイッチ素子（S1）の１回目のon期間に引続
いて第２のスイッチ素子（S2）をonすることにより、前
記互いに異なる電圧値に関連した振幅（２（V2-V1））
を有する電圧パルスを容量性負荷に供給するようにした
ことを特徴とする特許請求の範囲第１項に記載の表示装
置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033700A JPH0797267B2 (ja) | 1986-02-20 | 1986-02-20 | 表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033700A JPH0797267B2 (ja) | 1986-02-20 | 1986-02-20 | 表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62192798A JPS62192798A (ja) | 1987-08-24 |
| JPH0797267B2 true JPH0797267B2 (ja) | 1995-10-18 |
Family
ID=12393691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61033700A Expired - Fee Related JPH0797267B2 (ja) | 1986-02-20 | 1986-02-20 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797267B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755201B2 (ja) * | 1994-09-28 | 1998-05-20 | 日本電気株式会社 | プラズマディスプレイパネルの駆動回路 |
| JP4326659B2 (ja) | 2000-02-28 | 2009-09-09 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法、及びプラズマディスプレイ装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887730A (ja) * | 1972-02-21 | 1973-11-17 | ||
| FR2429263A1 (fr) * | 1978-06-20 | 1980-01-18 | Ebauches Sa | Procede de fabrication, par frittage, de nitrure de lithium a structure polycristalline compacte, et applications de cette substance |
| JPS5950158B2 (ja) * | 1978-10-05 | 1984-12-06 | 日本電信電話株式会社 | 信号処理方式 |
| JPS5723444A (en) * | 1980-06-03 | 1982-02-06 | Nippon Hoso Kyokai <Nhk> | Gas discharge display discharge panel |
-
1986
- 1986-02-20 JP JP61033700A patent/JPH0797267B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62192798A (ja) | 1987-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8718225B2 (en) | Shift register | |
| US6300928B1 (en) | Scanning circuit for driving liquid crystal display | |
| US6426743B1 (en) | Shift register | |
| US6052426A (en) | Shift register using M.I.S. transistors of like polarity | |
| US6317122B1 (en) | Power circuit, liquid crystal display device, and electronic equipment | |
| US6184741B1 (en) | Bidirectional charge pump generating either a positive or negative voltage | |
| DE3724086C2 (ja) | ||
| EP0645751B1 (en) | Drive voltage generating device for liquid crystal display device | |
| GB2343067A (en) | A shift register for driving an LCD pixel row | |
| JPH09146490A (ja) | 表示パネル駆動回路 | |
| JPH0546952B2 (ja) | ||
| JP2946921B2 (ja) | 低電力駆動回路 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US6903600B2 (en) | Capacitor charge sharing charge pump | |
| JPS61126686A (ja) | 半導体メモリのためのワ−ド線クロツク・ブ−スト回路 | |
| JPH10260661A (ja) | 表示装置の駆動回路 | |
| US6175193B1 (en) | Electroluminescent display device | |
| JP4035548B2 (ja) | 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良 | |
| KR100707042B1 (ko) | 용량부하를 제어가능한 전압레벨로 펄스 구동하는고효율의 장치 및 방법 | |
| JPH0528387B2 (ja) | ||
| JPH0797267B2 (ja) | 表示装置の駆動回路 | |
| US20050218970A1 (en) | Driver circuit | |
| US7864147B2 (en) | Method and apparatus for driving capacitive load, and LCD | |
| JP3039378B2 (ja) | Ｅｌ表示装置 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |