JPH0797268B2 - 表示回路 - Google Patents
表示回路Info
- Publication number
- JPH0797268B2 JPH0797268B2 JP61000757A JP75786A JPH0797268B2 JP H0797268 B2 JPH0797268 B2 JP H0797268B2 JP 61000757 A JP61000757 A JP 61000757A JP 75786 A JP75786 A JP 75786A JP H0797268 B2 JPH0797268 B2 JP H0797268B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- mode
- selector
- colors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔概要〕 パーソナルコンピュータ等の表示回路において、高解像
度で色数の少いモードと、解像度は若干落ちるが色数の
多いモードとを使用状況に応じて得るようにしたもので
ある。
度で色数の少いモードと、解像度は若干落ちるが色数の
多いモードとを使用状況に応じて得るようにしたもので
ある。
本発明はパーソナルコンピュータ等の表示回路に関し、
特に解像度と色数との関係を制御することができる表示
回路に関する。
特に解像度と色数との関係を制御することができる表示
回路に関する。
従来、例えばパーソナルコンピュータの表示系において
は表示画像の解像度と色数との関係は固定的であった。
即ち、表示画面の解像度は比較的高く設定され、例え
ば、640×200ドット画面が用いられ、色数はＲ（赤）、
Ｇ（緑）、Ｂ（青）の３色の組合せによる23＝８色が一
般的である。この場合、さらに色数を増やしたければメ
モリプレーン数を増やすことになり例えば色のプレーン
数が４であれば24＝16とおりの色が可能である。
は表示画像の解像度と色数との関係は固定的であった。
即ち、表示画面の解像度は比較的高く設定され、例え
ば、640×200ドット画面が用いられ、色数はＲ（赤）、
Ｇ（緑）、Ｂ（青）の３色の組合せによる23＝８色が一
般的である。この場合、さらに色数を増やしたければメ
モリプレーン数を増やすことになり例えば色のプレーン
数が４であれば24＝16とおりの色が可能である。
しかしながら、このように視覚上の改善のために色数を
増やしていこうとすると次々とメモリプレーンを増やし
ていく必要があり、メモリ容量の増大、スペース的な問
題が生じる。
増やしていこうとすると次々とメモリプレーンを増やし
ていく必要があり、メモリ容量の増大、スペース的な問
題が生じる。
本発明は上述の問題点を解消した表示回路であって、基
本的には各メモリプレーンの領域を半分にして使用する
点に着目し、メモリ容量を増大することなく高解像度で
色数の限定されるモードと、若干解像度は低下するが色
数を多くしたモードとを設けることにあり、その手段
は、画像メモリに格納されている画像データを読み出し
て表示する表示回路において、該画像データを取り込み
ビット選択する第１および第２のセレクタSEL1,SEL
2と、該セレクタの各々に配置されるシフトレジスタS
R1,SR2と、周波数を２分の１にする分周回路DVとを備
え、モードセレクタ信号によって該セレクタのビット選
択と該分周回路の起動を行い、表示画面の解像度を高く
し色数の少い高解像度モードと解像度を下げ色数を多く
した多色モードとを得るようにしたことを特徴とする。
本的には各メモリプレーンの領域を半分にして使用する
点に着目し、メモリ容量を増大することなく高解像度で
色数の限定されるモードと、若干解像度は低下するが色
数を多くしたモードとを設けることにあり、その手段
は、画像メモリに格納されている画像データを読み出し
て表示する表示回路において、該画像データを取り込み
ビット選択する第１および第２のセレクタSEL1,SEL
2と、該セレクタの各々に配置されるシフトレジスタS
R1,SR2と、周波数を２分の１にする分周回路DVとを備
え、モードセレクタ信号によって該セレクタのビット選
択と該分周回路の起動を行い、表示画面の解像度を高く
し色数の少い高解像度モードと解像度を下げ色数を多く
した多色モードとを得るようにしたことを特徴とする。
第１図は本発明に係る表示回路の一実施例ブロック図で
ある。第１図においてSEL1およびSEL2はセレクタ、SR1
およびSR2は各セレクタに対応して設けられるシフトレ
ジスタ、DVは分周回路である。画像メモリVRAMから例え
ば８ビットの読み出しデータを図に示す如く振り分けて
セレクタに入力する。セレクタSEL1に入力された８ビッ
トはその内の４ビットが選択されてシフトレジスタSR1
へ出力され、同様にセレクタSEL2に入力された８ビット
はその内の４ビットが選択されてシフトレジスタSR2へ
出力される。尚、表示画面のモードとしては640×200ド
ットのメモリプレーンで８色からなる高解像度モード
と、320×200ドットのメモリプレーンで2n倍の色数から
成る多色モードとを設けるものとする。2n色の高解像度
モードに対して(2n)2＝22n色の多色モードとなる。
ある。第１図においてSEL1およびSEL2はセレクタ、SR1
およびSR2は各セレクタに対応して設けられるシフトレ
ジスタ、DVは分周回路である。画像メモリVRAMから例え
ば８ビットの読み出しデータを図に示す如く振り分けて
セレクタに入力する。セレクタSEL1に入力された８ビッ
トはその内の４ビットが選択されてシフトレジスタSR1
へ出力され、同様にセレクタSEL2に入力された８ビット
はその内の４ビットが選択されてシフトレジスタSR2へ
出力される。尚、表示画面のモードとしては640×200ド
ットのメモリプレーンで８色からなる高解像度モード
と、320×200ドットのメモリプレーンで2n倍の色数から
成る多色モードとを設けるものとする。2n色の高解像度
モードに対して(2n)2＝22n色の多色モードとなる。
このような２つのモードの選択は図示しないコントロー
ラにより使用状況に応じて決定されモードセレクト信号
MSとしてセレクタに入力される。即ち、高解像度モード
か多色モードかのいずれかをセレクタに指示する。分周
回路DVはMS信号の多色モードにおいて起動するもので２
分の１分周回路を構成し、もとのビット周波数の２分の
１の周波数を出力する。
ラにより使用状況に応じて決定されモードセレクト信号
MSとしてセレクタに入力される。即ち、高解像度モード
か多色モードかのいずれかをセレクタに指示する。分周
回路DVはMS信号の多色モードにおいて起動するもので２
分の１分周回路を構成し、もとのビット周波数の２分の
１の周波数を出力する。
第２図（ａ）は高解像度モードにおける出力ビット形態
を説明する図である。セレクタSEL1にVRAMから入力され
た４ビットb0〜b3が選択されてシフトレジスタSR1に出
力され、セレクタSEL2にVRAMから入力された４ビットb4
〜b7が選択されてシフトレジスタSR2に出力される。シ
フトレジスタSR1およびSR2のデータはクロック信号にも
とづいてシリーズにY0から読み出される。このようにし
て１サイクルが８ビットのシリーズデータを得ることが
できる。
を説明する図である。セレクタSEL1にVRAMから入力され
た４ビットb0〜b3が選択されてシフトレジスタSR1に出
力され、セレクタSEL2にVRAMから入力された４ビットb4
〜b7が選択されてシフトレジスタSR2に出力される。シ
フトレジスタSR1およびSR2のデータはクロック信号にも
とづいてシリーズにY0から読み出される。このようにし
て１サイクルが８ビットのシリーズデータを得ることが
できる。
第２図（ｂ）は多色モードにおける出力ビット形態を説
明する図である。前述の如く多色モードにおいてはMS信
号によって２分の１分周回路DVが起動し、各シフトレジ
スタから４ビットのシリーズデータが得られる。即ち、
図に示すように、セレクタSEL1のパラレルデータはシフ
トレジスタSR1において２分の１周波数のシリーズデー
タとなりY0より出力される。また、セレクタSEL2のパラ
レルデータはシフトレジスタSR2において２分の１周波
数のシリーズデータとなりY1より出力される。このよう
に第１図に示す回路によって１サイクルにつき４色４ビ
ットが得られる。このようにメモリプレーン数をｎとす
れば同じメモリ容量で水平方向の解像度は２分の１にな
るが色数は2n倍にすることができる。
明する図である。前述の如く多色モードにおいてはMS信
号によって２分の１分周回路DVが起動し、各シフトレジ
スタから４ビットのシリーズデータが得られる。即ち、
図に示すように、セレクタSEL1のパラレルデータはシフ
トレジスタSR1において２分の１周波数のシリーズデー
タとなりY0より出力される。また、セレクタSEL2のパラ
レルデータはシフトレジスタSR2において２分の１周波
数のシリーズデータとなりY1より出力される。このよう
に第１図に示す回路によって１サイクルにつき４色４ビ
ットが得られる。このようにメモリプレーン数をｎとす
れば同じメモリ容量で水平方向の解像度は２分の１にな
るが色数は2n倍にすることができる。
本発明によれば、メモリプレーンを増やすことなく色数
を増やすことができ使用状況に応じて表示画面を視覚上
変えることができる。
を増やすことができ使用状況に応じて表示画面を視覚上
変えることができる。
第１図は本発明に係る表示回路の一実施例回路図、 第２図（ａ）は第１図回路の高解像度モードを説明する
図、および 第２図（ｂ）は第１図回路の多色モードを説明する図で
ある。 （符号の説明） SEL1,SEL2……セレクタ、SR1,SR2……シフトレジスタ、
DV……分周回路。
図、および 第２図（ｂ）は第１図回路の多色モードを説明する図で
ある。 （符号の説明） SEL1,SEL2……セレクタ、SR1,SR2……シフトレジスタ、
DV……分周回路。
Claims (1)
- 【請求項１】画像メモリに格納されている画像データを
読み出して表示する表示回路において、 パラレルに入力された前記画像データを取り込みビット
選択する第１および第２のセレクタ手段と、 前記セレクタ手段の各々に準備され、前記ビット選択さ
れたパラレルデータからなる前記セレクタの出力をシリ
アルデータに変換する第１および第２のシフトレジスタ
と、 モードセレクト信号によって、前記第１および第２のシ
フトレジスタの動作タイミング周波数を２分の１にする
分周回路とを備え、 前記モードセレクト信号によって、前記セレクタのビッ
ト選択と前記分周回路の起動を行って、前記周波数を２
分の１に分周し、かつ前記第１および第２のシフトレジ
スタから別々に出力を得ることにより表示画面の解像度
を低くし、色数を多くした多色モードと、 前記分周回路の起動を行わず、かつ前記第１のシフトレ
ジスタのシリアルデータ出力に連続して前記第２のシフ
トレジスタのシリアルデータを出力することで、解像度
を高くした色数の少ない高解像度モードと、 を得ることを特徴とする表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61000757A JPH0797268B2 (ja) | 1986-01-08 | 1986-01-08 | 表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61000757A JPH0797268B2 (ja) | 1986-01-08 | 1986-01-08 | 表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62160490A JPS62160490A (ja) | 1987-07-16 |
| JPH0797268B2 true JPH0797268B2 (ja) | 1995-10-18 |
Family
ID=11482560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61000757A Expired - Fee Related JPH0797268B2 (ja) | 1986-01-08 | 1986-01-08 | 表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797268B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523519A (en) * | 1978-08-02 | 1980-02-20 | Fujitsu Ltd | Display system |
-
1986
- 1986-01-08 JP JP61000757A patent/JPH0797268B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62160490A (ja) | 1987-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823120A (en) | Enhanced video graphics controller | |
| US4822142A (en) | Planar display device | |
| US6239781B1 (en) | Gray-scale signal generating circuit and liquid crystal display | |
| JPH051946B2 (ja) | ||
| JPS6397921A (ja) | 液晶表示装置 | |
| JPH0797268B2 (ja) | 表示回路 | |
| KR910003195B1 (ko) | 라스터 주사 표시 장치 구동용 디지탈 표시 시스템 | |
| JP3423176B2 (ja) | キャラクタ表示制御回路 | |
| JP2002218345A (ja) | 画面表示装置 | |
| JPH023511B2 (ja) | ||
| JP3655706B2 (ja) | 画面表示回路 | |
| JP2569594B2 (ja) | カラー画像表示回路 | |
| JPS645308B2 (ja) | ||
| JPS604988A (ja) | 画像表示装置 | |
| SU1439671A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP2564847B2 (ja) | カラー画像表示回路 | |
| JPH0736430A (ja) | 色表示パレット制御回路 | |
| JP3412835B2 (ja) | 表示制御装置 | |
| JP2832962B2 (ja) | 中間調表示回路 | |
| JPH0413894Y2 (ja) | ||
| JPH0130153B2 (ja) | ||
| JPS6067993A (ja) | カラ−ｃｒｔ制御装置 | |
| JPH05181447A (ja) | 表示制御装置 | |
| JPH0267092A (ja) | ビデオプリンタの信号処理回路 | |
| JPH0817494B2 (ja) | マトリクス液晶表示体の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |