JPH0836377A - ルックアップテーブル装置 - Google Patents

Abstract

(57)【要約】 【目的】１つのルックアップテーブル装置を、ＣＲＴ装
置の表示色数を犠牲にせずにＣＲＴ装置用とフラットパ
ネル表示デバイス用に共用できるようにする。 【構成】フレームメモリからフレーム情報を４画素単位
で入力回路４１０に順次入力し、その入力の都度、ＣＲ
Ｔ表示モードでは、そのインデクス情報を先頭画素から
１画素ずつ取り出してカラーパレットメモリ４２０，４
３０に共通のアドレスとして与えることで、当該メモリ
４２０，４３０からＣＲＴ表示用の２ｎビット輝度情報
の上位，下位のｎビットを出力させてＣＲＴ装置４７０
の表示に用い、ＬＣＤ表示モードでは、そのインデクス
情報を先頭画素から２画素ずつ取り出して入力回路４１
０からカラーパレットメモリ４２０，４３０に独立のア
ドレスとして与えることで、当該メモリ４２０，４３０
からＬＣＤ表示用のｎビット輝度情報をそれぞれ出力さ
せてＬＣＤ装置４８０の表示に用いる構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータなどの
情報処理機器に適用される表示装置用のルックアップテ
ーブル装置に関する。

【０００２】

【従来の技術】コンピュータなどの情報処理機器に用い
られる表示装置には、画面表示イメ一ジを１画素毎の色
（モノクロの階調を含むものとする）を表すインデクス
情報により格納するためのフレームメモリ、および当該
フレームメモリから読み出されるインデクス情報を、カ
ラーパレットメモリにより、そのインデクス情報に対応
した画面の色の輝度情報に変換してディスプレイデバイ
スに出力するルックアップテーブル装置が設けられるの
が一般的である。

【０００３】ディスプレイデバイスがＣＲＴ装置の場合
には、上記の輝度情報はＤ／Ａ（ディジタル／アナロ
グ）コンバータによりアナログ信号に変換されて、当該
ディスプレイデバイス（ＣＲＴ装置）に出力される。ま
た、ディスプレイデバイスがＬＣＤ装置（液晶ディスプ
レイ装置）に代表されるフラットパネル表示デバイスの
場合には、上記の輝度情報はそのまま当該ディスプレイ
デバイス（フラットパネル表示デバイス）に出力され
る。

【０００４】ところで近年の情報処理機器には、ＣＲＴ
装置、およびフラットパネル表示デバイス、例えばＬＣ
Ｄ装置のいずれも接続可能な構成となっているものがあ
る。このような情報処理機器の表示装置に適用されるル
ックアップテーブル装置には、ＣＲＴ装置とＬＣＤ装置
の表示色数を同一とすることにより、ＣＲＴ装置とＬＣ
Ｄ装置の表示に共用される構造のもの（以下、タイプ１
のルックアップテーブル装置と称する）と、ＣＲＴ装置
とＬＣＤ装置の表示色数の違い（一般にＬＣＤ装置の表
示色数は、ＣＲＴ装置の表示色数に比べ少ない）に対応
できるように、ＣＲＴ装置用とＬＣＤ装置用の２つの独
立した構造のもの（以下、タイプ２のルックアップテー
ブル装置と称する）とがあった。

【０００５】なお、ＬＣＤ装置（カラーＬＣＤ装置）の
表示色数がＣＲＴ装置（カラーＣＲＴ装置）の表示色数
より少ない理由は次の通りである。まず、ＬＣＤ装置お
よびＣＲＴ装置のいずれも、Ｒ（赤），Ｇ（緑），Ｂ
（青）の３原色についてデータ（輝度情報）を色にして
るが、ＬＣＤ装置は、ディジタルで信号を受け取り、
Ｒ，Ｇ，Ｂ各色４ビット（表示色数４０９６色）や、３
ビット（５１２色）で構成されることが多い。一方、Ｃ
ＲＴ装置は、アナログの信号で、各色８ビットのデータ
を得ている。

【０００６】ＬＣＤ装置の内部では、ディジタル信号を
アナログに変換してドライバを動かし、色を表示してい
る。ところが、現在の技術力ではＲ，Ｇ，Ｂ各１色につ
き１６階調（４ビット）というのが一般的であり、それ
以上の階調を持つのは困難であり高価でもある。つま
り、ＬＣＤ装置では、８ビットの階調を持つドライバ技
術は確立されていない。一方、ＣＲＴ装置では、アナロ
グ信号により、８ビットのデータを色に変換する技術が
確立されている。このため、ＬＣＤ装置とＣＲＴ装置と
では、表示色数に関して価格差が生じてしまう。

【０００７】

【発明が解決しようとする課題】上記したように、ＬＣ
Ｄ装置の表示数はＣＲＴ装置の表示数に比べて少なく、
ＣＲＴ装置と同等の表示数を持つＬＣＤ装置はコストが
高い。したがって従来は、上記タイプ１のルックアップ
テーブル装置では、ＣＲＴ装置とＬＣＤ装置の表示に共
用可能とするために、表示色数の少ないＬＣＤ装置に合
わせた構造とするのが一般的であり、ＣＲＴ装置の表示
色数を犠牲にしなくてはならないという問題があった。
また、表示色数の多いＣＲＴ装置に合わせた構造とする
と、ＬＣＤ装置を併用する場合にはルックアップテーブ
ルに不要な部分が発生し、コスト高となる。

【０００８】一方、上記タイプ２のルックアップテーブ
ル装置では、ＣＲＴ装置用とＬＣＤ装置用の２つの独立
した構造を必要とするため、ＣＲＴ装置の表示色数を生
かすことはできるものの、コスト高となる問題があっ
た。

【０００９】この発明は上記事情を考慮してなされたも
のでその目的は、ＣＲＴ装置用とフラットパネル表示デ
バイス用に共用して用いることができ、しかもＣＲＴ装
置の表示色数を犠牲にすることのないルックアップテー
ブル装置を提供することにある。

【００１０】

【課題を解決するための手段】この発明のルックアップ
テーブル装置は、１画素単位で色を間接的に表すインデ
クス情報を実際に画面表示される色の輝度情報に変換出
力するために、ＣＲＴ装置へのカラー表示が行われる第
１のモードでは、各アドレスに、そのアドレスに一致す
るインデクス情報に対応したＣＲＴ表示用のｍｎビット
（ｍ，ｎは２以上の整数）の輝度情報をｍ分割した各ｎ
ビット輝度情報が分離して予め格納され、フラットパネ
ル表示デバイスへのカラー表示が行われる第２のモード
では、各アドレスに、そのアドレスに一致するインデク
ス情報に対応したフラットパネル表示用のｎビットの輝
度情報が予め格納されるｍ個のカラーパレットメモリ
と、フレームメモリから表示データ（インデクス情報）
をｋｍ画素単位（ｋは１以上の整数）で順次入力し、上
記第１のモードでは、ｋｍ画素分のインデクス情報を入
力する毎に、そのインデクス情報を先頭画素から１画素
ずつ取り出して上記ｍ個のカラーパレットメモリに共通
のアドレスとして与え、上記第２のモードでは、ｋｍ画
素分のインデクス情報を入力する毎に、そのインデクス
情報を先頭画素からｍ画素ずつ取り出して上記ｍ個のカ
ラーパレットメモリに独立のアドレスとして与える入力
手段と、第１のモードにおいては、上記入力手段により
与えられる共通のアドレスに応じて上記ｍ個のカラーパ
レットメモリからそれぞれ読み出されるｎビットの輝度
情報をｍｎビットの輝度情報に合成して１画素分のＣＲ
Ｔ表示用の輝度情報として扱い、第２のモードにおいて
は、上記入力手段により与えられる独立のアドレスに応
じて上記ｍ個のカラーパレットメモリからそれぞれ読み
出されるｎビットの輝度情報を、それぞれ独立した画素
のフラットパネル表示用の輝度情報として扱うインタフ
ェース手段とを備えたことを特徴とするものである。

【００１１】また、この発明は、上記インタフェース手
段を、第１のモードにおいて、上記ｍ個のカラーパレッ
トからそれぞれ読み出されるｎビットの輝度情報を合成
してアナログ輝度信号に変換してＣＲＴ装置に出力する
ためのディジタル／アナログ変換手段と、第２のモード
において、上記ｍ個のカラーパレットからｎビットの輝
度情報がそれぞれ読み出される毎に、このｍ画素分のｎ
ビットの輝度情報をラッチして、フラットパネル表示デ
バイスへディジタル出力するための出力ラッチとにより
構成したことを特徴とする。

【００１２】また、この発明は、第２のモードにおいて
フレームメモリからインデクス情報をｋｍ画素単位で入
力する速度を第１のモードにおける場合のｍ倍としたこ
とをも特徴とする。

【００１３】

【作用】上記の構成において、まずＣＲＴ装置へのカラ
ー表示が行われる第１のモードでは、入力手段によりフ
レームメモリからｋｍ画素を単位にインデクス情報が入
力され、その入力毎に、入力されたｋｍ画素分のインデ
クス情報が先頭画素から１画素ずつ取り出されて、その
都度、ｍ個のカラーパレットメモリの共通のアドレスと
して、これらｍ個のカラーパレットメモリに共通に与え
られ、これによりｍ個のカラーパレットメモリがｋｍ回
リードアクセスされる。

【００１４】第１のモードでは、上記ｍ個のカラーパレ
ットメモリの各アドレスには、そのアドレスに一致する
インデクス情報に対応したＣＲＴ表示用のｍｎビットの
輝度情報をｍ分割した各ｎビット輝度情報（部分輝度情
報）が分離して格納されている。

【００１５】したがって、第１のモードにおいて、上記
のように１つの画素のインデクス情報を共通のアドレス
としてｍ個のカラーパレットメモリがリードアクセスさ
れることにより、これらｍ個のカラーパレットメモリの
同一アドレスからは、その画素のＣＲＴ表示用のｍｎビ
ットの輝度情報をｍ分割した各ｎビット輝度情報（部分
輝度情報）が読み出される。これらｍ個のｎビット輝度
情報（部分輝度情報）は対応する単一画素のＣＲＴ表示
用のｍｎビットの輝度情報に合成され、ディジタル／ア
ナログ変換手段によりアナログ輝度信号に変換されてＣ
ＲＴ装置に出力され、当該画素の表示に用いられる。こ
れにより、ＣＲＴ装置においては、２^mn色の表示が可能
となる。

【００１６】次に、フラットパネル表示デバイスへのカ
ラー表示が行われる第２のモードでは、入力手段により
フレームメモリからｋｍ画素を単位にインデクス情報が
入力され、その入力毎に、入力されたｋｍ画素分のイン
デクス情報が先頭画素からｍ画素ずつ取り出されて、そ
の都度、ｍ個のカラーパレットメモリの独立のアドレス
として、これらｍ個のカラーパレットメモリに与えら
れ、これによりｍ個のカラーパレットメモリがｋ回リー
ドアクセスされる。

【００１７】第２のモードでは、上記ｍ個のカラーパレ
ットメモリの各アドレスには、そのアドレスに一致する
インデクス情報に対応したフラットパネル表示用のｎビ
ットの輝度情報が予め格納されている。即ち、第２のモ
ードでは、上記ｍ個のカラーパレットメモリに記憶され
ているカラーパレットは同一内容である。

【００１８】したがって、第２のモードにおいて、上記
のように連続するｍ画素の各インデクス情報をそれぞれ
独立のアドレスとしてｍ個のカラーパレットメモリがリ
ードアクセスされることにより、これらｍ個のカラーパ
レットからは、そのｍ画素のフラットパネル表示用のｎ
ビット輝度情報が読み出される。これらｍ個のｎビット
輝度情報は出力ラッチにラッチされ、連続するｍ画素分
の輝度情報としてフラットパネル表示デバイスに出力さ
れ、対応するｍ画素の表示に用いられる。これにより、
フラットパネル表示デバイスにおいては、２ⁿ 色の表示
が可能となる。

【００１９】このように、上記の構成によれば、ＣＲＴ
表示用の輝度情報のビット数がフラットパネル表示用の
輝度情報のｍ倍の場合、フラットパネル表示用のカラー
パレットメモリをｍ個用意し、ＣＲＴ装置へのカラー表
示が行われるモード（第２のモード）では、このｍ個の
カラーパレットメモリの各アドレスに、そのアドレスに
一致するインデクス情報に対応したＣＲＴ表示用の輝度
情報をｍ分割した各部分輝度情報を予め分散配置するこ
とで、ｍ個のカラーパレットメモリ全体で１つのＣＲＴ
表示用カラーパレットメモリとして共用できる。

【００２０】このため、ＣＲＴ表示用とフラットパネル
表示用の２種類のカラーパレットメモリを用いなくて
も、ＣＲＴ装置の表示色数を犠牲にしないで済む。しか
も、ｍ個のカラーパレットメモリ全体の容量は、従来の
ＣＲＴ表示専用のカラーパレットメモリと同じであるた
め（ＣＲＴ表示用に、いずれもｍｎビットの輝度情報を
用いる場合）、ｍ個のカラーパレットメモリのうちの１
個分だけ従来より少なくて済む。

【００２１】ところで、フラットパネル表示デバイスで
は、一般に１ラインを同時に表示するため、その表示期
間内に、次の１ライン分の表示データを、この発明のル
ックアップテーブル装置から受け取る必要がある。この
ため、ルックアップテーブル装置からフラットパネル表
示デバイスに対して１画素単位で表示データ（輝度情
報）を転送する場合には、転送速度を極めて高速にしな
ければならず、タイミングが厳しくなる。

【００２２】しかし、上記の構成においては、ルックア
ップテーブル装置からフラットパネル表示デバイスに対
し、表示データ（輝度情報）がｍ画素単位で渡されるた
め、上記のタイミングの問題も解消される。

【００２３】逆に、高解像度のフラットパネル表示デバ
イスでは、１ラインの画素数が多いため、たとえｍ画素
単位で転送されても、その転送速度が遅くなると、１ラ
インの表示期間内に次の１ライン分の表示データを揃え
ることが困難となる。

【００２４】そこで、上記の構成においては、表示デー
タの高速転送が必要なフラットパネル表示デバイスを用
いる場合、当該フラットパネル表示デバイスへのカラー
表示が行われる第２のモードでは、ｍ個のカラーパレッ
トメモリが連続するｍ画素のインデクス情報を独立のア
ドレスとしてリードアクセスされることに着目し、第２
のモードにおけるフレームメモリからのｋｍ画素単位で
のインデクス情報の入力速度を第１のモードのときのｍ
倍とすることにより、転送速度の高速化が図れるように
している。

【００２５】

【実施例】図１は、この発明の一実施例に係るルックア
ップテーブル装置を内蔵する表示装置を備えた、コンピ
ュータ、計測機器、ワードプロセッサ等の情報処理機器
の全体構成を示すブロック図である。

【００２６】図１において、１は情報処理機器の制御中
枢をなすＣＰＵ、２は各種プログラム、データ等が記憶
されるＣＰＵ１用の主メモリ、３はＣＰＵ１のシステム
バスである。システムバス３は、データバス、アドレス
バスおよびコントロールバスからなる。

【００２７】４は表示装置である。この表示装置４は、
後述するフレームメモリ４２から読み出された表示デー
タ（インデクス情報）を実際のＲ，Ｇ，Ｂ各色の輝度情
報に変換するルックアップテーブル装置４０と、表示デ
バイス４１と、表示デバイス４１の表示画面に表示する
イメ一ジを記憶するためのフレームメモリ４２と、表示
タイミング信号等を生成する表示コントローラ４３とを
有する。

【００２８】本実施例では、表示デバイス４１として、
ＣＲＴ装置と、フラットパネル表示デバイス、例えばＬ
ＣＤ装置のいずれも利用可能なようになっている。また
フレームメモリ４２には、画面の各画素に対応して、そ
れぞれ色（モノクロの階調を含むものとする）を間接的
に表すインデクス情報が表示データとして記憶されるよ
うになっている。表示コントローラ４３は、画面の表示
タイミングに合わせて、フレームメモリ４２から複数画
素、例えば４画素単位で表示データ（インデクス情報）
を読み出す制御を行うようになっている。

【００２９】図２はルックアップテーブル装置４０の構
成を示す。ルックアップテーブル装置４０は、入力回路
４１０と、カラーパレットメモリ４２０，４３０と、Ｄ
／Ａコンバータ４４０と、出力ラッチ４５０と、ＣＰＵ
インタフェース４６０とから構成される。

【００３０】入力回路４１０は、図１中のフレームメモ
リ４２から４画素単位で読み出される表示データ（イン
デクス情報）Ｄを順次入力する入力機能を有する。入力
回路４１０はまた、ＣＲＴ装置へのカラー表示が行われ
るＣＲＴ表示モード（第１のモード）では、フレームメ
モリ４２から４画素単位でインデクス情報を入力する毎
に、そのインデクス情報を先頭画素から１画素ずつ取り
出してカラーパレットメモリ４２０，４３０に共通のア
ドレスとして与え、ＬＣＤ装置へのカラー表示が行われ
るＬＣＤ表示モード（第２のモード）では、フレームメ
モリ４２から４画素単位でインデクス情報を入力する毎
に、そのインデクス情報を先頭画素から２画素ずつ取り
出してカラーパレットメモリ４２０，４３０に独立のア
ドレスとして与える機能も有する。

【００３１】カラーパレットメモリ４２０，４３０は、
入力回路４１０から与えられるインデクス情報をＲ，
Ｇ，Ｂ各色の輝度情報（計ｎビット）に変換するための
もので、当該インデクス情報をアドレスとしてアクセス
されるようになっている。カラーパレットメモリ４２
０，４３０は、例えばｎビットＲＡＭで構成される。こ
のカラーパレットメモリ４２０，４３０の設定内容は、
ＣＲＴ表示モードで用いられる場合とＬＣＤ表示モード
で用いられる場合とで異なる。

【００３２】まずカラーパレットメモリ４２０がＬＣＤ
表示モードで用いられる場合、当該メモリ４２０の各ア
ドレスには、そのアドレスに一致するインデクス情報に
対応したｎビットのＬＣＤ表示用輝度情報が設定され
る。このｎビットのＬＣＤ表示用輝度情報は、Ｒ，Ｇ，
Ｂ各色のｎ／３ビットのＬＣＤ表示用輝度情報を構成す
る。

【００３３】また、カラーパレットメモリ４２０がＣＲ
Ｔ表示モードで用いられる場合、当該メモリ４２０の各
アドレスには、そのアドレスに一致するインデクス情報
に対応した２ｎビットのＣＲＴ表示用輝度情報の上位ｎ
ビットが設定される。この２ｎビットのＣＲＴ表示用輝
度情報の上位ｎビットは、Ｒ，Ｇ，Ｂ各色の２ｎ／３ビ
ットのＣＲＴ表示用輝度情報の上位ｎ／３ビットを構成
する。

【００３４】次に、カラーパレットメモリ４３０がＬＣ
Ｄ表示モードで用いられる場合、当該メモリ４３０の設
定内容は、カラーパレットメモリ４２０と同一であり、
当該メモリ４３０の各アドレスには、そのアドレスに一
致するインデクス情報に対応したｎビットのＬＣＤ表示
用輝度情報が設定される。

【００３５】また、カラーパレットメモリ４３０がＣＲ
Ｔ表示モードで用いられる場合、当該メモリ４３０の各
アドレスには、そのアドレスに一致するインデクス情報
に対応した２ｎビットのＣＲＴ表示用輝度情報の下位ｎ
ビットが設定される。この２ｎビットのＣＲＴ表示用輝
度情報の下位ｎビットは、Ｒ，Ｇ，Ｂ各色の２ｎ／３ビ
ットのＣＲＴ表示用輝度情報の下位ｎ／３ビットを構成
する。

【００３６】カラーパレットメモリ４２０は、ＬＣＤ表
示モードで用いられる場合、入力回路４１０から出力さ
れる偶数画素のインデクス情報によりアクセスされ、Ｃ
ＲＴ表示モードで用いられる場合、入力回路４１０から
画素順に１画素単位で出力される各画素のインデクス情
報によりアクセスされるようになっている。

【００３７】同様に、カラーパレットメモリ４３０は、
ＬＣＤ表示モードで用いられる場合、入力回路４１０か
ら出力される奇数画素のインデクス情報によりアクセス
され、ＣＲＴ表示モードで用いられる場合、入力回路４
１０から画素順に１画素単位で出力される各画素のイン
デクス情報によりアクセスされるようになっている。

【００３８】Ｄ／Ａコンバータ４４０は、カラーパレッ
トメモリ４２０，４３０から出力される輝度情報を各色
毎に上位ビット下位ビット合成（連結）し、各色毎にア
ナログ信号（アナログ輝度信号）に変換するものであ
る。このＤ／Ａコンバータ４４０の出力には、表示デバ
イス４１として当該Ｄ／Ａコンバータ４４０の出力を画
像に変換して表示するＣＲＴ装置４７０が接続可能なよ
うになっている。

【００３９】出力ラッチ４５０は、カラーパレットメモ
リ４２０，４３０から出力される２画素分のＲ，Ｇ，Ｂ
各色の輝度情報をラッチして、各色毎に直接出力するも
のである。この出力ラッチ４５０の出力には、表示デバ
イス４１としてＬＣＤ装置４８０が接続可能なようにな
っている。このＬＣＤ装置４８０は、出力ラッチ４５０
から２画素分のＲ，Ｇ，Ｂ各色の輝度情報を受け取り、
シリアルな画像データに変換する回路（図示せず）を有
する。

【００４０】ＣＰＵインタフェース４６０は、図１中の
ＣＰＵ１のインタフェースをなすもので、ＣＰＵ１が当
該インタフェース４６０を介してカラーパレットメモリ
４２０，４３０の内容のリード／ライト等を行うのに用
いられる。このＣＰＵインタフェース４６０はまた、入
力回路４１０に対して表示モード（ＣＲＴ表示モード／
ＬＣＤ表示モード）を指定するのにも用いられる。

【００４１】図３は図２中の入力回路４１０の構成を示
す。入力回路４１０は、２つのクロック信号ＣＬ
Ｋ_out1，ＣＬＫ_out2（ＣＬＫ_out2はＣＬＫ_out1の１／２
の周期）を図２中のＣＰＵインタフェース４６０からの
表示モード信号Ｍに応じて切り替え出力するマルチプレ
クサ（ＭＰＸ）４１１と、このマルチプレクサ４１１の
出力信号（ＣＬＫ_out1またはＣＬＫ_out2）のタイミング
で、図１中のフレームメモリ４２からの表示データ（４
画素分のインデクス情報）Ｄをラッチする入力ラッチ４
１２とを有している。

【００４２】入力回路４１０はまた、３つのシフトレジ
スタ（ＳＲ）４１３〜４１５を有している。シフトレジ
スタ４１３は、入力ラッチ４１２から出力される４画素
分の表示データ（インデクス情報）Ｄ′をロード信号Ｌ
ＤＥＮ１に応じてロードし、そのインデクス情報をクロ
ック信号ＣＬＫ（ＣＬＫ_out1の４倍の周波数）のタイミ
ングで先頭画素（０番目の画素）から順にインデクス情
報ｄとして出力するのに用いられる。

【００４３】次にシフトレジスタ４１４は、入力ラッチ
４１２から出力される４画素分の表示データ（インデク
ス情報）Ｄ′のうちの０番目の画素（先頭画素）と２番
目の画素（即ち偶数画素）のインデクス情報をロード信
号ＬＤＥＮ２に応じてロードし、そのインデクス情報を
クロック信号ＣＬＫのタイミングで０番目の画素、２番
目の画素の順にインデクス情報ｄ_evenとして出力するの
に用いられる。

【００４４】次にシフトレジスタ４１５は、入力ラッチ
４１２から出力される４画素分の表示データ（インデク
ス情報）Ｄ′のうちの１番目の画素（先頭画素の次の画
素）と３番目の画素（即ち奇数画素）のインデクス情報
をロード信号ＬＤＥＮ２に応じてロードし、そのインデ
クス情報をクロック信号ＣＬＫのタイミングで１番目の
画素、３番目の画素の順にインデクス情報ｄ_odd として
出力するのに用いられる。

【００４５】入力回路４１０は更にマルチプレクサ（Ｍ
ＰＸ）４１６，４１７を有している。マルチプレクサ４
１６は、シフトレジスタ４１３，４１４の出力ｄ，ｄ
_evenを表示モード信号Ｍに応じて切り替え出力するのに
用いられる。また、マルチプレクサ４１７は、シフトレ
ジスタ４１３，４１５の出力ｄ，ｄ_odd を表示モード信
号Ｍに応じて切り替え出力するのに用いられる。マルチ
プレクサ４１６，４１７の出力は図２中のカラーパレッ
トメモリ４２０，４３０に当該のメモリ４２０，４３０
のアドレスとして送られる。

【００４６】シフトレジスタ４１３〜４１４およびマル
チプレクサ４１６，４１７は、シフトレジスタ回路４１
８を構成する。次に、この発明の一実施例の動作を説明
する。

【００４７】まず、ＣＰＵ１によるルックアップテーブ
ル装置４０（内のカラーパレットメモリ４２０，４３
０）のイニシャライズ処理について、図４のフローチャ
ートを参照して説明する。

【００４８】ＣＰＵ１は、ルックアップテーブル装置４
０をイニシャライズする際には、当該ルックアップテー
ブル装置４０がＣＲＴ表示用、或いはＬＣＤ表示用のい
ずれに用いることが指定されているか、即ちＣＲＴ表示
モード（第１のモード）或いはＬＣＤ表示モード（第２
のモード）のいずれが指定されているかを判断する（ス
テップＳ１）。

【００４９】もし、ＣＲＴ表示モードの場合、ＣＰＵ１
は、カラーパレットメモリ４２０，４３０の各アドレス
に、そのアドレスに一致するインデクス情報に対応した
Ｒ，Ｇ，Ｂ各色の２ｎビットのＣＲＴ表示用輝度情報の
それぞれ上位ｎビット，下位ｎビットを、システムバス
３、ＣＰＵインタフェース４６０を介して書き込む（設
定する）書き替え処理を行う（ステップＳ２）。

【００５０】これに対し、ＬＣＤ表示モードの場合、Ｃ
ＰＵ１は、カラーパレットメモリ４２０，４３０の各ア
ドレスに、そのアドレスに一致するインデクス情報に対
応したＲ，Ｇ，Ｂ各色のｎビットのＬＣＤ表示用輝度情
報を、システムバス３、ＣＰＵインタフェース４６０を
介して書き込む（設定する）書き替え処理を行う（ステ
ップＳ３）。このステップＳ３では、カラーパレットメ
モリ４２０，４３０は同一内容となる。

【００５１】また、ＣＰＵインタフェース４６０からの
表示モード信号Ｍは、ＣＲＴ表示モードでは、当該ＣＲ
Ｔ表示モードを示すように（例えば論理“０”に）設定
され、ＬＣＤ表示モードでは、当該ＬＣＤ表示モードを
示すように（例えば論理“１”に）設定される。

【００５２】次に、上記のようにして、例えばＬＣＤ表
示モード用のイニシャライズ処理が行われたルックアッ
プテーブル装置４０（内のカラーパレットメモリ４２
０，４３０）を用いて、フレームメモリ４２の内容を表
示デバイス４１（ＬＣＤ装置４８０）に画面表示する場
合について、図５（ａ）の動作説明図および図６のタイ
ミングチャートを参照して説明する。

【００５３】まず、表示コントローラ４３は、画面の表
示タイミングに合わせ、クロック信号ＣＬＫ_out2（図６
参照）に同期してライン（行）走査を行い、フレームメ
モリ４２から４画素単位で表示データ（インデクス情
報）Ｄを読み出す。ここで、クロック信号ＣＬＫ
_out2は、表示コントローラ４３の基準クロックとなるク
ロック信号ＣＬＫを（図示せぬ分周回路により）１／２
分周して得られる信号である。

【００５４】フレームメモリ４２から４画素単位で読み
出される表示データ（インデクス情報）Ｄは、ルックア
ップテーブル装置４０の入力回路４１０に設けられた入
力ラッチ４１２に導かれる。この入力ラッチ４１２には
また、マルチプレクサ４１１により表示モード信号Ｍに
応じて切り替え出力されるクロック信号がラッチタイミ
ング信号として導かれる。

【００５５】マルチプレクサ４１１は、表示モード信号
ＭがＬＣＤ表示モードを示す場合には、クロック信号Ｃ
ＬＫ_out1，ＣＬＫ_out2のうちのクロック信号ＣＬＫ_out2
を切り替え出力し、ＣＲＴ表示モードを示す場合には、
クロック信号ＣＬＫ_out1を切り替え出力する。

【００５６】したがって、この例のようにＬＣＤ表示モ
ードの場合には、入力ラッチ４１２は、クロック信号Ｃ
ＬＫ_out2をラッチタイミング信号としてラッチ動作を行
う。これにより、フレームメモリ４２から４画素単位で
表示データ（インデクス情報）Ｄが読み出される毎に、
その４画素分の表示データ（インデクス情報）Ｄがクロ
ック信号ＣＬＫ_out2のタイミングで入力ラッチ４１２に
ラッチされ、図６に示すように、表示データ（インデク
ス情報）Ｄ′として出力される。

【００５７】シフトレジスタ４１４は、入力ラッチ４１
２から４画素分の表示データ（インデクス情報）Ｄ′が
出力される毎に、そのうちの０番目の画素（先頭画素）
と２番目の画素、即ち偶数画素のインデクス情報を、ロ
ード信号ＬＤＥＮ２に応じてロードし、そのインデクス
情報を、図６に示すように、クロック信号ＣＬＫのタイ
ミングで０番目の画素、２番目の画素の順にインデクス
情報ｄ_evenとして出力する。ここで、ロード信号ＬＤＥ
Ｎ２は、クロック信号ＣＬＫ_out2と同様に、クロック信
号ＣＬＫを（図示せぬ分周回路により）１／２分周して
得られる信号である。

【００５８】シフトレジスタ４１５は、入力ラッチ４１
２から４画素分の表示データ（インデクス情報）Ｄ′が
出力される毎に、そのうちの１番目の画素（先頭画素の
次の画素）と３番目の画素、即ち奇数画素のインデクス
情報を、ロード信号ＬＤＥＮ２に応じてロードし、その
インデクス情報を、クロック信号ＣＬＫのタイミングで
図６に示すように１番目の画素、３番目の画素の順にイ
ンデクス情報ｄ_odd として出力する。

【００５９】マルチプレクサ４１６は、この例のように
表示モード信号ＭがＬＣＤ表示モードを示す場合、シフ
トレジスタ４１４からクロック信号ＣＬＫに応じて１画
素ずつシフト出力される偶数画素のインデクス情報ｄ
_evenを選択してカラーパレットメモリ４２０に出力す
る。同様に、マルチプレクサ４１７は、シフトレジスタ
４１４からクロック信号ＣＬＫに応じて１画素ずつシフ
ト出力される奇数画素のインデクス情報ｄ_odd を選択し
てカラーパレットメモリ４３０に出力する。

【００６０】このようにしてカラーパレットメモリ４２
０のアドレス入力には、表示コントローラ４３のライン
走査に応じて４画素単位で読み出されるインデクス情報
のうち、偶数画素のインデクス情報ｄ_evenだけが、クロ
ック信号ＣＬＫに同期して第０画素、第２画素、第４画
素、第６画素…の順で導かれる。

【００６１】一方、カラーパレットメモリ４３０のアド
レス入力には、表示コントローラ４３のライン走査に応
じて４画素単位で読み出されるインデクス情報のうち、
奇数画素のインデクス情報ｄ_odd だけが、クロック信号
ＣＬＫに同期して第１画素、第３画素、第５画素、第７
画素…の順で導かれる。

【００６２】カラーパレットメモリ４２０，４３０は、
この例のようにＬＣＤ表示モードの場合、入力回路４１
０（内のマルチプレクサ４１６，４１７）から連続する
２画素のインデクス情報ｄ_even，ｄ_odd が出力される毎
に、図５（ａ）に示すように、そのインデクス情報ｄ
_even，ｄ_odd をアドレスＡi ，Ａj としてクロック信号
ＣＬＫに同期して同時にリードアクセスされる。

【００６３】すると、カラーパレットメモリ４２０のア
ドレスＡi からは、偶数画素のインデクス情報ｄ_evenに
対応するｎビット輝度情報が読み出される。同時に、カ
ラーパレットメモリ４３０のアドレスＡj からは、奇数
画素のインデクス情報ｄ_oddに対応するｎビット輝度情
報が読み出される。

【００６４】カラーパレットメモリ４２０から読み出さ
れた偶数画素のｎビット輝度情報（Ｒ，Ｇ，Ｂ各色毎の
ｎ／３ビット輝度情報からなるｎビット輝度情報）と、
カラーパレットメモリ４３０から読み出された奇数画素
のｎビット輝度情報（Ｒ，Ｇ，Ｂ各色毎のｎ／３ビット
輝度情報からなるｎビット輝度情報）は（クロック信号
ＣＬＫのタイミングで）で出力ラッチ４５０にラッチさ
れる。そして、出力ラッチ４５０にラッチされた連続す
る２画素分のｎビット輝度情報は、そのままＬＣＤ装置
４８０に出力される。

【００６５】ＬＣＤ装置４８０は、出力ラッチ４５０か
ら出力される２画素分のｎビット輝度情報を受け取り、
Ｒ，Ｇ，Ｂ各色毎にシリアルな画像データに変換する。
ここで、ＬＣＤ装置４８０に対して２画素単位で輝度情
報を出力するのは、ＬＣＤ装置４８０では輝度情報をデ
ィジタルで受け取るため、クロックとの同期を確実に取
らなくてはならないことによる。

【００６６】例えば、１１５２（横）×９００（縦）画
素の解像度を持つＬＣＤ装置４８０の場合、１画面を表
示するのに、約１６〜１７ｍｓｅｃの時間を必要とする
のが一般的である。この場合、１ラインの表示時間は約
１８μｓｅｃとなる。ＬＣＤ装置４８０においては、１
ラインが同時に表示される。このためＬＣＤ装置４８０
は、ルックアップテーブル装置４０（内の出力ラッチ４
５０）から、１８μｓｅｃ内に１１５２画素分のデータ
（輝度情報）を読み込まなければならない。この際のデ
ータ転送速度は、約６５ＭＨｚの周波数に相当する。こ
のデータ転送速度では、先に述べたようにクロックとの
同期も考慮すると、タイミングが厳しくなる。そこで、
本実施例のように、２画素分のデータを同時に転送し
て、データ転送の周波数を上記の半分に落とすことによ
り、この問題を解決することができる。これが、ルック
アップテーブル装置４０（内の出力ラッチ４５０）から
ＬＣＤ装置４８０に輝度情報を２画素単位で並列に転送
する理由である。

【００６７】次に、ＣＲＴ表示モード用のイニシャライ
ズ処理が行われたルックアップテーブル装置４０（内の
カラーパレットメモリ４２０，４３０）を用いて、フレ
ームメモリ４２の内容を表示デバイス４１（ＣＲＴ装置
４７０）に画面表示する場合について、図５（ｂ）の動
作説明図および図７のタイミングチャートを参照して説
明する。

【００６８】まず、表示コントローラ４３は、画面の表
示タイミングに合わせ、クロック信号ＣＬＫ_out1（図７
参照）に同期してライン走査を行い、フレームメモリ４
２から４画素単位で表示データ（インデクス情報）Ｄを
読み出す。ここで、クロック信号ＣＬＫ_out1は、クロッ
ク信号ＣＬＫを（図示せぬ分周回路により）１／４分周
して得られる信号であり、その周期はクロック信号ＣＬ
Ｋ_out2の２倍である。

【００６９】フレームメモリ４２から（前記ＬＣＤ表示
モードの場合の１／２の速度で）４画素単位で読み出さ
れる表示データ（インデクス情報）Ｄは、ルックアップ
テーブル装置４０の入力回路４１０に設けられた入力ラ
ッチ４１２に導かれる。

【００７０】入力ラッチ４１２は、この例のようにＣＲ
Ｔ表示モードの場合、マルチプレクサ４１１から切り替
え出力されるクロック信号ＣＬＫ_out1をラッチタイミン
グ信号としてラッチ動作を行う。これにより、フレーム
メモリ４２から４画素単位で表示データ（インデクス情
報）Ｄが読み出される毎に、その４画素分の表示データ
（インデクス情報）Ｄがクロック信号ＣＬＫ_out1のタイ
ミングで入力ラッチ４１２にラッチされ、図７に示すよ
うに、表示データ（インデクス情報）Ｄ′として出力さ
れる。

【００７１】シフトレジスタ４１３は、入力ラッチ４１
２から４画素分の表示データ（インデクス情報）Ｄ′が
出力される毎に、その４画素分の表示データ（インデク
ス情報）Ｄ′をロード信号ＬＤＥＮ１に応じてロード
し、そのインデクス情報を、図７に示すように、クロッ
ク信号ＣＬＫのタイミングで０番目の画素（先頭画
素）、１番目の画素、２番目の画素、そして３番目の画
素（最終画素）というように画素順（表示順）にインデ
クス情報ｄとして出力する。ここで、ロード信号ＬＤＥ
Ｎ１は、クロック信号ＣＬＫ_out1と同様に、クロック信
号ＣＬＫを（図示せぬ分周回路により）１／４分周して
得られる信号である。

【００７２】なお、図３では、クロック信号ＣＬＫ_out1
とクロック信号ＣＬＫ_out2、ロード信号ＬＤＥＮ１とロ
ード信号ＬＤＥＮ２を、それぞれ独立の信号として示し
てあるが、２つのクロック信号ＣＬＫ_out1，ＣＬＫ_out2
に代えて１つのクロック信号ＣＬＫ_out を、２つのロー
ド信号ＬＤＥＮ１，ＬＤＥＮ２に代えて１つのロード信
号ＬＤＥＮを用いることも可能である。

【００７３】この場合、分周回路は、ＣＲＴ表示モード
では、クロック信号ＣＬＫを１／４分周して（クロック
信号ＣＬＫ_out1とロード信号ＬＤＥＮ１に相当する）ク
ロック信号ＣＬＫ_out とロード信号ＬＤＥＮを生成し、
ＬＣＤ表示モードでは、クロック信号ＣＬＫを１／２分
周して（クロック信号ＣＬＫ_out2とロード信号ＬＤＥＮ
２に相当する）クロック信号ＣＬＫ_out とロード信号Ｌ
ＤＥＮを生成すれば良い。このような分周回路は従来か
ら良く知られている。

【００７４】マルチプレクサ４１６，４１７は、この例
のように表示モード信号ＭがＣＲＴ表示モードを示す場
合、シフトレジスタ４１３からクロック信号ＣＬＫに応
じて１画素ずつシフト出力される画素のインデクス情報
ｄをいずれも選択してカラーパレットメモリ４２０，４
２３に出力する。

【００７５】このようにしてカラーパレットメモリ４２
０，４３０の両アドレス入力には、表示コントローラ４
３のライン走査に応じて４画素単位で読み出されるイン
デクス情報（ｄ）が、クロック信号ＣＬＫに同期して第
０画素、第１画素、第２画素、第３画素、第４画素、第
５画素、第６画素…の順で共通に導かれることになる。
カラーパレットメモリ４２０，４３０は、この例のよ
うにＣＲＴ表示モードの場合、入力回路４１０（内のマ
ルチプレクサ４１６，４１７）から画素順に１画素ずつ
インデクス情報ｄが出力される毎に、図５（ｂ）に示す
ように、そのインデクス情報ｄを共通のアドレスＡk と
してクロック信号ＣＬＫに同期して同時にリードアクセ
スされる。

【００７６】すると、カラーパレットメモリ４２０のア
ドレスＡk からは、その１画素のインデクス情報ｄに対
応する２ｎビット輝度情報の上位ｎビットが読み出され
る。同様に、カラーパレットメモリ４３０の同じアドレ
スＡk からは、同じインデクス情報ｄに対応する同一の
２ｎビット輝度情報の下位ｎビットが読み出される。

【００７７】カラーパレットメモリ４２０，４３０の同
一アドレスＡk から読み出された同一画素の２ｎビット
輝度情報の上位ｎビット，下位ｎビットを構成するＲ，
Ｇ，Ｂ各色毎のｎ／３ビット輝度情報は、Ｄ／Ａコンバ
ータ４４０にて同じＲ，Ｇ，Ｂ各色毎に２ｎ／３ビット
に合成（連結）されて、各色毎にアナログ信号（アナロ
グ輝度信号）に変換される。そして、この各色毎のアナ
ログ輝度信号はＤ／Ａコンバータ４４０からＣＲＴ装置
４７０に出力され、画面表示に供される。

【００７８】以上の動作における具体的な効果につい
て、カラーパレットメモリ４２０，４３０から出力され
るｎビット輝度情報を構成するＲ，Ｇ，Ｂ各色の輝度情
報が４ビット（ｎ＝４×３＝１２）である場合について
説明する。

【００７９】まず、ＬＣＤ装置４８０においては、カラ
ーパレットメモリ４２０，４３０からそれぞれ出力され
るＲ，Ｇ，Ｂ各色の４ビット輝度情報（計１２ビット）
が、連続する２画素の表示に用いられる。即ち、ＬＣＤ
装置４８０においては、１画素につき、Ｒ，Ｇ，Ｂ各色
４ビットの輝度情報がＬＣＤ表示に用いられることか
ら、４０９６色の表示が可能である。

【００８０】一方、ＣＲＴ装置４７０においては、カラ
ーパレットメモリ４２０，４３０からそれぞれ出力され
るＲ，Ｇ，Ｂ各色の４ビット輝度情報が各色毎に８ビッ
トに合成（連結）されて、１画素の表示に用いられる。
即ち、ＣＲＴ装置４７０においては、１画素につき、
Ｒ，Ｇ，Ｂ各色８ビットの輝度情報がＣＲＴ表示に用い
られることから、１６７７７２１６色の表示が可能であ
る。

【００８１】なお、前記実施例では、入力ラッチ４１２
とカラーパレットメモリ４２０，４３０との間に、シフ
トレジスタ４１３〜４１５とマルチプレクサ４１６，４
１７からなるシフトレジスタ回路４１８を設けた場合に
ついて説明したが、これに限るものではない。例えば、
入力ラッチ４１２から出力される４画素分のインデクス
情報Ｄ′を入力し、ＣＲＴ表示モードでは、その入力情
報を１画素ずつ画素順に、ＬＣＤ表示モードでは、その
入力情報のうちの偶数画素の情報を０番目の画素、２番
目の画素の順に、いずれもクロック信号ＣＬＫのタイミ
ングでカラーパレットメモリ４２０に選択出力する第１
のマルチプレクサと、入力ラッチ４１２から出力される
４画素分のインデクス情報Ｄ′を入力し、ＣＲＴ表示モ
ードでは、その入力情報を１画素ずつ画素順に、ＬＣＤ
表示モードでは、その入力情報のうちの奇数画素の情報
を１番目の画素、３番目の画素の順に、いずれもクロッ
ク信号ＣＬＫのタイミングでカラーパレットメモリ４３
０に選択出力する第２のマルチプレクサとからなるマル
チプレクサ回路を用いることも可能である。

【００８２】また、前記実施例では、フレームメモリ２
４２から４画素単位でインデクス情報を読み出し入力す
る場合について説明したが、これに限るものではなく、
カラーパレットメモリ数のｋ倍（ｋは１以上の整数）の
画素（カラーパレットメモリが２個の例であれば２ｋ画
素）数単位でインデクス情報が入力されるものであれば
良い。前記実施例は、ｋ＝２の場合である。

【００８３】また、前記実施例では、ＬＣＤ表示に用い
る輝度情報がｎビット（Ｒ，Ｇ，Ｂ各色の輝度情報がｎ
／３ビット）、ＣＲＴ表示に用いる輝度情報が２ｎビッ
ト（Ｒ，Ｇ，Ｂ各色の輝度情報が２ｎ／３ビット）の場
合について説明したが、これに限るものではなく、この
発明は、ＬＣＤ表示に用いる輝度情報がｎビット、ＣＲ
Ｔ表示に用いる輝度情報がｍｎビット（Ｒ，Ｇ，Ｂ各色
の輝度情報が２ｍｎ／３ビット）の場合にも応用可能で
ある。但し、そのためには、カラーパレットメモリ４２
０，４３０と同様のｎビットのカラーパレットメモリを
ｍ個用意すると共に、フレームメモリ２４２からｋｍ画
素単位でインデクス情報を入力する構成とし、ＣＲＴ表
示モード（第１のモード）では、ｋｍ画素のインデクス
情報を入力する毎に、そのインデクス情報を先頭画素か
ら１画素ずつｍ個のカラーパレットメモリの共通のアド
レスとして出力することで当該ｍ個のカラーパレットメ
モリをｋｍ回リードアクセスし、ＬＣＤ表示モード（第
２のモード）では、ｋｍ画素のインデクス情報を入力す
る毎に、そのインデクス情報を先頭画素からｍ画素ずつ
ｍ個のカラーパレットメモリの独立のアドレスとして出
力することで当該ｍ個のカラーパレットメモリをｋ回リ
ードアクセスする必要がある。

【００８４】また、前記実施例では、フラットパネル表
示デバイスとしてＬＣＤ装置を用いた場合について説明
したが、ＥＬ（エレクトロルミネッセンス）表示デバイ
スなど他のフラットパネル表示デバイスでも同様に適用
可能である。

【００８５】

【発明の効果】以上詳述したようにこの発明によれば、
ＣＲＴ表示用の輝度情報のビット数がフラットパネル表
示用の輝度情報のｍ倍の場合、フラットパネル表示用の
カラーパレットメモリをｍ個用意し、ＣＲＴ装置へのカ
ラー表示が行われるモード（第１のモード）では、この
ｍ個のカラーパレットメモリの各アドレスに、そのアド
レスに一致するインデクス情報に対応したＣＲＴ表示用
の輝度情報をｍ分割した各部分輝度情報を予め分散配置
し、同一画素のインデクス情報を共通のアドレスとして
当該ｍ個のカラーパレットメモリを画素順にアクセスす
ることで、このｍ個のカラーパレットメモリ全体で１つ
のＣＲＴ表示用カラーパレットメモリとして共用でき、
ＣＲＴ表示用とフラットパネル表示用の２種類のカラー
パレットメモリを用いなくても、ＣＲＴ装置の表示色数
を犠牲にしないで済む。しかも、ｍ個のカラーパレット
メモリ全体の容量は、従来のＣＲＴ表示専用のカラーパ
レットメモリと同じであるため、ｍ個のカラーパレット
メモリのうちの１個分だけ従来より少なくて済む。

【００８６】また、この発明によれば、フラットパネル
表示デバイスへのカラー表示が行われる第２のモードで
は、ｍ個のカラーパレットメモリの各アドレスに、その
アドレスに一致するインデクス情報に対応したフラット
パネル表示用の輝度情報を予め共通に配置しておき、フ
レームメモリからインデクス情報をｋｍ画素単位で順次
入力し、その入力毎に、インデクス情報を先頭画素から
ｍ画素ずつ取り出して独立のアドレスとして上記ｍ個の
カラーパレットメモリを並行してアクセスすることによ
り、ｍ画素分のインデクス情報を並行してｍ画素分の輝
度情報に変換し、ｍ画素単位でフラットパネル表示デバ
イスへ転送することができる。このため、低速なフラッ
トパネル表示デバイスでは、データ転送の周波数を１画
素単位で転送する場合に比べて１／ｍに落とすことがで
きてタイミング的に余裕が生じ、正しいデータ受け渡し
が行える。

【００８７】また、この発明によれば、高速高解像度の
フラットパネル表示デバイスを用いる場合、第２のモー
ドにおけるフレームメモリからのｋｍ画素単位でのイン
デクス情報の入力速度を第１のモードのときのｍ倍とす
ることにより、ｍ画素単位の表示データ転送速度の高速
化が図れ、高解像度のフラットパネル表示デバイスであ
っても、１ラインの表示期間内に次の１ライン分の表示
データを揃えることができるようになる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るルックアップテーブ
ル装置を内蔵する表示装置を備えた情報処理機器の全体
構成を示すブロック図。

【図２】図１中のルックアップテーブル装置４０の構成
を示すブロック図。

【図３】図２中の入力回路４１０の構成を示すブロック
図。

【図４】同実施例におけるＣＰＵ１によるルックアップ
テーブル装置４０（内のカラーパレットメモリ４２０，
４３０）のイニシャライズ処理を説明するためのフロー
チャート。

【図５】同実施例においてカラーパレットメモリ４２
０，４３０によりインデクス情報を輝度情報に変換する
際の動作を説明するための図で、同図（ａ）はＬＣＤ表
示モードの場合、同図（ｂ）はＣＲＴ表示モードの場合
を示す。

【図６】ＬＣＤ表示モードにおける動作タイミングチャ
ート。

【図７】ＣＲＴ表示モードにおける動作タイミングチャ
ート。

【符号の説明】

１…ＣＰＵ、４…表示装置、４０…ルックアップテーブ
ル装置、４１…表示デバイス、４２…フレームメモリ、
４３…表示コントローラ、４１０…入力回路、４１１，
４１６，４１７…マルチプレクサ（ＭＰＸ）、４１２…
入力ラッチ、４１３〜４１５…シフトレジスタ（Ｓ
Ｒ）、４１８…シフトレジスタ回路、４２０，４３０…
カラーパレットメモリ、４４０…Ｄ／Ａコンバータ（デ
ィジタル／アナログ変換手段、インタフェース手段）、
４５０…出力ラッチ（インタフェース手段）、４６０…
ＣＰＵインタフェース、４７０…ＣＲＴ装置、４８０…
ＬＣＤ装置（フラットパネル表示デバイス）。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＲＴ装置およびフラットパネル表示デ
   バイスのうち指定されたディスプレイデバイスへのカラ
   ー表示が可能なディスプレイ装置用のルックアップテー
   ブル装置において、 １画素単位で色を間接的に表すインデクス情報を実際に
   画面表示される色の輝度情報に変換出力するために、前
   記ＣＲＴ装置へのカラー表示が行われる第１のモードで
   は、各アドレスに、そのアドレスに一致するインデクス
   情報に対応したＣＲＴ表示用のｍｎビット（ｍ，ｎは２
   以上の整数）の輝度情報をｍ分割した各ｎビット輝度情
   報が分離して予め格納され、前記フラットパネル表示デ
   バイスへのカラー表示が行われる第２のモードでは、各
   アドレスに、そのアドレスに一致するインデクス情報に
   対応したフラットパネル表示用のｎビットの輝度情報が
   予め格納されるｍ個のカラーパレットメモリと、 画面表示イメ一ジが１画素毎に前記インデクス情報によ
   り格納されるフレームメモリから前記インデクス情報を
   ｋｍ画素単位（ｋは１以上の整数）で順次入力し、前記
   第１のモードでは、前記ｋｍ画素のインデクス情報を入
   力する毎に、そのインデクス情報を先頭画素から１画素
   ずつ取り出して前記ｍ個のカラーパレットメモリに共通
   のアドレスとして与え、前記第２のモードでは、前記ｋ
   ｍ画素のインデクス情報を入力する毎に、そのインデク
   ス情報を先頭画素からｍ画素ずつ取り出して前記ｍ個の
   カラーパレットメモリに独立のアドレスとして与える入
   力手段と、 前記第１のモードにおいては、前記入力手段により与え
   られる前記共通のアドレスに応じて前記ｍ個のカラーパ
   レットメモリからそれぞれ読み出される前記ｎビットの
   輝度情報をｍｎビットの輝度情報に合成して１画素分の
   ＣＲＴ表示用の輝度情報として扱い、前記第２のモード
   においては、前記入力手段により与えられる前記独立の
   アドレスに応じて前記ｍ個のカラーパレットメモリから
   それぞれ読み出される前記ｎビットの輝度情報を、それ
   ぞれ独立した画素のフラットパネル表示用の輝度情報と
   して扱うインタフェース手段とを具備することを特徴と
   するルックアップテーブル装置。
2. 【請求項２】 前記インタフェース手段は、前記第１の
   モードにおいて、前記入力手段により与えられる前記共
   通のアドレスに応じて前記ｍ個のカラーパレットメモリ
   からそれぞれ読み出される前記ｎビットの輝度情報を合
   成してアナログ輝度信号に変換して前記ＣＲＴ装置に出
   力するためのディジタル／アナログ変換手段と、前記第
   ２のモードにおいて、前記入力手段により与えられる前
   記独立のアドレスに応じて前記ｍ個のカラーパレットメ
   モリから前記ｎビットの輝度情報がそれぞれ読み出され
   る毎に、このｍ画素分のｎビットの輝度情報をラッチし
   て、前記フラットパネル表示デバイスへディジタル出力
   するための出力ラッチとを備えていることを特徴とする
   請求項１記載のルックアップテーブル装置。
3. 【請求項３】前記入力手段は、前記第２のモードでは、
   前記第１のモードにおけるｍ倍の速度で、前記フレーム
   メモリから前記インデクス情報をｋｍ画素単位で入力す
   ることを特徴とする請求項１または請求項２記載のルッ
   クアップテーブル装置。