JPH0797329B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0797329B2 JPH0797329B2 JP63116644A JP11664488A JPH0797329B2 JP H0797329 B2 JPH0797329 B2 JP H0797329B2 JP 63116644 A JP63116644 A JP 63116644A JP 11664488 A JP11664488 A JP 11664488A JP H0797329 B2 JPH0797329 B2 JP H0797329B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- arithmetic
- processors
- system control
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010365 information processing Effects 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システム、特に、１つまたは複数のポ
ートに直列に接続された演算プロセッサを構成要素とす
る情報処理システムの障害処理方式に関する。
ートに直列に接続された演算プロセッサを構成要素とす
る情報処理システムの障害処理方式に関する。
従来、大型のマルチプロセッサシステムにおける各プロ
セッサの障害処理方式は、システム制御装置に並列に接
続されたプロセッサを対象として考えられていたので、
例えば演算プロセッサで障害が発生すれば、該演算プロ
セッサからの障害報告を受けた診断プロセッサによるロ
グアウト処理と、システム制御プロセッサによる該演算
プロセッサのディグレイド処理を行うことが通常であっ
た。
セッサの障害処理方式は、システム制御装置に並列に接
続されたプロセッサを対象として考えられていたので、
例えば演算プロセッサで障害が発生すれば、該演算プロ
セッサからの障害報告を受けた診断プロセッサによるロ
グアウト処理と、システム制御プロセッサによる該演算
プロセッサのディグレイド処理を行うことが通常であっ
た。
近年スーパーコンピュータが登場し、演算処理性能のみ
を追求する思想が現われ、演算プロセッサ台数が従来の
大型汎用機に比べて非常に多いシステムが考えられてき
てい。このようなシステムにおいては、システム制御装
置に対して演算プロセッサ全てを接続することはデータ
パスの増加が著しく、物理的に実現困難なため演算プロ
セッサをいくつかのシステム制御装置ポートに直列に接
続する方式が採用されている。このため各演算プロセッ
サには自然に上位／下位の関係が生まれ、ある演算プロ
セッサで障害が発生すれば該演算プロセッサの下位にあ
たる演算プロセッサもその影響を受けて使用不可能にな
る。したがって、従来の障害処理方式を使用すれば、障
害が発生した演算プロセッサの障害処理後、さらに下位
の演算プロセッサの障害処理を実行する必要がある。
を追求する思想が現われ、演算プロセッサ台数が従来の
大型汎用機に比べて非常に多いシステムが考えられてき
てい。このようなシステムにおいては、システム制御装
置に対して演算プロセッサ全てを接続することはデータ
パスの増加が著しく、物理的に実現困難なため演算プロ
セッサをいくつかのシステム制御装置ポートに直列に接
続する方式が採用されている。このため各演算プロセッ
サには自然に上位／下位の関係が生まれ、ある演算プロ
セッサで障害が発生すれば該演算プロセッサの下位にあ
たる演算プロセッサもその影響を受けて使用不可能にな
る。したがって、従来の障害処理方式を使用すれば、障
害が発生した演算プロセッサの障害処理後、さらに下位
の演算プロセッサの障害処理を実行する必要がある。
上述した従来の障害処理方式は、複数の演算プロセッサ
が並列にシステム制御装置に接続された情報処理システ
ムを対象とし、制御プロセッサは障害報告通信を受信す
ると、障害が発生した当該演算プロセッサのみをディグ
レイドしていた。
が並列にシステム制御装置に接続された情報処理システ
ムを対象とし、制御プロセッサは障害報告通信を受信す
ると、障害が発生した当該演算プロセッサのみをディグ
レイドしていた。
従来の障害処理方式を特許請求の範囲に示した構成の情
報処理システムに適応すると、制御プロセッサは障害報
告通信を受信すると、障害が発生した当該演算プロセッ
サのみをディグレイドし、当該演算プロセッサの下位
（システム制御装置から遠い方）の演算プロセッサ群は
ディグレイドしない。その結果、上位の演算プロセッサ
がディグレイドされ動作の保証が得られない下位の演算
プロセッサには、次々に障害が発生し、その都度、前述
した過程により障害処理を行い、各演算プロセッサをデ
ィグレイドしなければならず、障害処理のオーバーヘッ
ドが大きくなるという欠点がある。
報処理システムに適応すると、制御プロセッサは障害報
告通信を受信すると、障害が発生した当該演算プロセッ
サのみをディグレイドし、当該演算プロセッサの下位
（システム制御装置から遠い方）の演算プロセッサ群は
ディグレイドしない。その結果、上位の演算プロセッサ
がディグレイドされ動作の保証が得られない下位の演算
プロセッサには、次々に障害が発生し、その都度、前述
した過程により障害処理を行い、各演算プロセッサをデ
ィグレイドしなければならず、障害処理のオーバーヘッ
ドが大きくなるという欠点がある。
本発明の情報処理システムは、システム制御装置と、こ
のシステム制御装置に接続される主記憶装置、システム
制御プロセッサ、診断プロセッサおよび複数の演算プロ
セッサとを含む情報処理システムであって、 前記複数の演算プロセッサは、前記システム制御装置に
対して直列に接続し、さらに各々独立に前記診断プロセ
ッサに障害の報告をする障害検出通知回路を有し、 前記診断プロセッサは、前記複数の演算プロセッサ間の
接続状態を保持する接続構成回路と、前記複数の演算プ
ロセッサから障害の通知を受け取るとその障害を通知し
た演算プロセッサの下位に接続される演算プロセッサを
一括して切り離すように前記接続構成回路の保持する接
続状態を更新するとともにその障害を通知した演算プロ
セッサの下位に接続される演算プロセッサからの障害を
前記システム制御プロセッサに報告しないように制御す
る障害処理制御回路とを有する。
のシステム制御装置に接続される主記憶装置、システム
制御プロセッサ、診断プロセッサおよび複数の演算プロ
セッサとを含む情報処理システムであって、 前記複数の演算プロセッサは、前記システム制御装置に
対して直列に接続し、さらに各々独立に前記診断プロセ
ッサに障害の報告をする障害検出通知回路を有し、 前記診断プロセッサは、前記複数の演算プロセッサ間の
接続状態を保持する接続構成回路と、前記複数の演算プ
ロセッサから障害の通知を受け取るとその障害を通知し
た演算プロセッサの下位に接続される演算プロセッサを
一括して切り離すように前記接続構成回路の保持する接
続状態を更新するとともにその障害を通知した演算プロ
セッサの下位に接続される演算プロセッサからの障害を
前記システム制御プロセッサに報告しないように制御す
る障害処理制御回路とを有する。
演算プロセッサに障害が発生したことを通知されたシス
テム制御プロセッサが、接続構成テーブルを参照および
更新し、必要な演算プロセッサのディグレイド処理を一
括に行う制御をするので、障害が発生した演算プロセッ
サと、その下位の演算プロセッサを個別にディグレイド
する際に生ずる障害処理のオーバーヘッドをなくすこと
ができる。
テム制御プロセッサが、接続構成テーブルを参照および
更新し、必要な演算プロセッサのディグレイド処理を一
括に行う制御をするので、障害が発生した演算プロセッ
サと、その下位の演算プロセッサを個別にディグレイド
する際に生ずる障害処理のオーバーヘッドをなくすこと
ができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の情報処理システムの一実施例を示すブ
ロック図である。
ロック図である。
本実施例の情報処理システムは、システム制御装置１
と、それに接続される主記憶装置２と、システム制御プ
ロセッサ３と、診断プロセッサ４と、直列に接続された
演算プロセッサ10,11,12と、直列に接続された演算プロ
セッサ20,21と、信号線100,101,102,110,111,112,120,1
21とから構成される。
と、それに接続される主記憶装置２と、システム制御プ
ロセッサ３と、診断プロセッサ４と、直列に接続された
演算プロセッサ10,11,12と、直列に接続された演算プロ
セッサ20,21と、信号線100,101,102,110,111,112,120,1
21とから構成される。
システム制御プロセッサ３、診断プロセッサ４、演算プ
ロセッサ10,11,12,20,21の各プロセッサは、システム制
御装置１を介して主記憶装置２をアクセスできるととも
に、相互にプロセッサ間通信（以下、Ｐ通信と称す）を
行うことができる。システム制御装置１は、システム制
御プロセッサ３、診断プロセッサ４、演算プロセッサ1
0,11,12,20,21から主記憶装置２に対するアクセスおよ
び各プロセッサ間で行われるＰ通信を制御できる。主記
憶装置２には、オペレーティングシステムプログラム，
ユーザプログラムおよび演算プロセッサ10,11,12,20,21
の接続構成情報を提供する接続構成テーブル40が格納さ
れる。この接続構成テーブル40は、情報処理システムの
初期立ち上げ時に作成され、演算プロセッサ10,11,12,2
0,21とシステム制御装置３との接続の有無および構成の
有効／無効を示す接続構成情報および直列に接続された
演算プロセッサ10,11,12,20,21間の接続の有無および構
成の有効／無効を示す接続構成情報とを記憶する。シス
テム制御プロセッサ３は本情報処理システムの制御を司
どり、主記憶装置２上に格納されたオペレーティングシ
ステムプログラム，ユーザプログラムを実行し、演算プ
ロセッサ10,11,12,20,21にタスクを割り付ける。また、
システム制御プロセッサ３は障害処理制御回路43を有
し、障害処理制御回路43は、診断プロセッサ４からＰ通
信により障害の演算プロセッサを知らされると、接続構
成テーブル40の内容を読出し、接続構成テーブル40に記
憶されている障害演算プロセッサとその配下に接続さ
れ、かつ構成されている全ての演算プロセッサの構成を
無効化し、接続構成テーブル40を更新する。演算プロセ
ッサ10,11,12,20,21は、ベクトル演算等の高速演算を専
門に行なうプロセッサで、障害検出通知回路30,31,32,3
3,34をそれぞれ有している。障害検出通知回路30,31,3
2,33,34はそれぞれ演算プロセッサ10,11,12,20,21の障
害を検出し、それぞれ信号線210,211,212,220,221を用
いて診断プロセッサ４に通知する。診断プロセッサ４
は、接続構成テーブル40の写しを持つ接続構成回路42
と、障害検出通知回路30,31,32,33,34から通知をうける
と、接続構成回路42に記憶されている障害演算プロセッ
サと、その配下に接続され、かつ構成されている全ての
演算プロセッサの構成を無効にし、かつシステム制御プ
ロセッサ３に信号線102,101を用いてシステム制御装置
１を経由してＰ通信により、障害が発生した最上位の演
算プロセッサを知らせる障害処理制御回路50を有してい
る。また、診断プロセッサ４は、直列に接続された演算
プロセッサ間で障害の伝播が生じ、同時に複数の演算プ
ロセッサから障害が報告された時には、接続構成テーブ
ル40の写しである接続構成回路42を参照して、最上位の
演算プロセッサを判定し、それ以外の演算プロセッサか
らの障害報告はシステム制御プロセッサ３に報告しな
い。なお、接続構成回路42の内容は、診断プロセッサ４
により更新される。したがって、障害処理のオーバーヘ
ッドを軽減することができる。
ロセッサ10,11,12,20,21の各プロセッサは、システム制
御装置１を介して主記憶装置２をアクセスできるととも
に、相互にプロセッサ間通信（以下、Ｐ通信と称す）を
行うことができる。システム制御装置１は、システム制
御プロセッサ３、診断プロセッサ４、演算プロセッサ1
0,11,12,20,21から主記憶装置２に対するアクセスおよ
び各プロセッサ間で行われるＰ通信を制御できる。主記
憶装置２には、オペレーティングシステムプログラム，
ユーザプログラムおよび演算プロセッサ10,11,12,20,21
の接続構成情報を提供する接続構成テーブル40が格納さ
れる。この接続構成テーブル40は、情報処理システムの
初期立ち上げ時に作成され、演算プロセッサ10,11,12,2
0,21とシステム制御装置３との接続の有無および構成の
有効／無効を示す接続構成情報および直列に接続された
演算プロセッサ10,11,12,20,21間の接続の有無および構
成の有効／無効を示す接続構成情報とを記憶する。シス
テム制御プロセッサ３は本情報処理システムの制御を司
どり、主記憶装置２上に格納されたオペレーティングシ
ステムプログラム，ユーザプログラムを実行し、演算プ
ロセッサ10,11,12,20,21にタスクを割り付ける。また、
システム制御プロセッサ３は障害処理制御回路43を有
し、障害処理制御回路43は、診断プロセッサ４からＰ通
信により障害の演算プロセッサを知らされると、接続構
成テーブル40の内容を読出し、接続構成テーブル40に記
憶されている障害演算プロセッサとその配下に接続さ
れ、かつ構成されている全ての演算プロセッサの構成を
無効化し、接続構成テーブル40を更新する。演算プロセ
ッサ10,11,12,20,21は、ベクトル演算等の高速演算を専
門に行なうプロセッサで、障害検出通知回路30,31,32,3
3,34をそれぞれ有している。障害検出通知回路30,31,3
2,33,34はそれぞれ演算プロセッサ10,11,12,20,21の障
害を検出し、それぞれ信号線210,211,212,220,221を用
いて診断プロセッサ４に通知する。診断プロセッサ４
は、接続構成テーブル40の写しを持つ接続構成回路42
と、障害検出通知回路30,31,32,33,34から通知をうける
と、接続構成回路42に記憶されている障害演算プロセッ
サと、その配下に接続され、かつ構成されている全ての
演算プロセッサの構成を無効にし、かつシステム制御プ
ロセッサ３に信号線102,101を用いてシステム制御装置
１を経由してＰ通信により、障害が発生した最上位の演
算プロセッサを知らせる障害処理制御回路50を有してい
る。また、診断プロセッサ４は、直列に接続された演算
プロセッサ間で障害の伝播が生じ、同時に複数の演算プ
ロセッサから障害が報告された時には、接続構成テーブ
ル40の写しである接続構成回路42を参照して、最上位の
演算プロセッサを判定し、それ以外の演算プロセッサか
らの障害報告はシステム制御プロセッサ３に報告しな
い。なお、接続構成回路42の内容は、診断プロセッサ４
により更新される。したがって、障害処理のオーバーヘ
ッドを軽減することができる。
次に、接続構成情報が格納されている接続構成テーブル
40およびその更新方法について詳細に説明する。
40およびその更新方法について詳細に説明する。
次表は、接続構成テーブル40を示す表である。
演算プロセッサ１台の接続構成情報は１ワード（２バイ
ト）に格納され、ワード0,1,2,3,4にはそれぞれ演算プ
ロセッサ10,20,11,21,12の接続構成情報が格納される。
Ｖは当該演算プロセッサが構成されているか否かを示
し、構成されているときに“1"、ディグレイドされてい
るときに“0"である。Ｓは当該演算プロセッサがシステ
ム制御装置１に接続されているか否かを示し、接続され
ているときに“1"、接続されていないときに“0"であ
る。UAP＃は、当該演算プロセッサの上位の演算プロセ
ッサの番号を示す。VLは当該演算プロセッサの下位に演
算プロセッサが接続されているか否かを示し、接続され
ているときに“1"、接続されていないとき“0"である、
LAP＃は、当該演算プロセッサの下位に接続された演算
プロセッサの番号である。
ト）に格納され、ワード0,1,2,3,4にはそれぞれ演算プ
ロセッサ10,20,11,21,12の接続構成情報が格納される。
Ｖは当該演算プロセッサが構成されているか否かを示
し、構成されているときに“1"、ディグレイドされてい
るときに“0"である。Ｓは当該演算プロセッサがシステ
ム制御装置１に接続されているか否かを示し、接続され
ているときに“1"、接続されていないときに“0"であ
る。UAP＃は、当該演算プロセッサの上位の演算プロセ
ッサの番号を示す。VLは当該演算プロセッサの下位に演
算プロセッサが接続されているか否かを示し、接続され
ているときに“1"、接続されていないとき“0"である、
LAP＃は、当該演算プロセッサの下位に接続された演算
プロセッサの番号である。
演算プロセッサ10,11,12,20,21の番号をそれぞれ0,2,4,
1,3とし、全ての演算プロセッサは構成されているもの
とする。演算プロセッサ10は構成されているのでＶ＝
１、またシステム制御装置１に接続されているのでＳ＝
１、上位の演算プロセッサは存在しないのでUAP＃はDo
n′t Care、また下位には番号が２の演算プロセッサ11
が接続されているので、VL＝1,LAP＃＝２である。ま
た、演算プロセッサ12は構成されているのでVL＝１、ま
たシステム制御装置１に接続されていないのでＳ＝０、
また上位には番号が２の演算プロセッサ11が接続されて
いるのでUAP＃２、また下位には演算プロセッサが接続
されていないのでVL＝0,LAP＃はDon′t Careである。そ
の他の演算プロセッサの接続構成情報の説明は省略す
る。なお、Ｖビットはシステム制御プロセッサ３によ
り、演算プロセッサがディグレイドされたときに“0"に
更新される。
1,3とし、全ての演算プロセッサは構成されているもの
とする。演算プロセッサ10は構成されているのでＶ＝
１、またシステム制御装置１に接続されているのでＳ＝
１、上位の演算プロセッサは存在しないのでUAP＃はDo
n′t Care、また下位には番号が２の演算プロセッサ11
が接続されているので、VL＝1,LAP＃＝２である。ま
た、演算プロセッサ12は構成されているのでVL＝１、ま
たシステム制御装置１に接続されていないのでＳ＝０、
また上位には番号が２の演算プロセッサ11が接続されて
いるのでUAP＃２、また下位には演算プロセッサが接続
されていないのでVL＝0,LAP＃はDon′t Careである。そ
の他の演算プロセッサの接続構成情報の説明は省略す
る。なお、Ｖビットはシステム制御プロセッサ３によ
り、演算プロセッサがディグレイドされたときに“0"に
更新される。
以上の構成により、任意の演算プロセッサで障害が発生
すると診断プロセッサ４に報告されて、診断プロセッサ
４は、演算プロセッサに障害が発生したことをシステム
制御プロセッサ３に通知する。システム制御プロセッサ
３は接続構成テーブル40を参照し、当該演算プロセッサ
と当該演算プロセッサの下位の構成されている演算プロ
セッサを知り、必要な演算プロセッサのディグレイドが
一括してできるようになる。
すると診断プロセッサ４に報告されて、診断プロセッサ
４は、演算プロセッサに障害が発生したことをシステム
制御プロセッサ３に通知する。システム制御プロセッサ
３は接続構成テーブル40を参照し、当該演算プロセッサ
と当該演算プロセッサの下位の構成されている演算プロ
セッサを知り、必要な演算プロセッサのディグレイドが
一括してできるようになる。
例えば接続構成テーブル40に示される構成において演算
プロセッサ11に障害が発生すると、システム制御プロセ
ッサ３の障害処理制御回路43は、接続構成テーブル40か
ら、下位に番号４の演算プロセッサ12が接続構成されて
いることを知り、演算プロセッサ11,12を一括にディグ
レイドし、接続構成テーブル40のワード2,4のＶビット
を０にする。
プロセッサ11に障害が発生すると、システム制御プロセ
ッサ３の障害処理制御回路43は、接続構成テーブル40か
ら、下位に番号４の演算プロセッサ12が接続構成されて
いることを知り、演算プロセッサ11,12を一括にディグ
レイドし、接続構成テーブル40のワード2,4のＶビット
を０にする。
以上説明したように本発明は、演算プロセッサに障害が
発生したことを通知されたシステム制御プロセッサが、
接続構成テーブルを参照および更新し、必要な演算プロ
セッサのディグレイド処理を一括に行う制御をすること
により、障害が発生した演算プロセッサと、その下位の
演算プロセッサを個別にディグレイドする際に生ずる障
害処理のオーバーヘッドをなくすことができる効果があ
る。
発生したことを通知されたシステム制御プロセッサが、
接続構成テーブルを参照および更新し、必要な演算プロ
セッサのディグレイド処理を一括に行う制御をすること
により、障害が発生した演算プロセッサと、その下位の
演算プロセッサを個別にディグレイドする際に生ずる障
害処理のオーバーヘッドをなくすことができる効果があ
る。
第１図は本発明の情報処理スステムの一実施例を示すブ
ロック図である。 １……システム制御装置、 ２……主記憶装置、 ３……システム制御装置、 ４……診断プロセッサ、 10,11,12,20,21……演算プロセッサ、 30,31,32,33,34……障害検出通知回路、 40……接続構成テーブル、 42……接続構成回路、 43,50……障害処理制御回路、 100,101,102,103,110,111,112,120,121,210,211,212,22
0,221……信号線。
ロック図である。 １……システム制御装置、 ２……主記憶装置、 ３……システム制御装置、 ４……診断プロセッサ、 10,11,12,20,21……演算プロセッサ、 30,31,32,33,34……障害検出通知回路、 40……接続構成テーブル、 42……接続構成回路、 43,50……障害処理制御回路、 100,101,102,103,110,111,112,120,121,210,211,212,22
0,221……信号線。
Claims (1)
- 【請求項１】システム制御装置と、このシステム制御装
置に接続される主記憶装置、システム制御プロセッサ、
診断プロセッサおよび複数の演算プロセッサとを含む情
報処理システムにおいて、 前記複数の演算プロセッサは、前記システム制御装置に
対して直列に接続し、さらに各々独立に前記診断プロセ
ッサに障害の報告をする障害検出通知回路を有し、 前記診断プロセッサは、前記複数の演算プロセッサ間の
接続状態を保持する接続構成回路と、前記複数の演算プ
ロセッサの前記障害検出通知回路から障害の通知を受け
取るとその障害を通知した演算プロセッサの下位に接続
される演算プロセッサを一括して切り離すように前記接
続構成回路の保持する接続状態を更新するとともにその
障害を通知した演算プロセッサの下位に接続される演算
プロセッサからの障害を前記システム制御プロセッサに
報告しないように制御する障害処理制御回路とを有する
ことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116644A JPH0797329B2 (ja) | 1988-05-12 | 1988-05-12 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116644A JPH0797329B2 (ja) | 1988-05-12 | 1988-05-12 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286049A JPH01286049A (ja) | 1989-11-17 |
| JPH0797329B2 true JPH0797329B2 (ja) | 1995-10-18 |
Family
ID=14692319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116644A Expired - Lifetime JPH0797329B2 (ja) | 1988-05-12 | 1988-05-12 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797329B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2398470A (en) * | 2003-02-17 | 2004-08-25 | Mcf Developments Ltd | Bait distributor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247750A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | システム初期構成制御方式 |
-
1988
- 1988-05-12 JP JP63116644A patent/JPH0797329B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286049A (ja) | 1989-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371754A (en) | Automatic fault recovery system for a multiple processor telecommunications switching control | |
| US7313717B2 (en) | Error management | |
| US5437022A (en) | Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto | |
| JP2552651B2 (ja) | 再構成可能なデュアル・プロセッサ・システム | |
| CA1274913A (en) | Processing system tolerant of loss of access to secondary storage | |
| US20040221198A1 (en) | Automatic error diagnosis | |
| JPS63141139A (ja) | 構成の変更が可能なコンピュータ | |
| US8612973B2 (en) | Method and system for handling interrupts within computer system during hardware resource migration | |
| US6510529B1 (en) | Standby SBC backplate | |
| US6594709B1 (en) | Methods and apparatus for transferring data using a device driver | |
| US6594735B1 (en) | High availability computing system | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| US6745341B1 (en) | Information processing apparatus having fault detection for multiplex storage devices | |
| JP2004030578A (ja) | 仮想入出力の相互接続メカニズム | |
| JPH0797329B2 (ja) | 情報処理システム | |
| JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
| JP2004021608A (ja) | 二重化サーバの障害検知方式及びその方法 | |
| JPH09282291A (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム | |
| JPS6113627B2 (ja) | ||
| JPH0120465B2 (ja) | ||
| JPS63304333A (ja) | 情報処理装置 | |
| JPH10124338A (ja) | 並列処理装置 | |
| JP2001175489A (ja) | 異常検出時の動作モードを決定する装置および方法 |