JPH0797768B2

JPH0797768B2 - ハイブリツド交換型デイジタル信号伝送方式

Info

Publication number: JPH0797768B2
Application number: JP61053714A
Authority: JP
Inventors: 修孝丸山
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1986-03-13
Filing date: 1986-03-13
Publication date: 1995-10-18
Anticipated expiration: 2010-10-18
Also published as: JPS62213340A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はハイブリッド交換型ディジタル信号伝送方式に
関し、特に通信ケーブルを用いてパケット交換、回線交
換あるいはハイブリッド交換によるデータ伝送を行なう
ことができるハイブリッド交換型ディジタル信号伝送方
式に関するものである。

（従来の技術）電子計算機の普及や、ディジタル信号処理技術の発達に
伴い、通信系とデータ処理系を組み合せオンラインで情
報の処理を行なうデータ通信が脚光を浴びている。中で
も官公庁、会社等の構内で行なわれる構内通信のような
小規模通信システムにおいては、その経済性や信頼性あ
るいは伝送効率の高さから、同軸ケーブル等の通信ケー
ブルを用いたパケット形態による通信方式が特に注目を
集めている。

このパケット形態による通信方式では、双方向伝送を行
なうための通信ケーブルを研究所等に敷設し、これに多
数の局（パーソナルステーション）を接続している。そ
して、各局から例えば1000〜2000ビットのデータブロッ
クに分割されたメッセージの伝送を行なう。メッセージ
には宛先、通番その他のヘッダが付加されている。この
通信方式ではネットワーク自信は何ら制御機能をもたな
い受動的な伝送媒体であり、制御は各局に完全に分散さ
れている。従って各局では伝送路の空きを確認してチャ
ンネルをアクセスし、メッセージの送信を開始する。送
信中に他のパケットとの衝突が生じた場合にはこれら双
方の局が送信を停止する。送信を停止した局はランダム
な待ち時間後にメッセージの再送信を試みる。

ところで、この通信方式では各局が任意にデータの送信
を開始するので、同一の伝送路上でパケットが衝突する
可能性がある。したがって、伝送遅延時間が一定となら
ないという問題があり、会話型の音声通信のように実時
間上での送受対応関係が重視されるような実時間伝送に
は不適当となる。もちろんマスターステーションを常設
しておき、各局にチャンネルアクセスの予約を行なわせ
ることでこの問題を解決することができる。ところがそ
のようにすると、マスターステーションに障害が発生し
たときデータ通信が不可能となり、システムの信頼性が
低下する。

以上の点を改良したものとして、モディファイド・イー
サネット（Modified Ethernet）と呼ばれるディジタル
信号伝送方式が提案され、特許公開公報で開示されるに
至っている（特開昭57−154956号公報）。

この方式では、時間軸上で周期的に繰り返される大枠
（フレーム）を更に時間軸で複数の小枠（ブロック）に
分割しておき、これらのブロック単位で各局（パーソナ
ルステーション）にパケット通信の機会を与える。これ
により各局は空きブロックを使用する上で対等性を持つ
ことができる他に、信号伝送のために必要な時間にわた
って所定のブロックを占有したい場合には、フレームの
繰り返される毎に信号伝送の機会が定期的に与えられ
る。すなわち、実時間伝送が可能となる。

第９図はこのモディファイド・イーサネットにおける信
号のフレーム構成を示したものである。時間軸上で周期
的に繰り返されるフレームは、Ｎブロック＃０〜＃Ｎか
ら成っている。各ブロックは次に示す種々のビット列b₁
〜b₉により構成されている。

b₁:後方ガードタイム b₂:プリアンプル b₃:アドレスビット b₄:距離符号ビット b₅:制御ビット b₆:情報ビット b₇:チェックビット b₈:エンドフラグ b₉:前方ガードタイムここで、各ビット列b₂〜b₅,b₇,b₈は、パケットを構成す
るために必要なもので、オーバヘッド（付加）ビットと
総称されている。また２種類のビット列b₁およびb₉は、
これらを併せてガードタイムと呼ばれている。ガードタ
イムとは、各ブロックのパケットが同軸ケーブル上で伝
播する際に生ずる遅延時間によって、隣接パケット化で
一部重複するような事態をさけるための空きビット列で
ある。これには、その後方に位置付けられるパケットを
保護するための後方ガードタイムb₁と、その前方に位置
付けられるパケットを保護するための前方ガードタイム
b₉の２種類がある。

以上、１ブロックで１パケットを構成する場合について
説明したが、複数の連続したブロックでパケットを構成
する場合も存在する。この場合にもパケットの構成内容
は同一である。このようなパケットは、情報の量が多い
とき効率的な伝送を行なうことができる。また、複数の
パケットに分割させて伝送する場合に比べて、パケット
の衝突を少なくすることもできる。

第10図は、以上説明したフレーム構成のモディファイド
・イーサネットによる通信システムの概略を示したもの
である。この通信システムで伝送路として敷設された同
軸ケーブル41は、その両端を特性インピーダンスに等し
い抵抗値をもったインピーダンス整合用のターミネータ
42に接続されている。各々の局はＴコネクタ（タップ）
43₁〜43nを通して同軸ケーブル41に接続されている。こ
れらの局はすべて基本的に同一の構成を有しているの
で、図ではＴコネクタ43₁に接続されたＡ局の要部のみ
を表わすこととする。

各局は、計算機や電話機を備えた利用者装置44を備えて
いる。利用者装置44には、パケット単位のディジタル信
号を他局に送信するための送信機45と、他局から送られ
てきた同じくパケット単位のディジタル信号を受信する
ための受信機46、および端末を制御するための端末制御
機47等が設けられている。このうち送信機45から出力さ
れる信号は送信バッファメモリ51に一時的に蓄えられ
る。そして伝送媒体である同軸ケーブル41上の伝送速度
に等しいクロック信号で、所定の時間にまとめて読み出
される。この読み出された信号は、送信論理回路52によ
り所定のパケットに変換される。そして送信バッファア
ンプ53を経た後、Ｔコネクタ43₁を通して同軸ケーブル4
1上に送り出される。

一方、同軸ケーブル41上を伝送されているすべてのパケ
ット信号は、Ｔコネクタ43₁を通して受信バッファアン
プ54に受信される。受信論理回路55は受信されたパケッ
トから自局宛てのパケットのみを選択し、受信バッファ
メモリ56に一時的に蓄える。この蓄えられた信号は、受
信機42において、所定のクロックを用いて連続的に読み
出される。これにより受信出力信号が得られる。

以上のようにして信号の送受信が行なわれるが、これら
に用いられる伝送クロックは、伝送クロック発振器57か
ら発生される。フレームカウンタ58は伝送クロックを分
周してフレームタイミングおよびブロックタイミングを
それぞれ指示するフレームタイミング信号59およびブロ
ックタイミング信号60を作り出す。伝送制御回路61は、
受信論理回路55から得られる自局宛の受信信号により端
末制御機43の制御を行なうと共に、端末制御機43の指示
に従って送信論理回路52を制御する。

また、衝突検知回路62は、自局が選択したブロックでパ
ケット信号の送出を行なったとき、他の局のパケット信
号と衝突が生じたか否かを検知する。また各局の伝送制
御回路61には、フレーム内の各ブロックの専用状況を示
すメモリ（図示せず）が備えられており、受信バッファ
アンプ54に受信された各局のパケット信号に基づき、各
ブロックの登録が行なわれるようになっている。新しく
信号の送出を行なおうとする局は、このメモリを用いて
確立されたフレームの中で空きブロックを探し、これに
対してパケット信号を送出する。

このモディファイド・イーサネットによる通信システム
では、各局でフレーム同期およびブロック同期を確立さ
せる必要がある。フレーム同期については、送信を行な
っている局のうち１つが主導権を握ることになる。この
局をマスター局と呼ぶことにする。マスター局は、自局
フレームカウンタ58から出力されるフレームタイミング
信号59およびブロックタイミング信号60を基にして、パ
ケット信号を送出する。このパケット信号は、同軸ケー
ブル１を通じてすべての局で受信される。各局パケット
信号を受信するとマスター管理回路63により所定のタイ
ミングで自局のフレームカウンタ58をリセットする。こ
れにより全局におけるフレーム同期が確立する。マスタ
ー局以外の各局は、周期的にリセットされるフレームカ
ウンタ58からブロックタイミング信号60を得て、これに
よってブロック同期を確立させる。

（発明が解決しようとする問題点）このように、このモディファイド・イーサネット方式に
より、回線交換サービスが実現され実時間性を有する音
声伝送や大容量データ転送が必要なイメージの転送等が
可能となった。しかし、計算機間では、小容量のコード
データファイルを扱っていることが多く、こうしたファ
イルを回線交換方式で転送すると冗長が多くなり、有効
な伝送路の使用が望めないという問題があった。

本発明は前述の問題点を補うためになされたものであ
り、その目的は、同じ伝送路上に回線交換と、パケット
交換を実現し、幅広いサービスを提供することにある。

（問題点を解決するための手段および作用）本発明の特徴は、通信ケーブル上を、伝送されるディジ
タル信号が、周期的に繰り返される時間軸上の大枠とし
てのフレームの中で固定的に位置付けられると共に、こ
の通信ケーブル上にタップを介して接続された各局のう
ち現に信号の伝送を行う１又は複数の局が、前記フレー
ムの中で更に分割された時間軸上の小枠としてのブロッ
クを単位として専有し、時分割的に多重化されたディジ
タル信号の伝送を行う多局通信網において、最初に送信
要求を行ってマスタ局となった局が１フレームの始めに
１ブロック長のマスタパケットを送出し、他の局は該マ
スタ局とシステムタイミングの同期を確立し、回線交換
パケットおよびパケット交換パケットはパケット内の制
御ビットにその識別符号を有し、１フレーム内の各ブロ
ックの状態を前記識別符号に基づいて回線状態記憶手段
に登録し、回線交換パケットの送信要求があった場合に
は、前記回線状態記憶手段の内容を見て、回線交換エリ
アの最後のブロックを見付けて次のブロックを割当て、
パケット交換パケットの送信要求があった場合には、前
記回線状態記憶手段の内容に基づいてパケット交換エリ
アを見付け、該パケット交換エリアの最初のブロック又
は無作為に選ばれたブロックを割り当てて送出するよう
にし、前記回線記憶手段の内容を参照して、回線交換パ
ケットは常にフレーム内の前方のブロックに集まるよう
に回線交換エリアをつくり、１フレーム内で回線交換パ
ケットが占めるブロック以外のエリアをパケット交換エ
リアとするようにした点にある。

（実施例）以下に本発明を実施例によって説明する。第１図は本発
明の一実施例のハイブリッド交換局のブロック図を示
す。

図において、１は、両端にインピーダンス整合用のター
ミネータ２をもつ伝送路を示し、該伝送路１に伝送信号
が存在したとすると、該伝送信号はＴコネクタ（タッ
プ）３を介して受信アンプ４に入力される。受信アンプ
４に入力した信号は増幅および波形整形されて、デコー
ダ５に送られる。デコーダ５に入力した信号は１と０か
らなる２値信号に復合化される。

復合化された信号は、プリアンブルエンド検出回路６、
自局宛パケット検出回路７、受信バッファメモリ８およ
びパケットタイプ判別回路９に入力する。

プリアンプルエンド検出回路６は、各ブロックのパケッ
トの一構成要素であるプリアンブルb₂（第２図参照）の
終端部（エンド部）を検出する。このプリアンブルエン
ド検出信号6aはクリアパルス生成回路10とメモリ書込回
路11へ送られる。該クリアパルス生成回路10は、カウン
タリセットイネーブル生成回路13からの信号がイネーブ
ルである時にプリアンブルエンド検出回路６からプリア
ンブルエンド検出信号6aが入力してくると、該プリアン
ブル検出信号6aを第２図に示されているように、該ブロ
ックの最後まで遅延して、該ブロックの最後でクリアパ
ルス10aを出力する。この遅延時間はマスタパケットの
距離符号ビットb₄と自局の距離情報とから演算によって
求めることができる。

自局宛パケット検出回路７は、パケットの一構成要素で
あるアドレスビットb₃から受信されたパケットが自局宛
のものか否かを検出し、自局宛のパケット信号のみを選
択して、受信バッファメモリ８に一時的に蓄える。この
蓄えられた信号は、利用者回路の受信機12によって、所
定のクロックを用いて連続的に読み出される。これによ
り、受信出力信号が得られる。

パケットタイプ判別回路９はパケットの中の制御ビット
b₅に入れられている信号から、マスタパケットか否か、
および回線交換パケットかあるいはパケット交換パケッ
トかの判別を行なう。該パケットタイプ判別回路９から
出力されたマスタパケットの検出信号9aはカウンタリセ
ットイネーブル生成回路13に送られ、回線交換、パケッ
ト交換の判別回路9bはメモリ書込回路11に送られる。該
メモリ書込回路11は、後述するように、該回線交換およ
びパケット交換の判別符号を回線状態記憶装置17の所定
のエリアに記憶する。なお、該回線状態記憶装置17は、
少なくとも、１フレーム内にあるブロック数の記憶エリ
アを有している。

クロック発生回路18は本実施例装置の基本となるクロッ
クを発生する。ビットカウンタ19は該クロックを計数し
クリアパルス生成回路10から入力するクリアパルス10a
でクリアされるカウンタであり、１ブロックに相当する
数のクロックをカウントするとキャリ信号をブロックカ
ウンタ20および送信タイミング生成回路21に送出する。
ブロックカウンタ20は該キャリ信号をカウントし、カウ
ント値が所定のプリセット値（例えば、215）になると
０に戻るカウンタであり、クリアパルス生成回路10から
のクリアパルス10aによってクリアされると、例えば、
１の値になる。ブロックカウンタ20のカウント値はバス
20aを通って、前記メモリ書込回路11、カウンタリセッ
トイネーブル生成回路13およびコンパレータ22に送られ
る。

キャリア検出回路23および衝突検出回路24は、それぞれ
受信アンプ４で増幅された伝送信号のレベルを見ること
により、キャリア検出と衝突検出を行なう。キャリア検
出信号23aはメモリ書込回路11に送られ、衝突信号24aは
メモリ書込回路11、パケット交換インターフェース15、
回線交換インターフェース16および送信論理回路25に送
られる。パケット交換インターフェース15および回線交
換インターフェース16は、自局宛パケット検出回路７で
検出された自局宛パケットが回線交換パケットであるか
パケット交換パケットであるかの情報を利用者回路の端
末制御機26に送ると共に、データパケットの送信時には
端末制御機26から出力される送信要求信号および送信終
了信号15a,16aを送出ブロック選択手段27に送出する。

送出ブロック選択手段27は利用者回路から送信要求があ
ると、メモリ読出回路28によって読み出された回線状態
記憶装置17の内容を見て、回線交換による送信要求で
は、回線交換エリアの最後のブロックを見つけて、次の
ブロックをレジスタ29に登録する。一方、パケット交換
による送信要求であれば、前記メモリ読出回路28から送
られてくる回線状態記憶装置17の内容に基づいてパケッ
ト交換エリアを見つけ、該エリア内のブロックを例えば
乱数で選択し、自局が送信するブロックをレジスタ29に
登録する。コンパレータ22はブロックカウンタ20から送
られてくるブロック番号とレジスタ29に登録されたブロ
ック番号と比較し、一致すると、送信イネーブル信号22
aを送信論理回路25に送出する。

オーバヘッド書込み装置30は送出ブロック選択手段27か
らの信号に応じたオーバヘッド（第２図のb₂〜b₅,b₇,
b₈）を作成する。送信要求があった信号が回線交換によ
るものかあるいはパケット交換によるものかを識別する
信号、およびマシターか否かを識別する信号は、制御ビ
ットb₅に含められる。このオーバヘッドは、送信バッフ
ァメモリ31に保持されている送信機32から送られてきた
データに付加される。

送信論理回路25は送信タイミング生成回路21およびコン
パレータ22からの出力信号が入力すると、送信バッファ
メモリ31に保持されている１ブロックの信号をエンコー
ダ33および送信アンプ34を経て、伝送路１に、その伝送
速度に等しいクロック信号で、一度にまとめて読み出
す。

以上が、本実施例の局装置の受信および送信の概略の構
成説明である。

第３図に、本発明によるエリアの定義を説明する。１フ
レームは回線交換エリアとパケット交換エリアとに分割
されており、回線交換エリアは回線交換を行なっている
領域とその次のブロックと定義し、パケット交換エリア
は回線交換エリアの次のブロックからそのフレームの最
後のブロックまでと定義する。第２図の例では、第０ブ
ロック、第１ブロックおよび第２ブロックが回線交換エ
リアであり、第３ブロックから１フレームの最後までが
パケット交換エリアである。なお、図には、該パケット
交換エリアの第ｍブロックにＢ局パケットがあり、第ｎ
ブロックにＣ局パケットがある状態が示されている。

以下に、本実施例の動作を詳細に説明する。

局装置がパケットの送信要求をした時の動作を、（１）伝送路１上にすでにマスタパケットがある場合、（２）伝送路１上にマスタパケットがない場合、に分けて説明する。なお、説明の便宜上、第１図の局装
置（以下、Ａ局装置と呼ぶ）に着目して動作説明を行な
うが、他の局装置もＡ局装置と同じ構成を有しているの
で、同一の動作を行なうことは明らかである。

（１）伝送路１上にすでにマスタパケットがある時（送
信要求のあったＡ局装置がスレーブ局になる時）第１図の局装置が始動した時（電源スイッチオン時）
に、第４図（ａ）に示されているようなパケットＰが伝
送路１上を伝送されているものと仮定する。これらのパ
ケットはＴコネクタ（タップ）３を通ってＡ局装置に入
力する。該パケットは受信アンプ４で増幅および波形整
形された後、デコーダ５で符号化される。符号化された
パケットはプリアンブルエンド検出回路６に入力し、プ
リアンブルエンドの検出が行なわれる。プリアンブルエ
ンド検出信号6aは第４図（ｂ）のタイミングで検出され
る。

局装置の電源スイッチオン時には、カウンタリセットイ
ネーブル生成回路13は第４図（ｃ）に示されているよう
にイネーブル信号を出力しているので、クリアパルス生
成回路10に入力したプリアンブルエンド信号6aは該プリ
アンブルが属するブロックの最後の時点まで遅延され、
クリアパルス生成回路10からクリアパルス10aとして出
力される。このクリアパルスの出力タイミングは第４図
（ｄ）のようになる。クリアパルス10aが出力される
と、該ビットカウンタ19およびブロックカウンタ20はク
リアされ、ビットカウンタ19は０、ブロックカウンタ20
は１になる。

さて、該Ａ局装置がマスタパケットMP1を受信すると、
パケットタイプ判別回路９は受信パケットがマスタパケ
ットであることを制御ピットから検出し、マスタパケッ
ト検出信号9a（第４図（ｆ））を出力する。このマスタ
パケット検出信号9aがカウンタリセットイネーブル生成
回路13に入力すると該カウンタリセットイネーブル生成
回路13はその出力をディセーブルに変える。このためマ
スタパケットが検出された後は、クリアパルス生成回路
10はクリアパルスを出力しなくなる。したがって、ビッ
トカウンタ19およびブロックカウンタ20はプリアンブル
エンド信号6aに基づいてクリアされることはなくなり、
クロック発生回路18から出力されるクロックに基づいて
フリーラン（free run）を行なう。

ビットカウンタ19は１ブロックに相当するクロックをカ
ウントするとキャリを出力する。これによってブロック
カウンタ20は１ずつカウントアップする。該ブロックカ
ウンタ20は１フレームを構成するブロック数と等しいカ
ウント値（例えば、215）になると、０のカウント値に
戻るように作られており、またブロックカウンタ20の出
力側のラインにはブロックカウンタ20のカウント値が常
に出力されるようになっているので、ブロックカウンタ
20が０に戻ると、該ブロックカウンタ20に次のキャリが
入力するまで、該出力ラインには０が送出される。

カウンタリセットイネーブル生成回路13は最初のマスタ
パケットMP1によってディセーブルにされた後はブロッ
クカウンタ20の出力が０の時にはイネーブル信号を出力
し、０以外の時にはディセーブル信号を出力する（第５
図（ｃ）参照）。

したがって、前述のようにブロックカウンタ20が１フレ
ームを構成するブロック数と等しいカウント値になり、
ビットカウンタ19からの次のキャリ信号で０に戻ると、
前記カウンタリセットイネーブル生成回路13はイネーブ
ル信号を出力する。この時点は、次のマスタパケットMP
2がＡ局装置に入力してくる時点と一致し、Ａ局装置に
マスタパケットMP2が入力してくると、該マスタパケッ
トMP2のプリアンブルエンド信号6aに基づくクリアパル
ス10aがクリアパルス生成回路10から出力され、ビット
カウンタ19とブロックカウンタ20をクリアする。

このようにして、Ａ局装置はマスタパケットを送出して
いるマスタ局と同期する。なお、前記したようなカウン
タリセットイネーブル信号を出力するカウンタリセット
イネーブル生成回路13の具体的な回路は、後で詳細に説
明する。

次に、第４図のタイムチャートを用いて、メモリ書込回
路11および回線状態記憶装置17の動作を説明する。メモ
リ書込回路11にはブロックカウンタ20の出力であるカウ
ント値（第４図（ｅ））が入力している。メモリ書込回
路11はこのカウント値をアドレスとして、回線状態記憶
装置17をアクセスする。またメモリ書込回路11には、キ
ャリア検出回路23から出力されるキャリア検出信号23
a、衝突検出回路24から出力される衝突検出信号24a、プ
リアンブルエンド検出回路６から出力されるプリアンブ
ルエンド信号6a、パケットタイプ判別回路９から出力さ
れるマスタパケット、回線交換パケットおよびパケット
交換パケットのパケットの識別信号が入力し、これらの
信号はメモリ書込回路11を通って回線状態記憶装置17の
前記アドレスに書き込まれる。

第５図は回線状態記憶装置17に記憶されたデータの概念
図を示す。図中の＃０〜＃215はアドレス、CSはキャリ
ア検出信号、Ｃは衝突検出信号、PEはプリアンブルエン
ド信号、残りのビッドＤはパケットの識別信号を示す。

次に、Ａ局装置の利用者回路の端末制御機26から送信要
求があると、この送信要求がパケット交換による送信要
求であるとパケット交換インターフェース15を介して、
一方、回線交換による送信要求であると回線交換インタ
ーフェース16を介して出力される。この送信要求の信号
は送出ブロック選択手段27に入力する。これと同時又は
ほぼ同時に適当なタイミングで送信機32からデータが送
信バッファメモリ31へ送られる。

送出ブロック選択手段27は送信要求の信号を受けると、
メモリ読出回路28によって読み出された回線状態記憶装
置17の情報から、自局の送出すべきブロックを決定す
る。この動作はソフト的に行なわれるので、第６図のフ
ローチャートで説明する。

Ａ局装置の電源スイッチがオンにされると、送出ブロッ
ク選択手段27は動作を開始し、メモリ読出回路28から読
み出された回線状態記憶装置17の情報を参照することに
より、１フレーム期間の間にで伝送路上にマスタパケッ
トがあるかどうか調べる（ステップS1、ステップS2）。
そして、マスタパケットがあると、ステップS5に進む。

ステップS5では、パケット交換送信要求があったかどう
かの判断がなされる。イエスであると回線状態記憶装置
17よりパケット交換エリアをさがし、そのエリア中のブ
ロックを乱数で求めてレジスタ29に書く（ステップS
6）。パケット交換エリアは回線状態記憶装置17中のデ
ータ領域Ｄ（第５図参照）を参照することにより求めら
れる。

ステップS5がノウの時あるいはステップS6の処理１終了
した時には、Ａ局装置が前フレームで回線交換パケット
を送信したかどうか判断する（ステップS7）。Ａ局装置
が前フレームで回線交換パケットを送信していると、次
のステップS8に進み、自局が送信したブロックより前の
ブロック、換言すれば、マスタパケットの第０ブロック
から自局が送信したブロックまでの間に、送信を中止し
たブロックがあったかどうかの判断が前記回線状態記憶
装置17のデータ領域Ｄを参照することにより行なわれ
る。送信を中止したブロックがあった場合には空いたブ
ロック数だけ前に詰めたブロック番号がレジスタ29に書
き込まれる（ステップS9）。この時、ブロック番号が０
になると、自局がマスタ局になったと自覚する。一方、
自局が送信したブロックより前のクロックで送信を中止
したブロックがないときには、前回と同じブロック番号
がレジスタ29に書き込まれる（ステップS10）。

次いで、回線交換の送信要求があったかどうかの判断が
行なわれる（ステップS11）。回線交換の送信要求があ
った時には、回線状態記憶装置17より回線交換エリアで
送られている最後のブロックをさがし、その次のブロッ
クがレジスタ29に書き込まれる（ステップS12）。ステ
ップS12の処理が終了した時、又はステップS11で回線交
換の送信要求がない時にはステップS13に進み、電源ス
イッチがオンの間はステップS5からステップS12までの
処理が繰返し行なわれる。

以上の処理により、回線交換の送信要求があった時に
は、回線交換エリアの最後のブロックの次のブロック番
号がレジスタ29に書き込まれ、また、パケット交換の送
信要求があった時には、回線交換エリアのブロック番号
が乱数で選択され、レジスタ29に書き込まれる。

再び、第１図を参照して説明する。レジスタ29に送信の
ためのブロック信号が書き込まれると、該ブロック番号
はブロックカウンタ20から送出されるブロック番号とコ
ンパレータ22で比較され、一致すると、一致信号22aが
送信論理回路25が送られる。送信論理回路25は、一致信
号22aが入力して来ると、送信バッファメモリ31に格納
されている送信パケットを、送信タイミング生成回路21
で作られた送信タイミングで送出する。また送信バッフ
ァメモリ31ではオーバヘッド書込み装置30から送られて
くるオーバヘッドと送信機32から送られてくるデータと
が組み合されて、所定のフォーマットの送信パケットが
形成される。

（２）伝送路１上にマスタパケットがない時、（送信要
求のあったＡ局装置がマスタ局になる時）伝送路１上にマスタパケットがないことは、送出ブロッ
ク選択手段27によって検出される。すなわち、第６図の
ステップS1〜S3の処理で、送信要求があるまでの期間に
マスタパケットが伝送路上に現われたかどうかを判断
し、マスタパケットがないと判断すると、自局がマスタ
局になる準備をする。具体的には、ステップS4におい
て、マスタパケット送出ブロック、例えば第０ブロック
をレジスタ29に書く。また、マスタ局になったことを示
す信号をオーバヘッド書込み装置30へ送出する。次い
で、ブロックカウンタ20の出力値が０になり、Ａ局装置
からのマスタパケットの送出が成功すると、マスタ局に
なったことを示す信号がカウンタリセットイネーブル生
成回路13に送られる。

カウンタリセットイネーブル生成回路13は送出ブロック
選択手段27からマスタ局になったことを示す信号を受け
取ると、それ以後は第７図に示されているように、ディ
セーブル信号13aを常に出力する。このため、クリアパ
ルス生成回路10からクリアパルスは出力されず、ビット
カウンタ19およびブロックカウンタ20はクリアされな
い。したがって、ブロックカウンタ30は自分自信のカウ
ント値が予め設定された最大値（例えば、215）になる
と、０カウント値に戻る動作を繰り返す。すなわち、Ａ
局装置が自分で同期信号を作ることになる。一方、オー
バヘッド書込み装置30はマスタパケットのフラグをパケ
ットの制御ビットに立てる動作を行なう。

前記のように、第０ブロックがレジスタ29に書き込まれ
ると、コンパレータ22はこのレジスタ29のブロック番号
とブロックカウンタ20から送られてくるブロック番号と
を比較し、両者が一致すると、一致信号22aを送信論理
回路25に出力する。送信論理回路25は一致信号22aを受
けると、前記（１）で述べたと同じ動作で、送信バッフ
ァメモリ31に格納されているマスタパケットをエンコー
ダ33、送信アンプ34およびＴコネクタ（タップ）３を経
て伝送路１に送出する。

このようにして、Ａ局装置はマスタ局となり、データパ
ケットの送信が行なわれる。

なお、本実施例においては、Ａ局装置が一旦マスタ局に
なると、該Ａ局装置から送出するデータがなくなって
も、該Ａ局装置の電源スイッチがオフにされて、動作を
停止するまでマスタパケットを送出することを付け加え
ておく。

次に、Ａ局装置のカウンタリセットイネーブル生成回路
13の一具体回路例を第８図で説明する。図示されている
ように、カウンタリセットイネーブル生成回路13はマス
タのブロック番号、例えば、０を記憶しているレジスタ
13b、該レジスタ13bに保持されている値とブロックカウ
ンタ20からのカウント値とを比較し、一致すると一致信
号を出力するコンパレータ13c、第１のフリップフロッ
プ13d、第２のフリップフロップ13e、Ｄフリップフロッ
プ13fおよび図示のゲート回路13g〜13jで構成されてい
る。

この回路において、Ａ局装置の電源スイッチがオンにさ
れると、イニシャルセット信号が第１、第２のフリップ
フロップ13d,13eおよびＤフリップフロップ13fのリセッ
ト端子に入力し、リセットされる。このため、第１のフ
リップフロップ13dは出力はＬレベル、Ｄフリップフロ
ップ13fのＱ出力はＨレベルとなり、アンドゲート13gの
出力信号レベルはＨとなる。これはイネーブルを意味
し、オアゲート13hを介してクリアパルス生成回路10に
出力される。

さて、第４図に示されているように、マスタパケット検
出信号9aがアンドゲート13iの一つの入力端子に入力し
てくると、この信号9aは開状態にあるアンドゲート13i
を通って第１のフリップフロップ13dをセットする。こ
れによって、アンドゲート13gは閉じアンドゲート13jが
開き、オアゲート13hからはディセーブルを示すＬレベ
ルの信号が出力する。その後、ブロックカウンタ20のカ
ウント値が一巡して０に戻ると、コンパレータ13cから
１ブロック期間のＨレベルの一致信号が出力される。こ
のため、該一致信号はアンドゲート13jおよびオアゲー
ト13hを通って、イネーブル信号として出力される。ブ
ロックカウンタ20のカウント値が０の期間を過ぎると、
コンパレータ13cの出力は再びＬレベルに戻り、カウン
タリセットイネーブル生成回路13の出力はディセーブル
になる。

一方、Ａ局装置がスイッチオンになった時、回線上にマ
スタパケットが存在せず、Ａ局装置がマスタ局になる時
の動作は次のようになる。

まず、イニシャルリセット信号により、第１、第２のフ
リップフロップ13a,13eおよびＤフリップフロップ13fが
リセットされカウンタリセットイネーブル生成回路13か
らはイネーブル信号が出力される。その後、自局がマス
タ局になったことを示す自局マスタ信号27aが入力する
と、第２のフリップフロップ13eはセットされ、その出
力はＨレベルになる。この状態の時、ブロックカウンタ
20の出力値が０になり、レジスタ13bの値と一致する
と、すなわち、Ａ局装置からマスタパケットが送出され
ると、コンパレータ13cから一致信号が出力され、Ｄフ
リップフロップ13fの出力はＬレベルになる。このた
め、アンドゲート13gは閉じ、オアゲート13hからＬレベ
ルの信号が出力されることになる。すなわち、カウンタ
リセットイネーブル生成回路13からはディセーブル信号
が出力されることになる。このディセーブル信号は、自
局の電源スイッチがオフにされるまで出力される。

上記の実施例で説明したハイブリッド交換型ディジタル
信号伝送方式は、次の変形が可能である。

（１）回線交換およびパケット交換で送出されるデータ
のパケット長は、１ブロック長に限定されず、複数のブ
ロック長を有していてもよい。

（２）パケット交換をしたい局装置は、フレーム内の回
線交換をしているエリア以外のエリア（パケット交換エ
リア）において、乱数で送出ブロックを求めることな
く、該エリアの最初のブロックより１または複数のブロ
ックに対して順次パケットを送出するようにしてもよ
い。

（３）パケット交換をしたい局は、パケット交換エリア
において、任意のタイミングで、任意のパケット長のパ
ケットを送出するようにしてもよい。

（４）１フレーム内に回線交換エリアが占める最大ブロ
ック数を設定することにより、常にパケット交換エリア
を確保するようにすることができる。

（５）１フレーム内に回線交換エリアが占める最大ブロ
ック数を設定しないようにすることにより、パケット交
換より回線交換に優先度をもたせることができる。

（発明の効果）以上の説明から明らかなように、本発明によれば、つぎ
のような効果が達成される。

（１）簡単な構成で、回線交換とパケット交換サービス
を同時に同一伝送線路上に実現でき、かつ回線の使用効
率を上げ、幅広いサービスを提供できる。

（２）回線交換エリアのブロックに空きができると、そ
の後のブロックで回線交換の送信をしているデータパケ
ットが前詰めにされる。このため、回線交換エリアに空
きのブロックが発生せず、また、前詰めされた分パケッ
ト交換エリアが大きくなるので、回線の使用効率が上が
る。

（３）予め、回線交換エリアとパケット交換エリアを固
定的に設定しないので、回線交換エリアに空きブロック
が生ずることがなくなり、回線の使用効率がよい。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のプリアンブルエンド検出回路とクリアパルス生成回
路の出力信号のタイムチャート、第３図は本実施例によ
る回線交換エリアとパケット交換エリアの説明図、第４
図は送信要求のあった局がスレーブ局になる時の第１図
の主要部の信号タイムチャート、第５図は回線状態記憶
装置内に記憶されるデータの概念図、第６図は第１図の
送出ブロック選択手段の動作を説明するためのフローチ
ャート、第７図は送信要求のあった局がマスタ局になる
時の第１図の主要部の信号のタイムチャート、第８図は
第１図のカウンタリセットイネーブル生成回路の一具体
例を示すブロック図、第９図はモディファイド・イーサ
ネットにおける信号のフレーム構成を示す図、第10図は
該フレーム構成のモディファイド・イーサネットによる
通信システムの概略ブロック図を示す。１……伝送路、６……プリアンブルエンド検出回路、９
……パケットタイプ判別回路、10……クリアパルス生成
回路、11……メモリ書込回路、13……カウンタリセット
イネーブル生成回路、15……パケット交換インターフェ
ース、16……回線交換インターフェース、17……回線状
態記憶装置、22……コンパレータ、27……送出ブロック
選択手段、28……メモリ読出回路、29……レジスタ、30
……オーバヘッド書込み装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 9466−5ＫＨ０４Ｌ 11/20 Ａ

Claims

【特許請求の範囲】

【請求項１】通信ケーブル上を伝送されるディジタル信
号が、周期的に繰返される時間軸上の大枠としてのフレ
ームの中で固定的に位置付けられると共に、この通信ケ
ーブル上にタップを介して接続された各局のうち現に信
号の伝送を行う１又は複数の局が、前記フレームの中で
更に分割された時間軸上の小枠としてのブロックを単位
として専有し、時分割的に多重化されたディジタル信号
の伝送を行う多局間通信網において、最初に送信要求を行ってマスク局となった局が１フレー
ムの始めに１ブロック長のマスタパケットを送出し、他
の局は該マスタ局とシステムタイムンの同期を確立し、回線交換パケットおよびパケット交換パケットはパケッ
ト内の制御ビットにその識別符号を有し、１フレーム内の各ブロックの状態を前記識別符号に基づ
いて回線状態記憶手段に登録し、回線交換パケットの送信要求があった場合には、前記回
線状態記憶手段の内容を見て、回線交換エリアの中で送
信を中止したブロックがあるか否かを調べ、送信を中止
したブロックがある場合には空いたブロック数だけ前詰
めし、次いで、回線交換エリアの最後のブロックを見付
けて次のブロックを割当てて、該回線交換パケットを送
出し、パケット交換パケットの送信要求があった場合には、前
記回線状態記憶手段の内容に基づいて、前記回線交換エ
リア以外のエリアに割当てられたパケット交換エリアを
見付け、該パケット交換エリアの最初のブロック又は無
作為に選ばれたブロックを割当てて、該パケット交換パ
ケットを送出するようにしたことを特徴とするハイブリ
ッド交換型ディジタル信号伝送方式。
【請求項２】回線交換で伝送されるパケットの送出ブロ
ック数に上限を定めないことにより、回線交換に優先度
を持たせるようにしたことを特徴とする特許請求の範囲
第１項記載のハイブリッド交換型ディジタル信号伝送方
式。