JPH0797796B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0797796B2 JPH0797796B2 JP30369487A JP30369487A JPH0797796B2 JP H0797796 B2 JPH0797796 B2 JP H0797796B2 JP 30369487 A JP30369487 A JP 30369487A JP 30369487 A JP30369487 A JP 30369487A JP H0797796 B2 JPH0797796 B2 JP H0797796B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- control circuit
- output
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電話機のオンフックダイヤル機能部などに
用いられる電源回路に関するものである。
用いられる電源回路に関するものである。
従来、電話機におけるダイヤル発信はハンドセットを持
ち上げたオフフック状態で行っていたが、最近の電話機
のなかには、ハンドセットを置いたオンフック状態のま
まダイヤル発信を行えるものも見られる。この機能はオ
ンフックダイヤル機能と呼ばれ、これを実現する手段と
して機械式のラッチングリレーがよく用いられている。
しかしながら、機械式のラッチングリレーには機械接点
の寿命やコストなどの点に問題があるため、これに替わ
って電気的なラッチングリレーを用いたものが主流にな
りつつある。
ち上げたオフフック状態で行っていたが、最近の電話機
のなかには、ハンドセットを置いたオンフック状態のま
まダイヤル発信を行えるものも見られる。この機能はオ
ンフックダイヤル機能と呼ばれ、これを実現する手段と
して機械式のラッチングリレーがよく用いられている。
しかしながら、機械式のラッチングリレーには機械接点
の寿命やコストなどの点に問題があるため、これに替わ
って電気的なラッチングリレーを用いたものが主流にな
りつつある。
第3図はオンフックダイヤル機能部を電気的に実現した
電話機の従来例を示す回路図であり、図において1は電
話機、2,3はそれぞれ電話回線へ接続されるチップ端子
およびリング端子である。このチップ端子2およびリン
グ端子3には整流ブリッジ4が接続され、これにより電
話回線への接続時、極性について考慮しなくてよいよう
にしてある。整流ブリッジ4の正負両極端子間にはトラ
ンジスタ5,6、抵抗7,8からなるスイッチング回路9を介
して電極10a,10bが接続され、これら電路100a,10b間に
はオンフックダイヤル機能を実現するための制御回路11
と、ダイヤル機能部,スピーチネットワーク部など電話
機1の他の機能を担う他機能部回路12とが接続されてい
る。また、制御回路11にはオンフックダイヤルを行うと
き押されるオンフックダイヤルスイッチ15が接続されて
いる。この制御回路11は、オンフックダイヤルスイッチ
15のオン入力を受けたときには、スイッチング回路9を
オン動作させる信号を出力する一方、通話の終了に応答
してスイッチング回路9をオフ動作させる信号を出力す
るように構成してある。また制御回路11は第1,第2の電
源供給端子13,14を有し、第1の電源供給端子13は高抵
抗16(通常1MΩ以上)を介して整流ブリッジ4の正極端
子側に、第2の電源供給端子14は電路10aにそれぞれ接
続され、スイッチング回路9がオン状態のときには電路
10aを経て電源供給をはかる一方、スイッチング回路9
がオフ状態のときには高抵抗16を介して整流ブリッジ4
の正極端子側より電源をバックアップするように構成さ
れている。
電話機の従来例を示す回路図であり、図において1は電
話機、2,3はそれぞれ電話回線へ接続されるチップ端子
およびリング端子である。このチップ端子2およびリン
グ端子3には整流ブリッジ4が接続され、これにより電
話回線への接続時、極性について考慮しなくてよいよう
にしてある。整流ブリッジ4の正負両極端子間にはトラ
ンジスタ5,6、抵抗7,8からなるスイッチング回路9を介
して電極10a,10bが接続され、これら電路100a,10b間に
はオンフックダイヤル機能を実現するための制御回路11
と、ダイヤル機能部,スピーチネットワーク部など電話
機1の他の機能を担う他機能部回路12とが接続されてい
る。また、制御回路11にはオンフックダイヤルを行うと
き押されるオンフックダイヤルスイッチ15が接続されて
いる。この制御回路11は、オンフックダイヤルスイッチ
15のオン入力を受けたときには、スイッチング回路9を
オン動作させる信号を出力する一方、通話の終了に応答
してスイッチング回路9をオフ動作させる信号を出力す
るように構成してある。また制御回路11は第1,第2の電
源供給端子13,14を有し、第1の電源供給端子13は高抵
抗16(通常1MΩ以上)を介して整流ブリッジ4の正極端
子側に、第2の電源供給端子14は電路10aにそれぞれ接
続され、スイッチング回路9がオン状態のときには電路
10aを経て電源供給をはかる一方、スイッチング回路9
がオフ状態のときには高抵抗16を介して整流ブリッジ4
の正極端子側より電源をバックアップするように構成さ
れている。
従来の電話機1では、オンフックダイヤル機能を担う電
源回路が上記のように構成され、オンフックダイヤルの
動作は次のにようにして行われる。
源回路が上記のように構成され、オンフックダイヤルの
動作は次のにようにして行われる。
スイッチング回路9がオフとなっていて電源側である整
流ブリッジ4から電路10aが切り離されたスタンバイの
状態のもとで、オンフックダイヤルスイッチ15を押す
と、そのオン入力を受けて制御回路11からはスイッチン
グ回路9のトランジスタ6をオンにするハイレベルの信
号が出力される。これによりスイッチング回路9のトラ
ンジスタ5もオンとなり、整流ブリッジ4と電路10aと
が接続され、他機能部回路12へ電流が供給されてダイヤ
ル発信が可能な状態となる。またスイッチング回路9が
オンすることにより、制御回路11は第2の電源供給端子
14より電源供給を受ける。
流ブリッジ4から電路10aが切り離されたスタンバイの
状態のもとで、オンフックダイヤルスイッチ15を押す
と、そのオン入力を受けて制御回路11からはスイッチン
グ回路9のトランジスタ6をオンにするハイレベルの信
号が出力される。これによりスイッチング回路9のトラ
ンジスタ5もオンとなり、整流ブリッジ4と電路10aと
が接続され、他機能部回路12へ電流が供給されてダイヤ
ル発信が可能な状態となる。またスイッチング回路9が
オンすることにより、制御回路11は第2の電源供給端子
14より電源供給を受ける。
通話を終えて制御回路11内部のフックスイッチがオンす
ると、制御回路11からはトランジスタ6をオフにするロ
ーレベルの信号が出力される。これによりスイッチング
回路9のトランジスタ5もオフとなり、整流ブリッジ4
と電路10aの間が遮断され他機能部回路12への電源供給
が断たれる。しかも制御回路11については、この後も高
抵抗16を介して第1の電源供給端子13より電源供給を受
けるので、スイッチング回路9はオフ状態がそのまま保
持される。
ると、制御回路11からはトランジスタ6をオフにするロ
ーレベルの信号が出力される。これによりスイッチング
回路9のトランジスタ5もオフとなり、整流ブリッジ4
と電路10aの間が遮断され他機能部回路12への電源供給
が断たれる。しかも制御回路11については、この後も高
抵抗16を介して第1の電源供給端子13より電源供給を受
けるので、スイッチング回路9はオフ状態がそのまま保
持される。
従来の電話機1における上記のような電源回路の構成で
は、制御回路11が電源バックアップ用の高抵抗16を介し
て常に電源側つまり整流ブリッジ4側に接続されている
ため、回線オフ時すなわちスイッチング回路9がオフと
なっていて電話機が使用されないときでも微小電流が流
れ続け、無駄な電力消費を強いられるという問題点があ
った。
は、制御回路11が電源バックアップ用の高抵抗16を介し
て常に電源側つまり整流ブリッジ4側に接続されている
ため、回線オフ時すなわちスイッチング回路9がオフと
なっていて電話機が使用されないときでも微小電流が流
れ続け、無駄な電力消費を強いられるという問題点があ
った。
また回線オフ時の制御回路11に対する電源バックアップ
を実効あるものとするために上記高抵抗16の値は無制限
に大きくできないが、一方で日本国内においては、回線
オフ時のチップ端子2,リング端子3間のインピーダンス
を1MΩ以上としなければならない規定があり、また国外
においてはFCC.Part 68.312(連邦通信委員会の規則の
パート68.312)に示されるように上記インピーダンスを
10MΩ以上としなければならない規定があるため、高抵
抗16がこれらの規定に外れるような低い値となる場合
は、この高抵抗16に替えて電源バックアップ用の電池を
別に用意しなければならないという問題点もあった。
を実効あるものとするために上記高抵抗16の値は無制限
に大きくできないが、一方で日本国内においては、回線
オフ時のチップ端子2,リング端子3間のインピーダンス
を1MΩ以上としなければならない規定があり、また国外
においてはFCC.Part 68.312(連邦通信委員会の規則の
パート68.312)に示されるように上記インピーダンスを
10MΩ以上としなければならない規定があるため、高抵
抗16がこれらの規定に外れるような低い値となる場合
は、この高抵抗16に替えて電源バックアップ用の電池を
別に用意しなければならないという問題点もあった。
この発明は、このような問題点を解消するためになされ
たもので、非使用時の入力インピーダンスが原理的に無
限大となり、電源バックアップ用電池も不用な電源回路
を得ることを目的とする。
たもので、非使用時の入力インピーダンスが原理的に無
限大となり、電源バックアップ用電池も不用な電源回路
を得ることを目的とする。
この発明に係る電源回路は、制御回路の第1の電源供給
端子をスイッチング回路を介して電源に接続し、前記制
御回路の出力で前記スイッチング回路をオン・オフ動作
させるようにした電源回路において、抵抗およびコンデ
ンサからなる積分回路とスイッチとの直列回路を電源に
接続し、積分回路の出力を前記制御回路の第2の電源供
給端子への電源およびラッチ機能部への入力信号として
与えるように接続し、前記制御回路に入力信号が与えら
れたときに前記スイッチング回路をオン動作させるよう
にしている。
端子をスイッチング回路を介して電源に接続し、前記制
御回路の出力で前記スイッチング回路をオン・オフ動作
させるようにした電源回路において、抵抗およびコンデ
ンサからなる積分回路とスイッチとの直列回路を電源に
接続し、積分回路の出力を前記制御回路の第2の電源供
給端子への電源およびラッチ機能部への入力信号として
与えるように接続し、前記制御回路に入力信号が与えら
れたときに前記スイッチング回路をオン動作させるよう
にしている。
この発明においては、スイッチのオン動作により生成さ
れる積分回路の出力が制御回路の電源および入力信号と
して与えられ、その入力信号が制御回路に与えられたと
きにスイッチング回路がオン動作する一方、スイッチン
グ回路がオフとなった非使用時にはスイッチのオフによ
って制御回路も電源から完全に切り離され電源回路の入
力インピーダンスは無限大となる。
れる積分回路の出力が制御回路の電源および入力信号と
して与えられ、その入力信号が制御回路に与えられたと
きにスイッチング回路がオン動作する一方、スイッチン
グ回路がオフとなった非使用時にはスイッチのオフによ
って制御回路も電源から完全に切り離され電源回路の入
力インピーダンスは無限大となる。
第1図はこの発明による電源回路を電話機のオンフック
ダイヤル機能部に適用した一実施例を示す回路図であ
り、1〜14は上記従来装置と全く同一のものである。オ
ンフックダイヤルを行うとき押されるオンフックダイヤ
ルスイッチ15は、抵抗17とコンデンサ18からなる積分回
路19と直列に接続され、この直列回路が整流ブリッジ4
の正負両極端子間に接続されている。そして積分回路19
の出力端子すなわち抵抗17とコンデンサ18の接続点20
は、抵抗21を介して制御回路11の第1の電源供給端子
に、また入力バッファ回路22を介して制御回路11の入力
端子にそれぞれ接続されている。上記入力バッファ回路
22にはシュミット回路が用いられ、そのスレッシュホー
ルド電圧VTHは制御回路11を構成するIIL,CMOSなどの論
理素子の最低動作電源電圧VCCminよりも高く設定されて
いる。
ダイヤル機能部に適用した一実施例を示す回路図であ
り、1〜14は上記従来装置と全く同一のものである。オ
ンフックダイヤルを行うとき押されるオンフックダイヤ
ルスイッチ15は、抵抗17とコンデンサ18からなる積分回
路19と直列に接続され、この直列回路が整流ブリッジ4
の正負両極端子間に接続されている。そして積分回路19
の出力端子すなわち抵抗17とコンデンサ18の接続点20
は、抵抗21を介して制御回路11の第1の電源供給端子
に、また入力バッファ回路22を介して制御回路11の入力
端子にそれぞれ接続されている。上記入力バッファ回路
22にはシュミット回路が用いられ、そのスレッシュホー
ルド電圧VTHは制御回路11を構成するIIL,CMOSなどの論
理素子の最低動作電源電圧VCCminよりも高く設定されて
いる。
次に上記実施例の動作を第2図(a)〜(d)に示す波
形図を参照しながら説明する。第2図(a)はオンフッ
クダイヤル15のオン・オフ動作を示す波形図、同図
(b)は積分回路19の出力波形図、同図(c)は第1の
電源供給端子13からの電源供給に対応付けられる制御回
路11の動作区間を示す波形図、同図(d)はスイッチン
グ回路9のオン・オフ動作を示す波形図である。
形図を参照しながら説明する。第2図(a)はオンフッ
クダイヤル15のオン・オフ動作を示す波形図、同図
(b)は積分回路19の出力波形図、同図(c)は第1の
電源供給端子13からの電源供給に対応付けられる制御回
路11の動作区間を示す波形図、同図(d)はスイッチン
グ回路9のオン・オフ動作を示す波形図である。
スイッチング回路9がオフとなっているスタンバイの状
態のもとで、オンフックダイヤルスイッチ15を押すと、
積分回路19の抵抗17を通してコンデンサ18が充電され、
積分回路19の出力は第2図(b)に示すようにゆるやか
に立ち上がる。上記したように入力バッファ回路22のス
レッシュホールド電圧VTHは制御回路11の論理素子の最
低動作電源電圧VCCminより低く設定されているので、積
分回路11の出力レベルがVCCminの電圧を越えた時点で先
ず制御回路11が動作可能状態となり、その後積分回路11
の出力レベルがVTHの電圧を越えると入力バッファ回路2
2の出力がハイレベルとなり、これを受けて制御回路11
からスイッチング回路9のトランジスタ6をオンにする
ハイレベルの信号が出力され、スイッチング回路9のト
ランジスタ5,6がオンとなる。このあとオンフックダイ
ヤルスイッチ15を離すと、積分回路19の出力はゆるやか
にレベル降下して、第1の電源供給端子13からは制御回
路回路11に有効な電源供給が行われなくなるが、すでに
スイッチング回路9がオンとなって制御回路11へは第2
の電源供給端子14より電源供給が行われる状態となって
いるので、制御回路11の動作状態はそのまま保持され
る。以上の動作において、オンフックダイヤルスイッチ
15のオン入力は積分回路19の出力に変換されてから制御
回路11の入力信号となるので、オン入力に生じるチャタ
リングが積分回路19によって除去されることになり、し
たがってチャタリングに起因する異常動作は確実に回避
される。
態のもとで、オンフックダイヤルスイッチ15を押すと、
積分回路19の抵抗17を通してコンデンサ18が充電され、
積分回路19の出力は第2図(b)に示すようにゆるやか
に立ち上がる。上記したように入力バッファ回路22のス
レッシュホールド電圧VTHは制御回路11の論理素子の最
低動作電源電圧VCCminより低く設定されているので、積
分回路11の出力レベルがVCCminの電圧を越えた時点で先
ず制御回路11が動作可能状態となり、その後積分回路11
の出力レベルがVTHの電圧を越えると入力バッファ回路2
2の出力がハイレベルとなり、これを受けて制御回路11
からスイッチング回路9のトランジスタ6をオンにする
ハイレベルの信号が出力され、スイッチング回路9のト
ランジスタ5,6がオンとなる。このあとオンフックダイ
ヤルスイッチ15を離すと、積分回路19の出力はゆるやか
にレベル降下して、第1の電源供給端子13からは制御回
路回路11に有効な電源供給が行われなくなるが、すでに
スイッチング回路9がオンとなって制御回路11へは第2
の電源供給端子14より電源供給が行われる状態となって
いるので、制御回路11の動作状態はそのまま保持され
る。以上の動作において、オンフックダイヤルスイッチ
15のオン入力は積分回路19の出力に変換されてから制御
回路11の入力信号となるので、オン入力に生じるチャタ
リングが積分回路19によって除去されることになり、し
たがってチャタリングに起因する異常動作は確実に回避
される。
回線をオフにする場合には、オンフックダイヤルスイッ
チ15を再度押すことに応答して、制御回路11からトラン
ジスタ6をオフにするローレベルの信号が出力され、ス
イッチング回路9がオフとなる。そして、この回線オフ
の状態では、チップ端子2,リング端子3より見た入力イ
ンピーダンス2は原理的に無限大となる。
チ15を再度押すことに応答して、制御回路11からトラン
ジスタ6をオフにするローレベルの信号が出力され、ス
イッチング回路9がオフとなる。そして、この回線オフ
の状態では、チップ端子2,リング端子3より見た入力イ
ンピーダンス2は原理的に無限大となる。
なお、上記実施例では、電話機1のオンフックダイヤル
機能部に適用した場合について説明したが、これに限ら
ず他の装置の電源回路に適用しても同様の機能を発揮す
ることができる。
機能部に適用した場合について説明したが、これに限ら
ず他の装置の電源回路に適用しても同様の機能を発揮す
ることができる。
以上のようにこの発明によれば、スイッチのオン動作に
より生成される積分回路の出力を制御回路の電源および
入力信号として与え、入力信号が制御回路に与えられた
ときにその出力に基づきスイッチング回路をオン動作さ
せるように構成したので、スイッチング回路がオフとな
る非使用時にはスイッチのオフによって制御回路も電源
から完全に切り離され、無駄な電力消費がなく電源回路
の入力インピーダンスを原理的に無限大にすることがで
き、したがってオンフックダイヤル機能を有する電話機
に適用した場合にも電源バックアップ用電池を必要とし
ないという効果がある。
より生成される積分回路の出力を制御回路の電源および
入力信号として与え、入力信号が制御回路に与えられた
ときにその出力に基づきスイッチング回路をオン動作さ
せるように構成したので、スイッチング回路がオフとな
る非使用時にはスイッチのオフによって制御回路も電源
から完全に切り離され、無駄な電力消費がなく電源回路
の入力インピーダンスを原理的に無限大にすることがで
き、したがってオンフックダイヤル機能を有する電話機
に適用した場合にも電源バックアップ用電池を必要とし
ないという効果がある。
第1図はこの発明による電源回路の一実施例を示す回路
図、第2図はその動作を示す波形図、第3図は従来の電
源回路を示す回路図である。 図において、9はスイッチング回路、11は制御回路、13
は第1の電源供給端子、14は第2の電源供給端子、15は
オンフックダイヤルスイッチ、17は抵抗、18はコンデン
サ、19は積分回路である。 なお、各図中同一符号は同一または相当部分を示す。
図、第2図はその動作を示す波形図、第3図は従来の電
源回路を示す回路図である。 図において、9はスイッチング回路、11は制御回路、13
は第1の電源供給端子、14は第2の電源供給端子、15は
オンフックダイヤルスイッチ、17は抵抗、18はコンデン
サ、19は積分回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項1】制御回路の第1の電源供給端子をスイッチ
ング回路を介して電源に接続し、前記制御回路の出力で
前記スイッチング回路をオン・オフ動作させるようにし
た電源回路において、抵抗およびコンデンサからなる積
分回路とスイッチとの直列回路を電源に接続し、積分回
路の出力を前記制御回路の第2の電源供給端子への電源
および制御回路への入力信号として与えるように接続
し、前記制御回路に入力信号が与えられたときに前記ス
イッチング回路をオン動作させるようにしたことを特徴
とする電源回路。 - 【請求項2】前記積分回路の出力の前記制御回路への入
力は、制御回路を構成する論理素子の最低動作電源電圧
よりも高く設定されたスレッシュホールド電圧を持つ入
力バッファ回路を介して行うようにした特許請求の範囲
第1項記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30369487A JPH0797796B2 (ja) | 1987-11-30 | 1987-11-30 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30369487A JPH0797796B2 (ja) | 1987-11-30 | 1987-11-30 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144764A JPH01144764A (ja) | 1989-06-07 |
| JPH0797796B2 true JPH0797796B2 (ja) | 1995-10-18 |
Family
ID=17924116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30369487A Expired - Lifetime JPH0797796B2 (ja) | 1987-11-30 | 1987-11-30 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797796B2 (ja) |
-
1987
- 1987-11-30 JP JP30369487A patent/JPH0797796B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01144764A (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113523A (ja) | 電話機におけるラツチング・リレ−駆動回路 | |
| US4539438A (en) | Active impedance transformer assisted line feed circuit with supervision filtering | |
| US4794640A (en) | Switching control apparatus for intercom-telephone sets | |
| JPH0797796B2 (ja) | 電源回路 | |
| US3835258A (en) | Ring trip circuit | |
| US4166930A (en) | Transient free ring relay circuit for arbitrary time switching | |
| US5317634A (en) | Telephone subset arrangement | |
| JPS60103896A (ja) | 局線インタフエ−ス回路 | |
| JP2546098Y2 (ja) | 充電回路 | |
| JPH039647A (ja) | ファクシミリ装置 | |
| KR960000612Y1 (ko) | 사설 교환기의 가입자 인터페이스 회로 | |
| KR850002664Y1 (ko) | 외부전원 공급장치가 필요없는 온 후크 다이얼막 전화장치 | |
| JPH0213987B2 (ja) | ||
| JPH0422588Y2 (ja) | ||
| JPS61283264A (ja) | メモリダイヤル電話機 | |
| JPS6338593Y2 (ja) | ||
| JP2837561B2 (ja) | コードレス電話機の電源回路 | |
| JPS6314523Y2 (ja) | ||
| JP2832762B2 (ja) | 公衆電話機 | |
| EP0199865A1 (en) | Active impedance transformer-assisted line feed circuit with filtering function of supervision signals | |
| JPH0541757A (ja) | バツクアツプ方式 | |
| JPS61283261A (ja) | ダイヤル確認音回路 | |
| JPH02183925A (ja) | フック検出回路 | |
| JPH0375105B2 (ja) | ||
| JPS60259027A (ja) | コ−ドレス電話装置 |