JPH079909B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH079909B2 JPH079909B2 JP5576687A JP5576687A JPH079909B2 JP H079909 B2 JPH079909 B2 JP H079909B2 JP 5576687 A JP5576687 A JP 5576687A JP 5576687 A JP5576687 A JP 5576687A JP H079909 B2 JPH079909 B2 JP H079909B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- polysilicon layer
- crystal silicon
- semiconductor device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔概要〕 ポリシリコンによるゲッタリング技術において、素子形
成工程中に発生する反りを減少させるために、二枚の単
結晶シリコンウエーハの間にポリシリコン層を形成し
て、二枚のウエーハを一体化し、このウエーハ上に半導
体素子を形成する半導体素子の製造方法。
成工程中に発生する反りを減少させるために、二枚の単
結晶シリコンウエーハの間にポリシリコン層を形成し
て、二枚のウエーハを一体化し、このウエーハ上に半導
体素子を形成する半導体素子の製造方法。
本発明は、半導体素子の製造工程中に発生する欠陥や混
入する重金属を除去する目的で行われるゲッタリング技
術に係り、特に単結晶シリコンウエーハの変形防止方法
に関するものである。
入する重金属を除去する目的で行われるゲッタリング技
術に係り、特に単結晶シリコンウエーハの変形防止方法
に関するものである。
近年半導体素子の高集積化、微細化は著しく、それに伴
い材料となる半導体基板は益々欠陥のない高品質のもの
が要求されている。
い材料となる半導体基板は益々欠陥のない高品質のもの
が要求されている。
しかしCZ法により製造されたシリコン基板等の半導体基
板にはppmレベルの酸素や炭素或いはpptレベルの重金属
である鉄（Fe）や銅（Cu）等が含まれている。
板にはppmレベルの酸素や炭素或いはpptレベルの重金属
である鉄（Fe）や銅（Cu）等が含まれている。
このうちで最も濃度の高い酸素は過飽和状態で固溶して
おり、素子製造プロセスの熱処理を受けると析出し、転
位や積層欠陥等を発生させる。
おり、素子製造プロセスの熱処理を受けると析出し、転
位や積層欠陥等を発生させる。
又、素子製造プロセスは清浄雰囲気で行われるが、装置
やガスや水等から混入する不純物も比較的多い。そして
これらの欠陥や不純物が素子の活性領域に存在すると、
素子の電気的特性を劣化させることが実験で確かめられ
ている。
やガスや水等から混入する不純物も比較的多い。そして
これらの欠陥や不純物が素子の活性領域に存在すると、
素子の電気的特性を劣化させることが実験で確かめられ
ている。
従って高品質の半導体素子を歩留まり良く製造するため
には、上記の欠陥や不純物を制御或いは除去し、素子の
活性領域を清浄化することが必要である。
には、上記の欠陥や不純物を制御或いは除去し、素子の
活性領域を清浄化することが必要である。
以上のような状況から実施に際して副作用のないゲッタ
リング技術の適用が可能な半導体素子の製造方法が要望
されている。
リング技術の適用が可能な半導体素子の製造方法が要望
されている。
従来のゲッタリング技術には種々のものがあるが、単結
晶シリコンウエーハにおいては簡便であり且つ効果の大
きな、ポリシリコン層の形成によるゲッタリング技術が
一般に広く用いられており、単結晶シリコンウエーハに
ポリシリコン層を形成したものも既に市販されている。
晶シリコンウエーハにおいては簡便であり且つ効果の大
きな、ポリシリコン層の形成によるゲッタリング技術が
一般に広く用いられており、単結晶シリコンウエーハに
ポリシリコン層を形成したものも既に市販されている。
従来のゲッタリング技術におけるポリシリコン層の形成
を第２図により説明する。
を第２図により説明する。
図において、単結晶シリコンウエーハ１の裏面の全面或
いは一部にポリシリコン層３をCVDにより形成してお
り、この場合にポリシリコンのグレイン及び単結晶シリ
コンウエーハ１とポリシリコン層３の界面に形成された
歪層２が不純物を捕獲するゲッタシンクとして働くもの
と考えられている。
いは一部にポリシリコン層３をCVDにより形成してお
り、この場合にポリシリコンのグレイン及び単結晶シリ
コンウエーハ１とポリシリコン層３の界面に形成された
歪層２が不純物を捕獲するゲッタシンクとして働くもの
と考えられている。
以上説明の従来のゲッタリング技術で問題となるのは、
ポリシリコン層を単結晶シリコンウエーハの裏面のみ或
いは裏面と表面の一部に形成しているために、素子形成
プロセスを経ると単結晶シリコンとポリシリコンの熱膨
張率の差により単結晶シリコンウエーハが反るという問
題が生じることである。
ポリシリコン層を単結晶シリコンウエーハの裏面のみ或
いは裏面と表面の一部に形成しているために、素子形成
プロセスを経ると単結晶シリコンとポリシリコンの熱膨
張率の差により単結晶シリコンウエーハが反るという問
題が生じることである。
この単結晶シリコンウエーハの反りは、素子の微細化及
びウエーハの大口径化に伴い、より一層の低減化が望ま
れている。
びウエーハの大口径化に伴い、より一層の低減化が望ま
れている。
本発明は以上のような状況から簡単且つ容易に実施し得
る半導体素子の製造方法の提供を目的としたものであ
る。
る半導体素子の製造方法の提供を目的としたものであ
る。
上記問題点は、二枚の単結晶シリコンウエーハの間にポ
リシリコン層を形成して、二枚のウエーハを一体化し、
この単結晶シリコンウエーハ上に半導体素子を形成する
本発明による半導体素子の製造方法によって解決され
る。
リシリコン層を形成して、二枚のウエーハを一体化し、
この単結晶シリコンウエーハ上に半導体素子を形成する
本発明による半導体素子の製造方法によって解決され
る。
即ち本発明においては、二枚の単結晶シリコンウエーハ
の間にポリシリコン層を形成して一枚のウエーハにする
ので、ポリシリコン層がウエーハの中央部に形成されて
いるため、素子形成プロセス中に生じる応力が対称的に
働き相殺されるためウエーハの反りが減少する。
の間にポリシリコン層を形成して一枚のウエーハにする
ので、ポリシリコン層がウエーハの中央部に形成されて
いるため、素子形成プロセス中に生じる応力が対称的に
働き相殺されるためウエーハの反りが減少する。
又、裏面に形成した場合には素子形成プロセスでポリシ
リコン層が薄くなるが、本発明によればプロセス終了時
までポリシリコン層がそのまま残存するため、ゲッタ能
力が持続する利点もある。
リコン層が薄くなるが、本発明によればプロセス終了時
までポリシリコン層がそのまま残存するため、ゲッタ能
力が持続する利点もある。
以下本発明の一実施例を、単結晶シリコンウエーハ１の
各々にポリシリコン層３を形成して接合する場合につい
て、第１図により工程順に説明する。
各々にポリシリコン層３を形成して接合する場合につい
て、第１図により工程順に説明する。
第１図(a)に示すように両面を鏡面研磨した単結晶シリ
コンウエーハ１の一面にポリシリコン層３を形成したも
のを二枚製造する。
コンウエーハ１の一面にポリシリコン層３を形成したも
のを二枚製造する。
次に、この二枚の単結晶シリコンウエーハ１に形成した
ポリシリコン層３の密着性を高めるために、親水処理を
した後乾燥させて、ポリシリコン層３を互いに密着させ
て第１図(b)に示すように接合する。
ポリシリコン層３の密着性を高めるために、親水処理を
した後乾燥させて、ポリシリコン層３を互いに密着させ
て第１図(b)に示すように接合する。
この状態で高温処理、例えば窒素雰囲気内で、30分間、
1,000℃で熱処理すると、ポリシリコン層３の表面同志
が結合し、第１図(c)に示すように二枚の単結晶シリコ
ンウエーハ１が一体となる。
1,000℃で熱処理すると、ポリシリコン層３の表面同志
が結合し、第１図(c)に示すように二枚の単結晶シリコ
ンウエーハ１が一体となる。
このようにして一体化した単結晶シリコンウエーハ１の
上に半導体素子を形成する。
上に半導体素子を形成する。
このように、ウエーハ内部にポリシリコン層３を有する
ウエーハが形成されるので、その構造がポリシリコン層
３を中心として、対称形となるため、素子形成プロセス
中に生じる応力が対称的に働くのでウエーハの反りが減
少する。
ウエーハが形成されるので、その構造がポリシリコン層
３を中心として、対称形となるため、素子形成プロセス
中に生じる応力が対称的に働くのでウエーハの反りが減
少する。
なお、上記の実施例においては、ポリシリコン層３を双
方の単結晶シリコンウエーハ１に形成しているが、一方
の単結晶シリコンウエーハ１にのみポリシリコン層３を
形成する製造方法も可能である。又、ポリシリコン層３
は一つとは限らず二層以上でもよい。
方の単結晶シリコンウエーハ１に形成しているが、一方
の単結晶シリコンウエーハ１にのみポリシリコン層３を
形成する製造方法も可能である。又、ポリシリコン層３
は一つとは限らず二層以上でもよい。
以上説明したように本発明によれば極めて簡単な工程に
より、二枚の単結晶シリコンウエーハを対称形のウエー
ハとすることができるのでウエーハの反りが減少し、又
ポリシリコン層がウエーハの中央に位置するので、ゲッ
タ能力が低下することもない等の利点があり、著しい経
済的及び、信頼性向上の効果が期待でき工業的には極め
て有用なものである。
より、二枚の単結晶シリコンウエーハを対称形のウエー
ハとすることができるのでウエーハの反りが減少し、又
ポリシリコン層がウエーハの中央に位置するので、ゲッ
タ能力が低下することもない等の利点があり、著しい経
済的及び、信頼性向上の効果が期待でき工業的には極め
て有用なものである。
第１図は本発明による一実施例を工程順に示す側断面
図、 第２図は従来のポリシリコン層の形成を示す側断面図、 である。 図において、 １は単結晶シリコンウエーハ、 ２は歪層、 ３はポリシリコン層、 を示す。
図、 第２図は従来のポリシリコン層の形成を示す側断面図、 である。 図において、 １は単結晶シリコンウエーハ、 ２は歪層、 ３はポリシリコン層、 を示す。
Claims (1)
- 【請求項１】ポリシリコンによるゲッタリング技術にお
いて、二枚の単結晶シリコンウエーハ（１）の間にポリ
シリコン層（３）を形成して、二枚のウエーハを一体化
し、前記単結晶シリコンウエーハ（１）上に半導体素子
を形成することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5576687A JPH079909B2 (ja) | 1987-03-10 | 1987-03-10 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5576687A JPH079909B2 (ja) | 1987-03-10 | 1987-03-10 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63221633A JPS63221633A (ja) | 1988-09-14 |
| JPH079909B2 true JPH079909B2 (ja) | 1995-02-01 |
Family
ID=13007982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5576687A Expired - Lifetime JPH079909B2 (ja) | 1987-03-10 | 1987-03-10 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079909B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260428A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | 半導体基板及び半導体装置 |
| JPH04162630A (ja) * | 1990-10-25 | 1992-06-08 | Mitsubishi Materials Shilicon Corp | 半導体基板 |
-
1987
- 1987-03-10 JP JP5576687A patent/JPH079909B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63221633A (ja) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| KR101488667B1 (ko) | Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH06349694A (ja) | シリコンと３族−５族半導体材料とを接合する方法 | |
| JPH03132055A (ja) | 半導体基板の製造方法 | |
| US6214702B1 (en) | Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby | |
| JPH05226334A (ja) | 半導体装置，およびその製造方法 | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| KR100217163B1 (ko) | 실리콘 반도체 기판과 그의 제조 방법 | |
| US5506155A (en) | Method for manufacturing a substrate for semiconductor device using a selective gettering technique | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US5397903A (en) | Semiconductor substrate for gettering | |
| JP3994856B2 (ja) | 半導体装置の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2010153488A (ja) | Ｓｏｉウエハの製造方法およびｓｏｉウエハ | |
| JPS63221633A (ja) | 半導体素子の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH11345954A (ja) | 半導体基板及びその製造方法 | |
| JPH08255882A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH04302432A (ja) | 半導体ウエハ基板 | |
| KR0180622B1 (ko) | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼 |