JPH0799217A - 突起電極の形成方法 - Google Patents

突起電極の形成方法

Info

Publication number
JPH0799217A
JPH0799217A JP5241581A JP24158193A JPH0799217A JP H0799217 A JPH0799217 A JP H0799217A JP 5241581 A JP5241581 A JP 5241581A JP 24158193 A JP24158193 A JP 24158193A JP H0799217 A JPH0799217 A JP H0799217A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
protruding electrode
circuit conductor
capillary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5241581A
Other languages
English (en)
Inventor
Atsuhiko Fujii
淳彦 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP5241581A priority Critical patent/JPH0799217A/ja
Publication of JPH0799217A publication Critical patent/JPH0799217A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • H05K3/3478Application of solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 電子回路の小型化、狭ピッチ化に対応するた
めの突起電極を回路基板の回路導体上に安価に形成でき
る方法を提供する。 【構成】 回路基板1に設けられている銅箔回路導体3
上に半田箔4を置き、ワイヤボンディング機を用いてそ
のボンディング機のボールボンディング用キャピラリ9
を半田箔4に押しつける。これにより、キャピラリ9に
打ち抜かれた片が導体3上に接合して残り、突起電極5
ができる。従って、煩雑な工程や高度な制御が要らず、
突起電極の形成コストが下がる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、回路基板上に突起電
極を安価に形成するための方法と、形成した突起電極を
利用して半導体素子等の電子部品を回路基板上に実装す
る方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】半導体
素子を回路基板上の回路導体に電気的に導通させるため
に採用されている一般的な方法は、半導体素子をリード
フレームに固定して両者間をボンディングワイヤで結線
し、リードフレームを回路基板上の回路導体に半田付け
するものである。しかし、このワイヤボンディング方式
では回路の微小ピッチ化に限界がある。
【0003】そこで、フリップチップ法、フィルムキャ
リア法等で半導体素子側に突起電極を形成し、この突起
電極を直接回路導体に接続して小型化の目的を達成する
ことが試みられている。
【0004】しかしながら、現状の技術で半導体素子側
に突起電極を設けると電極の形状制御等に関して極めて
高度な工程管理を必要とし、また、電極形成時の半導体
素子の取扱いも煩雑なため高コストになることを避けら
れない。
【0005】そこで、この発明は、電子部品の直接接続
を可能ならしめる突起電極を回路基板側に安価に形成す
るための方法と、この突起電極を利用して電子部品に熱
的悪影響を及ぼさずにその部品を回路基板上に実装する
方法を提供することを課題としている。
【0006】
【課題を解決するための手段】上記の課題を解決するた
め、この発明においては、回路基板の回路導体上に金属
細線又は金属リボン線を置いてこの線にワイヤボンディ
ング機のボールボンディング用キャピラリの先端を押し
つけ、このキャピラリでキャピラリの穴に対応した部分
の線を打ち抜いて前記回路導体に接合する方法で回路基
板の回路導体上に突起電極を形成する。
【0007】また、この突起電極を用いた電子部品の実
装では、上記突起電極の周りに接着剤を塗布し、この接
着剤を介して回路基板上に電子部品を固定すると共に、
この電子部品の電極を前記突起電極に接触させて電子部
品と基板上回路導体の電気導通を得る方法を採る。
【0008】なお、金属細線や金属リボン線をキャピラ
リで回路導体上に押しつける時には、超音波を印加した
り、接合部を加熱したりするのが望ましい。
【0009】また、回路導体の突起電極形成面には、事
前に錫、鉛、半田、亜鉛等の低融点金属(例示した金属
は融点が450℃以下)や、金、ニッケルなどのメッキ
層を形成しておくのがよい。
【0010】
【作用】キャピラリによる押しつけで金属細線又は金属
リボン線の一部が打ち抜かれ、これがキャピラリから加
えられる熱で回路導体上に接合して突起電極ができる。
従って、高度な制御が不要であり、コストアップにつな
がらない。
【0011】なお、キャピラリによる押しつけ時に超音
波を印加したり、基板を加熱したりすると突起電極とな
る片が接合し易く、電極となる片以外の部分の除去も容
易になる。
【0012】また、回路導体の表面に低融点金属のメッ
キ層があると、これが接着層として働くため突起電極の
接合が強固になり、長期信頼性が向上する。
【0013】金やニッケルなどのメッキ層がある場合
も、回路導体表面の酸化が防止されるため突起電極の接
合が強固になり、長期信頼性が向上する。
【0014】また、この発明の実装方法では、電子部品
の固定を接着剤(ここで言う接着剤には樹脂も含まれ
る)で行うので、熱を嫌う電子部品を高温に曝さずに済
む。
【0015】
【実施例】
−実施例1− 図1にこの発明による突起電極の形成方法の一例を示
す。
【0016】符号1は、ポリイミドフィルム2上に厚さ
35μmの銅箔の導体3で回路を形成した基板である。
この基板の回路導体3上に厚さ100μmの半田箔4を
置き、既存のワイヤボンディング機を使用してその機械
のボールボンディング用キャピラリ9の先端を図のに
示すように押しつけた。そして、キャピラリ9を上昇さ
せ(図の)、半田箔4の不要部を図のに示すよう
に、引き外したところ、キャピラリ9の穴に対応した位
置に半田の突起電極5が形成されて残った。
【0017】−実施例2− 図2に示す回路基板1を用いてこの基板の厚さ35μm
の銅箔回路導体3上に実施例1と同じ方法で金の突起電
極6を形成した。そして、この突起電極6上にシリコン
半導体素子7の電極を重ね、超音波を加えつつ圧着する
方法で素子を実装したところ、得られた回路は、従来の
フリップチップ法、フィルムキャリア法によるもの(素
子側に突起電極を作ってこれを基板の回路導体に接合し
たもの)と同等の初期性能、長期信頼性を示した。
【0018】−実施例3− 実施例1と同じ回路基板の銅箔回路導体上に、予め表1
に示す金属をメッキし、このメッキ層上に実施例1と同
じ方法で厚さ100μmの半田箔を用いて半田の突起電
極を形成した。金属メッキはいずれも5μm厚にした。
【0019】ここで得られた突起電極の剪断強度を表1
に併せて示す。
【0020】
【表1】
【0021】この試験結果から判るように、回路導体上
に予め低融点金属や酸化防止膜となる金属のメッキ層を
設けておくと形成された突起電極の接合強度が高まる。
【0022】−実施例4− 図3に示す回路基板(実施例2で用いたものと同じ)1
の銅箔回路導体3上に実施例1と同じ方法で半田の突起
電極5を形成し、その後、突起電極5の周りに接着剤8
を塗布し、この上に、シリコン半導体素子7をその電極
が突起電極5に接触するように載せて接着剤を固化させ
た。この方法でも素子の固定や接続部の電気導通等には
何ら問題は無く、実装の簡素化と素子に対する熱的悪影
響の排除の面からは非常に有効な実装方法であることを
確認した。
【0023】
【発明の効果】以上説明したように、この発明の電極形
成方法によれば、電子回路の小型化、狭ピッチ化に対応
した突起電極を複雑な工程を経ずに安価に形成すること
ができる。
【0024】また、回路基板上に突起電極があると、電
子部品を接着剤で固定して実装することができ、実装の
コスト低減、効率化等にもつながる。
【図面の簡単な説明】
【図1】この発明の電極形成方法を示す工程図
【図2】突起電極を形成した回路基板の使用例を示す図
【図3】この発明の実装方法による素子実装部の一例を
示す図
【符号の説明】
1 回路基板 2 ポリイミドフィルム 3 銅箔回路導体 4 半田箔 5、6 突起電極 7 半導体素子 8 接着剤 9 キャピラリ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回路基板の回路導体上に金属細線又は金
    属リボン線を置いてこの線にワイヤボンディング機のボ
    ールボンディング用キャピラリの先端を押しつけ、この
    キャピラリでキャピラリの穴に対応した部分の線を打ち
    抜いて前記回路導体に接合し、突起電極となすことを特
    徴とする突起電極の形成方法。
  2. 【請求項2】 請求項1記載の突起電極の周りに接着剤
    を塗布し、この接着剤を介して回路基板上に電子部品を
    固定すると共に、この電子部品の電極を前記突起電極に
    接触させて電子部品と基板上回路導体の電気導通を得る
    ことを特徴とする電子部品の実装方法。
JP5241581A 1993-09-28 1993-09-28 突起電極の形成方法 Pending JPH0799217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5241581A JPH0799217A (ja) 1993-09-28 1993-09-28 突起電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5241581A JPH0799217A (ja) 1993-09-28 1993-09-28 突起電極の形成方法

Publications (1)

Publication Number Publication Date
JPH0799217A true JPH0799217A (ja) 1995-04-11

Family

ID=17076448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5241581A Pending JPH0799217A (ja) 1993-09-28 1993-09-28 突起電極の形成方法

Country Status (1)

Country Link
JP (1) JPH0799217A (ja)

Similar Documents

Publication Publication Date Title
US3672047A (en) Method for bonding a conductive wire to a metal electrode
JP5066935B2 (ja) 電子部品および電子装置の製造方法
JP2001176918A (ja) テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP2001351945A (ja) 半導体装置の製造方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP2001223287A (ja) インターポーザーの製造方法
JP3456576B2 (ja) 半導体装置およびその製造方法
JPH0799217A (ja) 突起電極の形成方法
JP2005072098A (ja) 半導体装置
JPH04212277A (ja) プリント配線板への端子の接続法
JP2716355B2 (ja) 半導体装置の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2005123223A (ja) 配線板及び半導体装置、ならびに配線板の製造方法
JPH0677285A (ja) Ic素子の実装方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPH0730239A (ja) プリント回路基板
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP2002368038A (ja) フリップチップ実装方法
JP2905610B2 (ja) プリント配線板への端子の接続法
JPH11224886A (ja) 半導体素子の実装構造
JP2863424B2 (ja) リード接続方法