JPH0799252A - 強誘電体膜の製造方法及びそれを用いた半導体装置 - Google Patents

強誘電体膜の製造方法及びそれを用いた半導体装置

Info

Publication number
JPH0799252A
JPH0799252A JP5333827A JP33382793A JPH0799252A JP H0799252 A JPH0799252 A JP H0799252A JP 5333827 A JP5333827 A JP 5333827A JP 33382793 A JP33382793 A JP 33382793A JP H0799252 A JPH0799252 A JP H0799252A
Authority
JP
Japan
Prior art keywords
lead
film
titanate
lead zirconate
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5333827A
Other languages
English (en)
Inventor
Bii Desuu Seshiyu
ビー． デスー セシュ
Kongu Kuooku Chii
コング クオーク チー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH0799252A publication Critical patent/JPH0799252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1254—Sol or sol-gel processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6548—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by forming intermediate materials, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】半導体装置に用いられる低いペロブスカイト相
転移温度を有する強誘電体チタン酸ジルコン酸鉛の製造
方法、および、その製造方法を用いて製造される高速か
つ信頼性の高いメモリスイッチング特性を有する半導体
装置を提供する。 【構成】基板にチタン酸ジルコン酸鉛膜を形成する工程
の前に、チタン酸鉛からなるシード層を形成する工程を
包含する。チタン酸鉛シード層は、チタン酸ジルコン酸
鉛のペロブスカイト相転移温度を低下させるので、優れ
た強誘電体特性を有するチタン酸ジルコン酸鉛膜が低い
アニール温度で形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。特に、ダイナミックランダムアクセスメモリの
ような半導体装置に用いられる低温ペロブスカイト相転
移温度を有する強誘電体チタン酸ジルコン酸鉛の製造方
法及び、そのような製造方法に従って製造される半導体
装置に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモ
リ（"DRAM"）や不揮発性ランダムアクセスメモリのよう
な半導体装置は、ここ20年間で飛躍的に小型化、大容量
化されてきた。メモリセルが大容量化され、小型化され
るにつれ、記憶されたデータを表わす電荷を保持するに
充分な電気容量を維持するためのセルの設計がますます
複雑化してきた。
【０００３】従来、二酸化シリコンがDRAMセルのコンデ
ンサーにおける誘電体として用いられてきた。しかし、
二酸化シリコンの誘電率は比較的低く、約４である。最
近、極めて小型で複雑なセルの電気容量を増大させるた
めに他の誘電体材料を用いての実験が行われている。こ
のような実験のいくつかはコンデンサーの誘電体として
PZTの固溶体のような強誘電体材料を用いることに焦点
を合わせている。PZT強誘電体材料は、その緩和特性に
より、その誘電率が示す以上に容量の増大をもたらして
いる。そのような試みの一例は米国特許第5,109,357
号、Eatonに記載されている。
【０００４】PZTの相図によると（E. Sawaguchi、J. Ph
ys. Soc. Jpn. 8、615 (1953)）、強誘電体相と反強誘
電体相との境界はTiが約６モル％である。Ti含有量が６
％を越えるPZT組成はすべて強誘電体領域にある。通常
用いられるPZTの組成は約53モル％のZrおよび47モル％
のTi（53/47）を含有しており、モルホトロピック相境
界（morphotropic phase boundary）に位置している。
予備的な研究においてMPB組成（Zr/Ti比率が40/60から6
5/35の範囲である）に近い組成の強誘電体膜が高速かつ
信頼性の高いメモリスイッチングに要求される極めて良
好な強誘電体特性を有していることが示された。
【０００５】
【発明が解決しようとする課題】PZT膜を現在行われて
いる半導体製造方法に適用することに対する障害の１つ
は、所望のペロブスカイト相を形成するために必要とさ
れる成膜後の高温アニール工程である。このアニール工
程が必要とされる理由は、形成されたままの膜のほとん
どが非晶質であり、ペロブスカイト相形成前に中間的な
非強誘電体パイロクロア相を形成するからである。PZT
膜のペロブスカイト形成が開始される相転移温度（Ti
per）およびペロブスカイト形成が完了する相転移温度
（Tc per)は、成膜組成および成膜に用いらた基板の種類
に依存する。53/47比率のPZT膜に対するアニール温度は
通常、650℃から750℃の範囲である。これらのアニール
温度においては、PZT膜、コンタクト電極とその下の金
属層との間における相互拡散が問題となる。さらに、高
温アニール工程中に生じる熱応力が素子の長期信頼度に
影響する。従って、低温ペロブスカイト相転移温度を必
要とする新規な薄膜形成方法が必要とされている。
【０００６】ペロブスカイト相転移は、核形成によって
支配されることが定性的に報告されている（K. Chenお
よびJ. Mackenzie、in Better Ceramics Through Chemi
stryIV、B.J.J. Zelinsky、C.J. Brinker、D.E. Clar
k、およびD.R. Ulrich編(Master. Res. Soc. Symp. Pro
cess. 180、Pittsburgh、PA、1990)、p. 663）。核形成
およびペロブスカイト相の成長が、走査型電子顕微
鏡（"SEM"）（C. KwokおよびS. Desu、Ceramic Transac
tions: Ferroelectric Films、A. Bhalla編(Am. Ceram
Soc. Westerville、OH、1992)、Vol. 25、p. 73）によ
って研究されてきた。その研究により53/47比率のPZTペ
ロブスカイト相の核形成および成長の活性化エネルギー
が、それぞれ、441kJ/モルおよび112kJ/モルであること
が示された。また、独立になされた、光学的な方法によ
るPZTペロブスカイト相転移の動力学の研究によって、
核形成の活性化エネルギーがペロブスカイト相の成長の
活性化エネルギーよりはるかに高いことが示された（C.
PengおよびS. Desu、in Ferroelectric Thin Films I
I、A.I. Kingon、E.R. Myers、およびB. Tuttle編(Mate
r.Res. Soc. Symp. Proc. 243、Pittsburgh、PA、199
2)、p. 335）。従って、パイロクロア相からペロブスカ
イト相への相転移は、明らかに核形成に支配される。核
形成は相転移の律速段階であるので、多数の核形成サイ
トを基板上に生成すると、相転移速度は加速され得る。
【０００７】シード工程によりゲル粒子の結晶化速度が
高められること（M. KimagaiおよびG. Messing、J. Am.
Ceram. Soc. 67 (11)、C230 (1984)）およびエピタキ
シャル膜の形成が促進されること（K. MillerおよびF.
Lange、J. Mater. Res. 6、2387 (1991)）が示された。
しかし、シード工程を用いることによるPZTペロブスカ
イト相転移温度の低下を示す結果は公知ではないようで
ある。
【０００８】本発明は、上記問題に鑑みてなされたもの
であり、その目的とするところは、半導体装置に用いら
れる低いペロブスカイト相転移温度を有する強誘電体チ
タン酸ジルコン酸鉛の製造方法、および、その製造方法
を用いて製造される高速かつ信頼性の高いメモリスイッ
チング特性を有する半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明による基板上に強
誘電体ペロブスカイト型のチタン酸ジルコン酸鉛膜を製
造する方法は、該基板上にシード層を形成するために該
基板にチタン酸鉛膜を形成する工程と、該シード層の上
にチタンジルコン酸鉛膜を形成する工程とを包含しそれ
によって、上記目的が達成される。ある実施例では、前
記チタン酸ジルコン酸鉛が30から75モル％のジルコン酸
鉛と、70から25モル％のチタン酸鉛とからなる。また、
ある実施例では、前記チタン酸鉛膜および前記チタン酸
ジルコン酸鉛膜を形成された前記基板を500から700℃の
アニール温度でアニールする工程をさらに包含してもよ
い。また、ある実施例では、前記チタン酸ジルコン酸鉛
が約53モル％のジルコン酸鉛および約47モル％のチタン
酸鉛からなるってもよい。他の実施例では、前記チタン
酸鉛膜および前記チタン酸ジルコン酸鉛膜を形成された
前記基板が、600℃未満のアニール温度でアニールされ
てもよい。また、ある実施例では、前記チタン酸鉛膜お
よび前記チタン酸ジルコン酸鉛膜を形成された前記基板
が、550℃未満のアニール温度でアニールされてもよ
い。
【００１０】さらに、ある実施例では、前記チタン酸ジ
ルコン酸鉛膜を形成する工程の前に、前記チタン酸鉛膜
をアニールする工程をさらに包含してもよい。ある実施
例では、前記チタン酸鉛膜が450℃から550℃のアニール
温度でアニールされてもよい。本発明の半導体装置は、
基板上にシード層を作製するために該基板にチタン酸鉛
膜を形成する工程と、および該シード層の上にチタンジ
ルコン酸鉛膜を形成する工程とを包含する製造方法によ
り製造されることによって、上記目的を達成する。ある
実施例では、前記チタン酸ジルコン酸鉛が30から75モル
％のジルコン酸鉛、および70から25モル％のチタン酸鉛
からなってもよい。また、ある実施例では、前記チタン
酸鉛膜および前記チタン酸ジルコン酸鉛膜を形成された
前記基板が500℃から700℃のアニール温度でアニールさ
れてもよい。また、ある実施例では、前記チタン酸ジル
コン酸鉛が約53モル％のジルコン酸鉛および約47モル％
のチタン酸鉛からなってもよい。また、ある実施例で
は、前記チタン酸鉛膜およびチタン酸ジルコン酸鉛を形
成された基板が600℃未満のアニール温度でアニールさ
れてもよい。また、ある実施例では、前記チタン酸鉛膜
および前記チタン酸ジルコン酸鉛膜を形成された前記基
板が550℃未満のアニール温度でアニールされてもよ
い。
【００１１】また、ある実施例では、前記チタン酸ジル
コン酸鉛膜を形成する工程の前に、前記チタン酸鉛膜が
アニールされてもよい。また、ある実施例では、前記チ
タン酸鉛膜が450℃から550℃のアニール温度でアニール
されてもよい。
【００１２】また、ある実施例では、基板と、該基板に
形成されたアニールされたチタン酸鉛膜と、該チタン酸
鉛膜に形成されたアニールされたチタン酸ジルコン酸鉛
膜とを有してもよい。また、ある実施例では、前記チタ
ン酸ジルコン酸鉛が30から75モル％のジルコン酸鉛、お
よび70から25モル％のチタン酸鉛からなってもよい。ま
た、ある実施例では、前記チタン酸ジルコン酸鉛が約53
モル％のジルコン酸鉛および約47モル％のチタン酸鉛か
らなってもよい。
【００１３】
【作用】本発明は、PZT強誘電体の低温ペロブスカイト
形成のためのシード工程、およびその製造方法に従って
製造された半導体装置に関する。チタン酸鉛（"PT"）層
をサファイア基板上に形成する。PZT薄膜をPT層上に形
成すると、PT-PZT膜が得られる。PZT薄膜のシード層と
して機能すると共に、PZT薄膜のパイロクロア相からペ
ロブスカイト相への相転移温度を100℃も低下させる。
【００１４】上述の効果をもたらすPT層の作用は以下の
ように、考えられる。PTのペロブスカイト相の格子定数
は、PZTのペロブスカイト相の格子定数と近い値を有し
ている。その結果、PT層は、その上層に形成されるPZT
薄膜の核成長にとって好適な核形成サイトを多数提供す
る。さらに、PZT膜の核形成過程の表面エネルギー、す
なわち核形成の活性化エネルギーを低下するように作用
する。
【００１５】PZT系においては、パイロクロア相からペ
ロブスカイト相への相転移は、核形成過程が律速段階で
あるので、PT層によって、核形成の活性化エネルギーが
低下し、核形成が促進される。すなわち、核形成の温度
が低下し、相転移温度が低下する。
【００１６】本発明は低い相転移温度を有する強誘電体
膜を形成するためのシード工程を含む、二つの工程から
なる製造方法を提供する。この製造方法は、原則とし
て、PZTと同様の多形相転移を行う他の材料系に適用し
得る。
【００１７】
【実施例】以下、実施例に付いて、本発明を説明する。
【００１８】PZT薄膜は、当業者に公知の方法に従って
氷酢酸およびｎ-プロパノール中に溶解させた酢酸鉛、
チタニウムイソプロポシキド、およびジルコニウムｎ-
プロポキシドのゾル−ゲル前駆体（.04M）から形成され
る。酢酸鉛を添加する前に適切な量のZrおよびTiアルコ
キシドがプロパノールおよび酢酸の存在中で予め混合さ
れる。10モル％の過剰なPbを、溶液を調製する際に用い
た。これらの溶液を適切な量の水で加水分解して、さら
にプロパノールおよび酢酸で希釈して成膜に用いる溶液
を調製した。前駆体の調製の詳細はG. YiおよびM. Saye
r、Ceram. Bull.70 (7)、1173 (1991)に示唆された方法
と同様である。Zr/Tiの化学量論比が異なる７つのゾル
を調製した。調べたZr/Ti比率は0/100、30/70、40/60、
53/47、65/35、75/25、および100/0％であった。これら
の前駆体から形成した膜の組成のキャラクタリゼーショ
ンをエレクトロンマイクロプローブを用いて行った。ゾ
ル−ゲル法によって形成した全ての膜の組成は目的組成
の１原子％内であった。
【００１９】薄膜を単結晶サファイア基板上に溶液をス
ピンコーティングすることにより形成した。膜の厚さは
スピン速度および前駆体の濃度によって制御した。スピ
ンコーティング後、膜をホットプレート上に置き、150
℃、５分間ベークして、有機溶媒を除却した。スピンコ
ーティングおよびベーク工程を繰り返すことにより膜を
厚くすることが出来る。最終のアニール工程は管状の炉
の中で種々のアニール温度で、空気中で行った。
【００２０】本発明の二つの工程からなる製造方法にお
ける最初の工程は、チタン酸鉛（PT）の極く薄い層（0.
4M）をサファイア基板上に形成する工程である。スピン
コーティングは、スピン速度9000rpmで30秒間行った。
次に膜を150℃で５分間ベークして、空気中で500℃で15
分間アニールした。最終的なPT膜の厚さは約45nmであっ
た。この段階で、PT膜は既にペロブスカイト構造に相転
移していた。さらに薄いシード膜、例えば２、３原子層
の厚さの膜であっても、効果かあると予測される。
【００２１】第２段階には、所望の組成および所望の厚
さを有するPZT膜をPTで被覆した基板上に形成すること
が含まれる。好適な実施態様においては、53/47比率のZ
r/Ti組成および厚さ300nmを前もって行った実験に基づ
いて選択した。その実験では、この組合せによるPZT膜
が極めて良好な強誘電体特性を有することが示された。
スピン速度を1500rpmとし、スピンコーティングおよび
ベークを２度繰り返すことによりPZT膜を得た。最終の
アニール工程を500℃から750℃の範囲のアニール温度で
管状の炉において行った。次にこれらの膜の特徴をＸ線
回折、走査型電子顕微鏡、および光学顕微鏡により調べ
た。
【００２２】ゾル−ゲル法、有機金属分解（MOD）、お
よびスパッタリングのような薄膜形成技術のほとんどに
おいて、形成されたままのPZT膜は一般に非晶質構造を
有する。成膜後のアニール工程において、所望の強誘電
体ペロブスカイト相を生成する必要がある。非晶質構造
はまず、高温のアニール温度でペロブスカイト相に相転
移する。パイロクロア相は酸素欠乏ほたる石型構造をし
ており、非強誘電体である。パイロクロアからペロブス
カイトへの相転移の詳細は、Ceramic Transactions: Fe
rroelectric Films、C. KwokおよびS. Desu、（Am. Cer
am. Soc.、Westerville、OH、1992）、Vol. 25、p. 85
に報告されているように、透過型電子顕微鏡により研究
されてきた。パイロクロア相からペロブスカイト相への
相転移はＸ線回折により観察し得る。53/47比率のPZT膜
においては、ペロブスカイト相は、シャープではっきり
した大きなピークを２θが31.3゜、38゜、55.5゜に有す
る。パイロクロア相は極めてブロードな大きなピークを
２θが29.5゜、34.2゜、および49.2゜に有する。
【００２３】図１は、15分間の一定したアニール時間で
500℃から650℃の温度でアニールされた53/47比率のPZT
膜のＸ線回折パターンを示している。500℃では、パイ
ロクロア相のみが認められる。550℃では、ペロブスカ
イト相およびパイロクロア相の両方が存在している。よ
って、この場合、53/47比率のPZT膜においてはTi perは
約525℃であり、Tc perは600℃である。
【００２４】同様の実験を純チタン酸鉛（PT）から純ジ
ルコン酸鉛（PZ）に至るまでの組成の膜の上で行った。
結果を図２にまとめて示す。図２は、アニール温度およ
び組成の関数としてペロブスカイト相およびパイロクロ
ア相の存在を示している。Zrリッチ相のTi perおよびTc
perはTiリッチ相のそれよりもかなり高い。PT膜のTc pe r
は500℃であるが、それは、53/47比率のPZT膜のそれよ
り100℃低い。
【００２５】組成の関数として相転移温度が顕著に変化
することに加えて、PZT膜のペロブスカイト相のミクロ
構造が図３に示すように組成（Zr/Ti比率）の違いによ
ってかなり異なってくる。PZT膜のペロブスカイト相の
結晶粒度を、Ti濃度の関数としてプロットした。純PT膜
から30/70比率のPZT膜においては、結晶粒度は極めて小
さく（約0.3μm）そして結晶粒度の分布は極めて小さ
い。40/60から65/35比率のPZT膜においては、結晶粒度
は徐々に大きくなり、結晶粒度の分布は、かなり大きく
なっている。75/25比率のPZT膜からPZ膜においては、低
Ti原子濃度でのPZT膜と比較すると、結晶粒度はさらに
大きくなる。さらに、TiリッチなPZT膜においては（PT
膜から30/70比率のPZT膜においては）結晶粒度はアニー
ル温度にほとんど依存しない。換言すれば、ペロブスカ
イト相の形成がTc per以上で行われると、新たなアニー
ル工程による結晶粒度の増大はほとんど認められない。
対照的に、ZrリッチなPZT膜における（65/35比率のPZT
膜からPZ膜における）結晶粒度は、アニール温度が上昇
するにつれて急速に大きくなる。図４、５、６、７、
８、および９は、異なる組成におけるPZT膜の結晶粒の
構造を示している。図４は、550℃でアニールした30/70
比率の組成、図５は、700℃でアニールした30/70比率の
組成、図６は、650℃でアニールした53/47比率の組成、
図７は、700℃でアニールした53/47比率の組成、図８
は、650℃でアニールした75/25比率の組成、そして図９
は、700℃でアニールした75/25比率の組成である。Tiリ
ッチ相の結晶粒度はZrリッチ相と比べてかなり小さい。
結晶粒度の分布はTiリッチ相においての方が非常に均一
なものとなっている。
【００２６】これらのミクロ構造の観察に基づくと、Ti
リッチ相はZrリッチ相と比べて、より低い核形成障壁を
有していなければならないと結論出来る。核形成障壁が
低いほど、特定のアニール温度においてより多くの核が
形成されることを意味する。Tiリッチ相の場合、全ての
核形成可能なサイトが消費された時、Ti perにおいてサ
イト飽和が生じ得る。結果的に、Tiリッチ相の結晶粒度
が核間の間隔によってのみ決定される。このことにより
観察された結晶粒度分布の僅かなずれが説明される。一
方、Zrリッチ相の場合、Ti perで形成された核の数が非
常に少なくなり、核のほとんどが非常に大きな結晶粒に
成長する。にもかかわらず、相転移は核形成に支配され
るためにより高い相転移温度が要求される。核形成サイ
トがランダムに分布され、少数の核のみが存在するなら
ば、結晶粒度が大きく変動する可能性が非常に高くなる
が、このことはZrリッチサンプルにおいて観察されたこ
とである。
【００２７】本発明の二つの工程からなる製造方法にお
いては、PTを最初に形成する層として示した。続いて、
53/47比率のPZT膜をPT膜の上に形成し、450℃から600℃
にかけて、25℃の間隔をおいて、15分間の一定のアニー
ル時間でアニールした。以後これらの二層膜をPT-PZT膜
と称する。
【００２８】アニール温度と時間の関数としてのTc per
の結果を図１０および１１のＸ線回折パターンにまとめ
て示す。図１０は、一定の15分間のアニール時間では、
PZ-PZT膜のTc perが525℃であることを示している。アニ
ール時間が１時間に増えると、図１１の500℃における
パターンに示されているように、Tc perはさらに500℃に
低下する。よって、53/47比率のPZT膜の相転移温度は、
シード層が存在するために、100℃低下することにな
る。
【００２９】PZT薄膜系においては、核形成が律速段階
であることが既に示されており、従って、二つの工程か
らなる製造方法によるTc perの低下が、ペロブスカイト
形成の核形成活性化エネルギーの低下と関連している可
能性が極めて高い。核形成を妨害する二つのエネルギー
障壁は、相転移中に生じるひずみエネルギーおよび表面
エネルギーである。しかし、ひずみエネルギーはPTシー
ド層の存在下でPZT膜が形成されるか否かによって変化
するものではない。よって、二つの工程からなる製造方
法の主要な効果は表面エネルギーを低下させることにあ
り、このことが核形成の速度を増加させる。
【００３０】表面エネルギーの低下はPZT/PT間およびPZ
T/サファイア間の界面の格子整合によって説明し得る。
PTおよび54/47比率のPZT相は共に正方晶系の”ペロブス
カイト型”構造を有している。PTおよび53/47比率のPZT
構造の格子パラメータａおよびｃは、それぞれ、0.3899
および0.4036nm、そして0.4153および0.4146nmである。
サファイア基板は菱面体構造をしているが、通常、六面
体単位胞で表される。格子パラメーターａおよびｃは、
0.4758および1.2991nmである（Powder Diffraction Fil
e、Inorganic Phase、JCPDS (International Center fo
r DiffractionData、Swarthmore、PA、1986)、#6-452、
#33-784、および#10-173）。PZT/PT間の界面では、ａ方
向での格子非整合は約3.4％であり、ｃ方向における格
子非整合は0.2％未満である。PZT/サファイア間の界面
では、共通の整合面はない。格子非整合が小さければ、
界面はコヒーレントまたは半コヒーレントである。非コ
ヒーレント界面と比較して、コヒーレントまたは半コヒ
ーレント界面の表面エネルギーは極めて低い。形成され
る膜の構造と同様の結晶構造を有し、かつ格子非整合が
小さいシード層が、好適な核形成サイトを提供し、形成
された膜の核形成速度を増加させ得ることは考えられる
ことである。
【００３１】図１２、１３および１４は、650℃の同温
度でアニールされた後の膜の結晶粒度を比較するための
ものである。図１２はシード膜を有さないPbTiO3（PT)
膜を、図１３はシード膜を有する53/47比率のPZT膜を、
図１４は、シード層を有さない53/47比率のPZT膜をそれ
ぞれ示す。シード層を有さない53/47比率のPZT膜の結晶
粒度（図１４）は約3.0μmであり、シード層を有する膜
の結晶粒度より一桁大きい。事実、PT-PZT膜の結晶粒度
（図１３）は、PTシード膜の結晶粒度（図１２）にかな
り近い。この観察は、シード層がペロブスカイト相形成
のための多くの核形成サイトを提供していることを示唆
している。相転移速度は核形成に支配されるため、PT-P
ZT膜の結晶粒度は、結晶粒が互いに衝突（インピンジ）
する前にペロブスカイト相が成長し得る距離によっての
み制限を受ける。オストワルド成長による結晶粒のさら
なる成長は、熱グルービング（grooving）効果により、
とりわけ、２次元薄膜の形態においては、極めて遅い過
程である（S. Desu、C. Peng、L. Kammerdiner、および
P. Schuele、in Ferroelectric Thin Films、E.R.Myers
およびA.I. Kingon編(Mater. Res. Soc. Symp. Proc. 2
00、Pittsburgh、PA、1990)、p. 319）。
【００３２】上記のように、相転移過程を詳細に検討し
た結果、以下のことが分かった。チタン酸ジルコン酸鉛
は、30から75モル％のジルコン酸鉛と、70から25モル％
のチタン酸鉛とからなることが好ましい。さらに、チタ
ン酸ジルコン酸鉛が約53モル％のジルコン酸鉛および約
47モル％のチタン酸鉛からなることが好ましい。
【００３３】また、チタン酸鉛膜およびチタン酸ジルコ
ン酸鉛膜のアニール温度は、500から700℃の範囲にある
ことが好ましい。このアニール温度は、500から600℃の
範囲であってもよい。さらに、このアニール温度は、50
0から550℃の範囲であってもよい。
【００３４】また、チタン酸ジルコン酸鉛膜を形成する
工程の前に、シード層であるチタン酸鉛膜をアニールし
てもよい。このアニール温度は、450℃から550℃の範囲
にあることが好ましい。
【００３５】
【発明の効果】本発明の二つの工程からなる製造方法に
従えば、PT層が基板上に形成される。次に、PZT薄膜がP
T層上に形成される、PT-PZT膜が得られる。PT膜はPZT膜
のシード層として機能し、PZT膜のパイロクロア相から
ペロブスカイト相への相転移温度を従来の製造方法によ
って製造されたのPZT膜の相転移温度よりも100℃も低下
させる。
【００３６】このことにより、PZT膜のアニール工程に
おける、PZT膜、コンタクト電極とその下の金属層との
間における相互拡散を抑制することができる。すなわ
ち、高速かつ信頼性の高いメモリスイッチングに要求さ
れる極めて良好な強誘電体特性を有する強誘電体PZT膜
を、半導体装置に適用することを可能にする。さらに、
アニール工程中に生じる熱応力を低減することができる
ので、半導体装置の長期信頼を向上することができる。
【００３７】本発明は半導体装置の製造方法に関する。
特に、ダイナミックランダムアクセスメモリのような半
導体装置に用いられる低温ペロブスカイト相転移温度を
有する強誘電体チタン酸ジルコン酸鉛の製造方法及び、
そのような製造方法に従って製造される半導体装置を提
供する。
【図面の簡単な説明】
【図１】温度を様々に変えてアニールしたシードされて
ない53/47比率のPZT膜のＸ線回折パターンである。
【図２】ペロブスカイト相、ペロブスカイトとパイロク
ロア相、およびパイロクロア相の温度とTi濃度率との関
係を示すグラフである。
【図３】結晶粒度とTi濃度との関係を示すグラフであ
る。
【図４】本発明におけるペロブスカイト相の顕微鏡写真
である。
【図５】本発明におけるペロブスカイト相の顕微鏡写真
である。
【図６】本発明におけるペロブスカイト相の顕微鏡写真
である。
【図７】本発明におけるペロブスカイト相の顕微鏡写真
である。
【図８】本発明におけるペロブスカイト相の顕微鏡写真
である。
【図９】本発明におけるペロブスカイト相の顕微鏡写真
である。
【図１０】温度を様々に変えて15分間アニールしたシー
ドされた53/47比率のPZT膜のＸ線回折パターンである。
【図１１】時間を様々に変えて500℃でアニールしたシ
ードされた53/47比率のPZT膜のＸ線回折パターンであ
る。
【図１２】650℃でアニールしたシードされていないPbT
iO3膜の顕微鏡写真である。
【図１３】650℃でアニールしたシードされた53/47比率
のPZT膜の顕微鏡写真である。
【図１４】650℃でアニールしたシードされていない53/
47比率のPZT膜の顕微鏡写真である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 27/108

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上に強誘電体ペロブスカイト型のチ
    タン酸ジルコン酸鉛膜を製造する方法であって、 該基板上にシード層を形成するために該基板にチタン酸
    鉛膜を形成する工程と、 該シード層の上にチタンジルコン酸鉛膜を形成する工程
    と、を包含する、製造方法。
  2. 【請求項２】 前記チタン酸ジルコン酸鉛が30から75モ
    ル％のジルコン酸鉛と、70から25モル％のチタン酸鉛と
    からなる、請求項１に記載の製造方法。
  3. 【請求項３】 前記チタン酸鉛膜および前記チタン酸ジ
    ルコン酸鉛膜を形成された前記基板を500から700℃のア
    ニール温度でアニールする工程をさらに包含する、請求
    項２に記載の製造方法。
  4. 【請求項４】 前記チタン酸ジルコン酸鉛が約53モル％
    のジルコン酸鉛および約47モル％のチタン酸鉛からな
    る、請求項３に記載の製造方法。
  5. 【請求項５】 前記チタン酸鉛膜および前記チタン酸ジ
    ルコン酸鉛膜を形成された前記基板が、600℃未満のア
    ニール温度でアニールされる、請求項４に記載の製造方
    法。
  6. 【請求項６】 前記チタン酸鉛膜および前記チタン酸ジ
    ルコン酸鉛膜を形成された前記基板が、550℃未満のア
    ニール温度でアニールされる、請求項５に記載の製造方
    法。
  7. 【請求項７】 前記チタン酸ジルコン酸鉛膜を形成する
    工程の前に、前記チタン酸鉛膜をアニールする工程をさ
    らに包含する、請求項３に記載の製造方法。
  8. 【請求項８】 前記チタン酸鉛膜が450℃から550℃のア
    ニール温度でアニールされる、請求項７に記載の製造方
    法。
  9. 【請求項９】 基板上にシード層を作製するために該基
    板にチタン酸鉛膜を形成する工程と、および該シード層
    の上にチタンジルコン酸鉛膜を形成する工程とを包含す
    る製造方法により製造される、半導体装置。
  10. 【請求項１０】 前記チタン酸ジルコン酸鉛が30から75
    モル％のジルコン酸鉛、および70から25モル％のチタン
    酸鉛からなる、請求項９に記載の半導体装置。
  11. 【請求項１１】 前記チタン酸鉛膜および前記チタン酸
    ジルコン酸鉛膜を形成された前記基板が500℃から700℃
    のアニール温度でアニールされる、請求項１０に記載の
    半導体装置。
  12. 【請求項１２】 前記チタン酸ジルコン酸鉛が約53モル
    ％のジルコン酸鉛および約47モル％のチタン酸鉛からな
    る、請求項１１に記載の半導体装置。
  13. 【請求項１３】 前記チタン酸鉛膜およびチタン酸ジル
    コン酸鉛を形成された基板が600℃未満のアニール温度
    でアニールされる、請求項１２に記載の半導体装置。
  14. 【請求項１４】 前記チタン酸鉛膜および前記チタン酸
    ジルコン酸鉛膜を形成された前記基板が550℃未満のア
    ニール温度でアニールされる、請求項１３に記載の半導
    体装置。
  15. 【請求項１５】 前記チタン酸ジルコン酸鉛膜を形成す
    る工程の前に、前記チタン酸鉛膜がアニールされる、請
    求項１１に記載の半導体装置。
  16. 【請求項１６】 前記チタン酸鉛膜が450℃から550℃の
    アニール温度でアニールされる、請求項１５に記載の半
    導体装置。
  17. 【請求項１７】 基板と、該基板に形成されたアニール
    されたチタン酸鉛膜と、該チタン酸鉛膜に形成されたア
    ニールされたチタン酸ジルコン酸鉛膜とを有する、半導
    体装置。
  18. 【請求項１８】 前記チタン酸ジルコン酸鉛が30から75
    モル％のジルコン酸鉛、および70から25モル％のチタン
    酸鉛からなる、請求項１７に記載の素子。
  19. 【請求項１９】 前記チタン酸ジルコン酸鉛が約53モル
    ％のジルコン酸鉛および約47モル％のチタン酸鉛からな
    る、請求項１８に記載の半導体装置。
JP5333827A 1993-06-22 1993-12-27 強誘電体膜の製造方法及びそれを用いた半導体装置 Pending JPH0799252A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8067293A 1993-06-22 1993-06-22
US08/080,672 1993-06-22

Publications (1)

Publication Number Publication Date
JPH0799252A true JPH0799252A (ja) 1995-04-11

Family

ID=22158884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5333827A Pending JPH0799252A (ja) 1993-06-22 1993-12-27 強誘電体膜の製造方法及びそれを用いた半導体装置

Country Status (2)

Country Link
US (1) US5817170A (ja)
JP (1) JPH0799252A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043925A (en) * 1997-06-30 2000-03-28 Daewoo Electronics Co., Ltd. Thin film actuated mirror including a seeding member and an electrodisplacive member made of materials having the same crystal structure and growth direction
US6297085B1 (en) * 1997-12-11 2001-10-02 Texas Instruments Incorporated Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JP2002531943A (ja) * 1998-11-30 2002-09-24 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
JP2003046064A (ja) * 2001-07-30 2003-02-14 Fujitsu Ltd 半導体装置の製造方法
US7350904B2 (en) 2004-01-26 2008-04-01 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, ink jet recording head, ink jet printer, surface acoustic wave element, frequency filter, oscillator, electronic circuit, thin film piezoelectric resonator, and electronic apparatus
JP2009054934A (ja) * 2007-08-29 2009-03-12 Panasonic Corp 圧電体素子
JP2014168072A (ja) * 2011-05-17 2014-09-11 Mitsubishi Materials Corp Ｐｚｔ強誘電体薄膜の製造方法
US8956689B2 (en) 2011-05-17 2015-02-17 Mitsubishi Materials Corporation Method for producing ferroelectric thin film

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080499A (en) * 1997-07-18 2000-06-27 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6287637B1 (en) 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6190728B1 (en) * 1997-09-29 2001-02-20 Yazaki Corporation Process for forming thin films of functional ceramics
US6333066B1 (en) * 1997-11-21 2001-12-25 Samsung Electronics Co., Ltd. Method for forming PZT thin film using seed layer
US6074885A (en) * 1997-11-25 2000-06-13 Radiant Technologies, Inc Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures
KR100275726B1 (ko) 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
SI9800124B (sl) * 1998-04-24 2007-04-30 Institut "Jozef Stefan" Feroelektricne debeloplastne strukture na osnovi svincevih perovskitov in postopek njihove izdelave
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6503573B1 (en) 1998-09-29 2003-01-07 The United States Of America As Represented By The Secretary Of The Navy Bomb annealing of thin films
JP4230596B2 (ja) * 1999-03-12 2009-02-25 東京エレクトロン株式会社 薄膜形成方法
JP4220075B2 (ja) 1999-08-20 2009-02-04 東京エレクトロン株式会社 成膜方法および成膜装置
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
US6893912B2 (en) 2002-10-15 2005-05-17 Macronix International Co., Ltd. Ferroelectric capacitor memory device fabrication method
US6914282B2 (en) 2002-10-15 2005-07-05 Macronix International Co., Ltd. Ferroelectric device and method for making
US20040152214A1 (en) * 2003-01-30 2004-08-05 Sanjeev Aggarwal Method of making a haze free, lead rich PZT film
US7119021B2 (en) * 2003-11-07 2006-10-10 Infineon Technologies Ag Ferroelectric capacitor devices and a method for compensating for damage to a capacitor caused by etching
JP2006228415A (ja) * 2005-02-17 2006-08-31 Samsung Electronics Co Ltd 強誘電層を利用した情報記録媒体及びその製造方法
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US7670963B2 (en) * 2007-05-25 2010-03-02 Cypress Semiconductor Corportion Single-wafer process for fabricating a nonvolatile charge trap memory device
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8283261B2 (en) 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
KR20140118724A (ko) * 2013-03-29 2014-10-08 미쓰비시 마테리알 가부시키가이샤 Pzt 계 강유전체 박막 및 그 형성 방법
RU2530534C1 (ru) * 2013-10-02 2014-10-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет радиотехники, электроники и автоматики" Способ изготовления сегнетоэлектрического конденсатора
RU186911U1 (ru) * 2018-10-26 2019-02-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "МИРЭА - Российский технологический университет" ПОРИСТЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4844727A (en) * 1987-11-16 1989-07-04 E. I. Du Pont De Nemours And Company Herbicidal sulfonamides
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US5431958A (en) * 1992-03-09 1995-07-11 Sharp Kabushiki Kaisha Metalorganic chemical vapor deposition of ferroelectric thin films

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043925A (en) * 1997-06-30 2000-03-28 Daewoo Electronics Co., Ltd. Thin film actuated mirror including a seeding member and an electrodisplacive member made of materials having the same crystal structure and growth direction
US6297085B1 (en) * 1997-12-11 2001-10-02 Texas Instruments Incorporated Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JP2002531943A (ja) * 1998-11-30 2002-09-24 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
JP4772188B2 (ja) * 1998-11-30 2011-09-14 アイメック 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法
JP2003046064A (ja) * 2001-07-30 2003-02-14 Fujitsu Ltd 半導体装置の製造方法
US7350904B2 (en) 2004-01-26 2008-04-01 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, ink jet recording head, ink jet printer, surface acoustic wave element, frequency filter, oscillator, electronic circuit, thin film piezoelectric resonator, and electronic apparatus
US7766464B2 (en) 2004-01-26 2010-08-03 Seiko Epson Corporation Piezoelectric element, piezoelectric actuator, ink jet recording head, ink jet printer, surface acoustic wave element, frequency filter, oscillator, electronic circuit, thin film piezoelectric resonator, and electronic apparatus
JP2009054934A (ja) * 2007-08-29 2009-03-12 Panasonic Corp 圧電体素子
JP2014168072A (ja) * 2011-05-17 2014-09-11 Mitsubishi Materials Corp Ｐｚｔ強誘電体薄膜の製造方法
US8956689B2 (en) 2011-05-17 2015-02-17 Mitsubishi Materials Corporation Method for producing ferroelectric thin film

Also Published As

Publication number Publication date
US5817170A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
US5817170A (en) Low temperature seeding process for ferroelectric memory device
Kwok et al. Low temperature perovskite formation of lead zirconate titanate thin films by a seeding process
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3133922B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3113141B2 (ja) 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JP6347086B2 (ja) 強誘電体セラミックス
US9761785B2 (en) Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
JPH0817939A (ja) 半導体装置及びその製造方法
US20050128675A1 (en) Heterolayered ferroelectric thin films and methods of forming same
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
JPH07330426A (ja) ペロブスカイト含有複合材料、その製造方法、電子部品およびモジュール
JP4237967B2 (ja) ゾルゲル工程を用いたジルコン酸−チタン酸鉛厚膜の製造方法
JPH10321809A (ja) 半導体記憶素子の製造方法
US6362503B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP3105081B2 (ja) 強誘電体薄膜の製造方法
JP2007184622A (ja) 高キャパシタンス薄膜キャパシタの製造方法
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
US6857172B2 (en) Method of manufacturing ferroelectric capacitor
JP2002261093A (ja) ゾル−ゲル工程を利用した強誘電体薄膜の製造方法
JPH08153854A (ja) 強誘電体薄膜キャパシタの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000724